JPH0746299B2 - 中央演算処理素子実装カ−ド多重化装置 - Google Patents
中央演算処理素子実装カ−ド多重化装置Info
- Publication number
- JPH0746299B2 JPH0746299B2 JP62135455A JP13545587A JPH0746299B2 JP H0746299 B2 JPH0746299 B2 JP H0746299B2 JP 62135455 A JP62135455 A JP 62135455A JP 13545587 A JP13545587 A JP 13545587A JP H0746299 B2 JPH0746299 B2 JP H0746299B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- central processing
- processing element
- power supply
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、中央演算処理素子を実装したカードが着脱
自在に装着された装置に関し、特に中央演算処理素子実
装カードが多重実装された装置に関するものである。
自在に装着された装置に関し、特に中央演算処理素子実
装カードが多重実装された装置に関するものである。
第２図は従来の中央演算処理素子実装カード多重化装置
を示すブロック図であり、図において、１は例えば＋5V
に安定化された直流電源を出力する直流安定化電源、２
は中央演算処理素子（以下CPUと称す）が実装されたマ
スターCPUカード、３はバックアップCPUカード、４は多
数のメモリ素子が実装されているメモリカード、５は入
出力回路カードである。そして、前記直流安定化電源１
から出力される直流電源は、共通電源バス６を介して前
記マスターCPUカード2,バックアップCPUカード3,メモリ
カード４および入出力回路カード５の電源ラインに供給
されている。また、前記マスターCPUカード2,バックア
ップCPUカード3,メモリカード４および入出力回路カー
ド５に設けられている信号ラインは、バスライン７に共
通接続されている。更に、少なくともマスターCPUカー
ド２とバックアップCPUカード３は、プラグイン接続構
造等によって着脱自在となっていると共に、両者は制御
ライン８によって互いに直接接続されることにより、故
障の発生を伝達してバックアップ動作に切り替わると共
に、マスターCPUカード２の故障が復旧した時に、外部
等からの指示に応じて、このマスターCPUカード２によ
る制御動作に切り替わるようになっている。
を示すブロック図であり、図において、１は例えば＋5V
に安定化された直流電源を出力する直流安定化電源、２
は中央演算処理素子（以下CPUと称す）が実装されたマ
スターCPUカード、３はバックアップCPUカード、４は多
数のメモリ素子が実装されているメモリカード、５は入
出力回路カードである。そして、前記直流安定化電源１
から出力される直流電源は、共通電源バス６を介して前
記マスターCPUカード2,バックアップCPUカード3,メモリ
カード４および入出力回路カード５の電源ラインに供給
されている。また、前記マスターCPUカード2,バックア
ップCPUカード3,メモリカード４および入出力回路カー
ド５に設けられている信号ラインは、バスライン７に共
通接続されている。更に、少なくともマスターCPUカー
ド２とバックアップCPUカード３は、プラグイン接続構
造等によって着脱自在となっていると共に、両者は制御
ライン８によって互いに直接接続されることにより、故
障の発生を伝達してバックアップ動作に切り替わると共
に、マスターCPUカード２の故障が復旧した時に、外部
等からの指示に応じて、このマスターCPUカード２によ
る制御動作に切り替わるようになっている。
次に動作について説明する。直流安定化電源１の図示し
ない電源スイッチを投入すると、＋5Vに安定化された直
流電源が発生され、この直流電源が共通電源バス６を介
してマスターCPUカード2,バックアップCPUカード3,メモ
リカード４および入出力回路カード５内の電源ラインに
供給されることによって、係る各部が動作を開始する。
ここで、マスターCPUカード２とバックアップCPUカード
３は制御ライン８によって互いに接続されており、通常
時はマスターCPUカード２がメモリカード４に格納され
ているプログラムに応じて、入出力回路カード５を介し
て外部から供給される各種データの処理を実行し、その
処理結果をメモリカード４に格納または入出力回路カー
ド５を介して外部に出力する。
ない電源スイッチを投入すると、＋5Vに安定化された直
流電源が発生され、この直流電源が共通電源バス６を介
してマスターCPUカード2,バックアップCPUカード3,メモ
リカード４および入出力回路カード５内の電源ラインに
供給されることによって、係る各部が動作を開始する。
ここで、マスターCPUカード２とバックアップCPUカード
３は制御ライン８によって互いに接続されており、通常
時はマスターCPUカード２がメモリカード４に格納され
ているプログラムに応じて、入出力回路カード５を介し
て外部から供給される各種データの処理を実行し、その
処理結果をメモリカード４に格納または入出力回路カー
ド５を介して外部に出力する。
ここで、マスターCPUカード２が何かの原因によって故
障すると、この故障情報が制御ライン８を介してバック
アップCPUカード３に伝達されることにより、中央演算
処理動作がマスターCPUカード２からバックアップCPUカ
ード３に切り替わってバックアップ動作が実行される。
障すると、この故障情報が制御ライン８を介してバック
アップCPUカード３に伝達されることにより、中央演算
処理動作がマスターCPUカード２からバックアップCPUカ
ード３に切り替わってバックアップ動作が実行される。
従来の中央演算処理素子実装カード多重化装置は以上の
ように構成されているので、マスターCPUカード２およ
びバックアップCPUカード３は、装置に装着されている
時のみ電源が供給されることになる。この結果、故障し
たマスターCPUカード２またはバックアップCPUカード３
を修理のために装置から引き抜くと、その瞬間に引き抜
いたCPUカードの電源電圧が不安定となることから、誤
動作が生じて異常信号を発生し、この異常信号が切り替
わったバックアップCPUカードの動作を邪魔することに
なる。また、修理を完了したマスターCPUカードを挿入
する場合も、その挿入の瞬間に電源電圧が不安定となる
ことから、上述した場合と同様な誤動作が生ずる。そし
て、このことはバックアップCPUカードの着脱にも同様
な問題が生ずる。
ように構成されているので、マスターCPUカード２およ
びバックアップCPUカード３は、装置に装着されている
時のみ電源が供給されることになる。この結果、故障し
たマスターCPUカード２またはバックアップCPUカード３
を修理のために装置から引き抜くと、その瞬間に引き抜
いたCPUカードの電源電圧が不安定となることから、誤
動作が生じて異常信号を発生し、この異常信号が切り替
わったバックアップCPUカードの動作を邪魔することに
なる。また、修理を完了したマスターCPUカードを挿入
する場合も、その挿入の瞬間に電源電圧が不安定となる
ことから、上述した場合と同様な誤動作が生ずる。そし
て、このことはバックアップCPUカードの着脱にも同様
な問題が生ずる。
この結果、上記構成による中央演算処理素子実装カード
多重化装置においては、オンライン状態でのCPUカード
の着脱が不可能となり、CPUカードを着脱する場合には
必ず電源を落として装置の動作を停止させなければなら
ず、これに伴ってCPUカードが多重実装されているにも
係わらず、連続運転を続けることが出来ない問題点があ
った。
多重化装置においては、オンライン状態でのCPUカード
の着脱が不可能となり、CPUカードを着脱する場合には
必ず電源を落として装置の動作を停止させなければなら
ず、これに伴ってCPUカードが多重実装されているにも
係わらず、連続運転を続けることが出来ない問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、装置の動作を停止すること無く、オンライン
状態のままで、CPUカードの着脱を行っても誤動作が生
じない中央演算処理素子実装カード多重化装置を提供す
ることを目的とする。
たもので、装置の動作を停止すること無く、オンライン
状態のままで、CPUカードの着脱を行っても誤動作が生
じない中央演算処理素子実装カード多重化装置を提供す
ることを目的とする。
この発明に係る中央演算処理素子実装カード多重化装置
は、互いに独立した直流安定化電源と多重実装された複
数のCPUカードとをCPUカードの着脱に関係無く電源を供
給し続けるようにそれぞれ接続すると共に、各CPUカー
ドの装着時にその電源ラインを逆流防止用のダイオード
を介して共通電源バスに接続するように構成したもので
ある。また、前記直流安定化電源から電源出力の変化
（オンからオフまたはオフからオン）を予告する信号を
発生させて他のCPUカードに供給することにより、CPUカ
ードに他のCPUカードから電源の変化によって異常信号
が発生される危険期間を判断させ、この期間における信
号の発生を回避するものである。
は、互いに独立した直流安定化電源と多重実装された複
数のCPUカードとをCPUカードの着脱に関係無く電源を供
給し続けるようにそれぞれ接続すると共に、各CPUカー
ドの装着時にその電源ラインを逆流防止用のダイオード
を介して共通電源バスに接続するように構成したもので
ある。また、前記直流安定化電源から電源出力の変化
（オンからオフまたはオフからオン）を予告する信号を
発生させて他のCPUカードに供給することにより、CPUカ
ードに他のCPUカードから電源の変化によって異常信号
が発生される危険期間を判断させ、この期間における信
号の発生を回避するものである。
この発明における中央演算処理素子実装カード多重化装
置は、各CPUカードに対してそれぞれ独立した直流安定
化電源が直接に接続されていることから、各CPUカード
はその着脱に関係無く、常時電源が供給され続けられ
る。この結果、CPUカードの着脱時に、電源電圧が不安
定となることによる誤動作が防止されて、他のCPUカー
ドに邪魔となる異常信号の発生が防止されることにな
る。
置は、各CPUカードに対してそれぞれ独立した直流安定
化電源が直接に接続されていることから、各CPUカード
はその着脱に関係無く、常時電源が供給され続けられ
る。この結果、CPUカードの着脱時に、電源電圧が不安
定となることによる誤動作が防止されて、他のCPUカー
ドに邪魔となる異常信号の発生が防止されることにな
る。
以下、この発明の一実施例を図について説明する。第１
図において、1a,1bは互いに独立して設けられた直流安
定化電源であって、その出力端はマスターCPUカード２
とバックアップCPUカード３の電源ラインにそれぞれ直
接に接続されている。また、この直流安定化電源1a,1b
は電源出力の変化、つまり電源出力のオンからオフまた
はオフからオンへの変化を予告する信号を発生し、制御
ライン9a,9bを介してこの直流安定化電源が電源を担当
しなCPUカードに供給している。10a,10bはマスターCPU
カード２とバックアップCPUカード３における各電源ラ
インと共通電源バス６との間に、図示しないプラグイン
接続構造を介して接続された逆流防止用のダイオードで
ある。
図において、1a,1bは互いに独立して設けられた直流安
定化電源であって、その出力端はマスターCPUカード２
とバックアップCPUカード３の電源ラインにそれぞれ直
接に接続されている。また、この直流安定化電源1a,1b
は電源出力の変化、つまり電源出力のオンからオフまた
はオフからオンへの変化を予告する信号を発生し、制御
ライン9a,9bを介してこの直流安定化電源が電源を担当
しなCPUカードに供給している。10a,10bはマスターCPU
カード２とバックアップCPUカード３における各電源ラ
インと共通電源バス６との間に、図示しないプラグイン
接続構造を介して接続された逆流防止用のダイオードで
ある。
このように構成された中央演算処理素子実装カード多重
化装置において、直流安定化電源1a,1bの図示しない電
源スイッチを投入すると、＋5Vに安定化された直流電源
が発生され、この直流電源出力がそれぞれが担当するマ
スターCPUカード２およびバックアップCPUカード３の電
源ラインに直接供給される。また、各マスターCPUカー
ド２およびバックバップCPUカード３に供給された直流
電源は、これらのカードがプラグイン接続機構に装着さ
れていることから、ダイオード10a,10bを介して共通電
源バス６に供給される。共通電源バス６に供給された直
流電源は、メモリカード４および入出力回路カード５に
それぞれ駆動電源として供給されることから、係るカー
ドが動作を開始することになる。また、前記マスターCP
Uカード２とバックアップCPUカード３は制御ライン８に
よって互いに接続されて相互に連絡を取り合うことによ
り、通常時はマスターCPUカード２がメモリカード４に
格納されているプログラムに応じて、入出力回路カード
５を介して外部から供給される各種データの処理を実行
し、その処理結果をメモリカード４に格納または入出力
回路カード５を介して外部に出力する処理を実行する。
化装置において、直流安定化電源1a,1bの図示しない電
源スイッチを投入すると、＋5Vに安定化された直流電源
が発生され、この直流電源出力がそれぞれが担当するマ
スターCPUカード２およびバックアップCPUカード３の電
源ラインに直接供給される。また、各マスターCPUカー
ド２およびバックバップCPUカード３に供給された直流
電源は、これらのカードがプラグイン接続機構に装着さ
れていることから、ダイオード10a,10bを介して共通電
源バス６に供給される。共通電源バス６に供給された直
流電源は、メモリカード４および入出力回路カード５に
それぞれ駆動電源として供給されることから、係るカー
ドが動作を開始することになる。また、前記マスターCP
Uカード２とバックアップCPUカード３は制御ライン８に
よって互いに接続されて相互に連絡を取り合うことによ
り、通常時はマスターCPUカード２がメモリカード４に
格納されているプログラムに応じて、入出力回路カード
５を介して外部から供給される各種データの処理を実行
し、その処理結果をメモリカード４に格納または入出力
回路カード５を介して外部に出力する処理を実行する。
ここで、マスターCPUカード２が何かの原因によって故
障すると、この故障情報が制御ライン８を介してバック
アップCPUカード３に伝達されることにより、中央演算
処理動作がマスターCPUカード２からバックアップCPUカ
ード３に切り替わってバックアップ動作が実行される。
障すると、この故障情報が制御ライン８を介してバック
アップCPUカード３に伝達されることにより、中央演算
処理動作がマスターCPUカード２からバックアップCPUカ
ード３に切り替わってバックアップ動作が実行される。
ここで、故障したマスターCPUカード２を修理するに
は、図示しないプラグイン接続機構から抜き取ることに
なる。しかし、このマスターCPUカード２には、上記プ
ラグイン接続機構を介さずに直流安定化電源1aの出力が
直接供給されていることから、マスターCPUカード２を
プラグイン接続機構から抜いても、係るカードの電源は
何ら影響されることは無く、安定した電源状態を保持す
る。この結果、係るマスターCPUカード２はプラグイン
接続機構からの引き抜きに際しても、電源の不安定化に
よる誤動作は生じ無くなっり、またこれに伴う異常信号
の発生も防止されることになる。なお、マスターCPUカ
ード２をプラグイン接続機構からの引き抜くと、このマ
スターCPUカード２からダイオード10aを介して共通電源
バス６に供給される直流電源がカットされることになる
が、直流電現1bからバックアップCPUカード３およびダ
イオード10bを介して供給される直流電源によって各部
の動作が保持されることになる。
は、図示しないプラグイン接続機構から抜き取ることに
なる。しかし、このマスターCPUカード２には、上記プ
ラグイン接続機構を介さずに直流安定化電源1aの出力が
直接供給されていることから、マスターCPUカード２を
プラグイン接続機構から抜いても、係るカードの電源は
何ら影響されることは無く、安定した電源状態を保持す
る。この結果、係るマスターCPUカード２はプラグイン
接続機構からの引き抜きに際しても、電源の不安定化に
よる誤動作は生じ無くなっり、またこれに伴う異常信号
の発生も防止されることになる。なお、マスターCPUカ
ード２をプラグイン接続機構からの引き抜くと、このマ
スターCPUカード２からダイオード10aを介して共通電源
バス６に供給される直流電源がカットされることになる
が、直流電現1bからバックアップCPUカード３およびダ
イオード10bを介して供給される直流電源によって各部
の動作が保持されることになる。
次に、修理が完了したマスターCPUカード２をプラグイ
ン接続機構に装着するに際しては、先ず直流安定化電源
1aの図示しない電源スイッチを投入して、マスターCPU
カード２に電源を供給することにより、係るマスターCP
Uカード２を動作状態とする。そして、この動作状態に
あるマスターCPUカード２をプラグイン接続構造の所定
位置に装着する。
ン接続機構に装着するに際しては、先ず直流安定化電源
1aの図示しない電源スイッチを投入して、マスターCPU
カード２に電源を供給することにより、係るマスターCP
Uカード２を動作状態とする。そして、この動作状態に
あるマスターCPUカード２をプラグイン接続構造の所定
位置に装着する。
このようにすると、マスターCPUカード２は動作状態の
ままでプラグイン接続されることから、従来のように装
着時に始めて電源が供給されて作動を開始する場合のよ
うな電源の不安定状態が発生せず、これに伴ってバック
アップCPUカード３の動作に悪影響を与える誤動作信号
の発生が完全に防止される。そして、このようにして修
理が完了したマスターCPUカード２の装着が完了する
と、制御ライン８を介してマスターCPUカード２とバッ
クアップCPUカード３が相互に連絡を取ることによっ
て、バックアップCPUカード３によるバックアップ動作
から、マスターCPUカード２による本来の動作に切り替
わる。
ままでプラグイン接続されることから、従来のように装
着時に始めて電源が供給されて作動を開始する場合のよ
うな電源の不安定状態が発生せず、これに伴ってバック
アップCPUカード３の動作に悪影響を与える誤動作信号
の発生が完全に防止される。そして、このようにして修
理が完了したマスターCPUカード２の装着が完了する
と、制御ライン８を介してマスターCPUカード２とバッ
クアップCPUカード３が相互に連絡を取ることによっ
て、バックアップCPUカード３によるバックアップ動作
から、マスターCPUカード２による本来の動作に切り替
わる。
このようなマスターCPUカード２の着脱動作は、バック
アップCPUカード３に対しても同様であり、直流安定化
電源1bからの電源を供給した状態のままでバックアップ
CPUカード３の着脱を行うことによって、着脱時におけ
る係る誤動作信号の発生が完全に防止される。
アップCPUカード３に対しても同様であり、直流安定化
電源1bからの電源を供給した状態のままでバックアップ
CPUカード３の着脱を行うことによって、着脱時におけ
る係る誤動作信号の発生が完全に防止される。
次に、例えば直流安定化電源1bの出力が電源スイッチの
オフ操作または何かの原因による故障等によってダウン
する場合には、この直流安定化電源1bからその電源出力
のダウンに先立って、電源出力変化予告信号を発生し、
この電源出力変化予告信号を制御ライン９を介してマス
ターCPUカード２に供給する。従って、マスターCPUカー
ド２は、この電源出力変化予告信号の供給を受けると、
バックアップCPUカード３から電源の変化によって異常
信号が発生される危険期間を判断し、この期間における
信号の発生を回避することによって、係る異常信号によ
る誤動作を防止する。また、このことは直流安定化電源
1bの出力が電源スイッチのオン操作または故障の復旧等
によってアップする場合にも同様に作用して、誤動作の
発生を防止する。更に、このことは直流安定化電源1aの
出力変化に対しても同様な動作となる。
オフ操作または何かの原因による故障等によってダウン
する場合には、この直流安定化電源1bからその電源出力
のダウンに先立って、電源出力変化予告信号を発生し、
この電源出力変化予告信号を制御ライン９を介してマス
ターCPUカード２に供給する。従って、マスターCPUカー
ド２は、この電源出力変化予告信号の供給を受けると、
バックアップCPUカード３から電源の変化によって異常
信号が発生される危険期間を判断し、この期間における
信号の発生を回避することによって、係る異常信号によ
る誤動作を防止する。また、このことは直流安定化電源
1bの出力が電源スイッチのオン操作または故障の復旧等
によってアップする場合にも同様に作用して、誤動作の
発生を防止する。更に、このことは直流安定化電源1aの
出力変化に対しても同様な動作となる。
なお、上記実施例においては、CPUが搭載された基板をC
PUカードとして説明したが、このCPUカードは、CPUのみ
を搭載したものに限らず、CPUと他の回路を搭載するこ
とによって、制御回路としての機能を有するものであっ
ても良いことは言うまでも無い。
PUカードとして説明したが、このCPUカードは、CPUのみ
を搭載したものに限らず、CPUと他の回路を搭載するこ
とによって、制御回路としての機能を有するものであっ
ても良いことは言うまでも無い。
以上のように、この発明によれば、中央演算処理素子実
装カードの着脱に関係なくその中央演算処理素子実装カ
ードに対して電源を供給する直流安定化電源を各中央演
算処理素子実装カードのそれぞれに設けるとともに、他
の中央演算処理素子実装カードの電源ラインから出力さ
れる電源が当該中央演算処理素子実装カードの電源ライ
ンに流入するのを阻止するダイオードを各中央演算処理
素子実装カードの電源ラインと共通電源バスの間にそれ
ぞれ設けるように構成したので、ある中央演算処理素子
実装カードを着脱する場合においても、当該中央演算処
理素子実装カードの電源電圧が不安定にならないため誤
動作による異常信号が発生しなくなるとともに、仮に異
常信号が発生したとしてもその異常信号が他の中央演算
処理素子実装カードに流入するのをダイオードが阻止す
るようになり、従って、オンライン時においても他の中
央演算処理素子実装カードに対して悪影響を及ぼすこと
なく中央演算処理素子実装カードの着脱を行えるなどの
効果がある。
装カードの着脱に関係なくその中央演算処理素子実装カ
ードに対して電源を供給する直流安定化電源を各中央演
算処理素子実装カードのそれぞれに設けるとともに、他
の中央演算処理素子実装カードの電源ラインから出力さ
れる電源が当該中央演算処理素子実装カードの電源ライ
ンに流入するのを阻止するダイオードを各中央演算処理
素子実装カードの電源ラインと共通電源バスの間にそれ
ぞれ設けるように構成したので、ある中央演算処理素子
実装カードを着脱する場合においても、当該中央演算処
理素子実装カードの電源電圧が不安定にならないため誤
動作による異常信号が発生しなくなるとともに、仮に異
常信号が発生したとしてもその異常信号が他の中央演算
処理素子実装カードに流入するのをダイオードが阻止す
るようになり、従って、オンライン時においても他の中
央演算処理素子実装カードに対して悪影響を及ぼすこと
なく中央演算処理素子実装カードの着脱を行えるなどの
効果がある。
また、各中央演算処理素子実装カードは電源出力変化予
告信号の供給を受けると異常信号が発生される危険期間
を判断し、この期間における信号の発生を回避するよう
に構成したので、直流安定化電源がダウンしても中央演
算処理素子実装カードが誤動作するのを防止できるなど
の効果もある。
告信号の供給を受けると異常信号が発生される危険期間
を判断し、この期間における信号の発生を回避するよう
に構成したので、直流安定化電源がダウンしても中央演
算処理素子実装カードが誤動作するのを防止できるなど
の効果もある。
第１図はこの発明の一実施例による中央演算処理素子実
装カード多重化装置を示す回路図、第２図は従来の中央
演算処理素子実装カード多重化装置を示す回路図であ
る。 1a,1bは直流安定化電源、２はマスターCPUカード、３は
バックアップCPUカード、４はメモリカード、５は入出
力回路カード、６は共通電源バス、７はデータバス、8,
9a,9bは制御ライン、10a,10bはダイオード。
装カード多重化装置を示す回路図、第２図は従来の中央
演算処理素子実装カード多重化装置を示す回路図であ
る。 1a,1bは直流安定化電源、２はマスターCPUカード、３は
バックアップCPUカード、４はメモリカード、５は入出
力回路カード、６は共通電源バス、７はデータバス、8,
9a,9bは制御ライン、10a,10bはダイオード。
Claims (2)
- 【請求項１】中央演算処理素子を実装した複数枚の中央
演算処理素子実装カードが着脱自在に装着され、かつ、
各中央演算処理素子実装カードの電源ラインが共通電源
バスを介して他の回路の電源ラインに接続された中央演
算処理素子実装カード多重化装置において、前記中央演
算処理素子実装カードの着脱に関係なくその中央演算処
理素子実装カードに対して電源を供給する直流安定化電
源を各中央演算処理素子実装カードのそれぞれに設ける
とともに、他の中央演算処理素子実装カードの電源ライ
ンから出力される電源が当該中央演算処理素子実装カー
ドの電源ラインに流入するのを阻止するダイオードを各
中央演算処理素子実装カードの電源ラインと前記共通電
源バスの間にそれぞれ設けたことを特徴とする中央演算
処理素子実装カード多重化装置。 - 【請求項２】各直流安定化電源は電源出力変化予告信号
を発生して自己が電源を供給していない中央演算処理素
子実装カードに供給し、各中央演算処理素子実装カード
は電源出力変化予告信号の供給を受けると異常信号が発
生される危険期間を判断し、この期間における信号の発
生を回避することを特徴とする特許請求の範囲第１項記
載の中央演算処理素子実装カード多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135455A JPH0746299B2 (ja) | 1987-05-29 | 1987-05-29 | 中央演算処理素子実装カ−ド多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135455A JPH0746299B2 (ja) | 1987-05-29 | 1987-05-29 | 中央演算処理素子実装カ−ド多重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63298613A JPS63298613A (ja) | 1988-12-06 |
| JPH0746299B2 true JPH0746299B2 (ja) | 1995-05-17 |
Family
ID=15152112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135455A Expired - Fee Related JPH0746299B2 (ja) | 1987-05-29 | 1987-05-29 | 中央演算処理素子実装カ−ド多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746299B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748757B2 (ja) * | 1991-12-12 | 1998-05-13 | 日本電気株式会社 | 情報処理装置 |
-
1987
- 1987-05-29 JP JP62135455A patent/JPH0746299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63298613A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02139610A (ja) | 活性着脱方式 | |
| US20040217651A1 (en) | Sequencing power supplies on daughter boards | |
| JPH09179663A (ja) | システム電源制御装置 | |
| JPH0746299B2 (ja) | 中央演算処理素子実装カ−ド多重化装置 | |
| JP2002116921A (ja) | 中央演算装置の補助装置 | |
| JP2760164B2 (ja) | スイッチング電源回路 | |
| JP3582230B2 (ja) | 制御システム | |
| JP2007122298A (ja) | システムリセット回路 | |
| JP4102691B2 (ja) | 自動電源多重化装置 | |
| JPH1118295A (ja) | 並列運転電源制御方式 | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JP2006139407A (ja) | 電子機器 | |
| JP3080882B2 (ja) | データ退避復元システム | |
| JPH11328045A (ja) | バッテリバックアップ機能付きｄｒａｍ装置の初期化制御方式 | |
| JPH04361314A (ja) | ボード式コンピュータの電源バックアップ回路 | |
| KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
| JP2856633B2 (ja) | 冗長装置 | |
| JP2606144B2 (ja) | 二重化装置 | |
| JPH0783539B2 (ja) | 電源制御方式 | |
| JPH04355809A (ja) | 初期値設定回路 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| KR100329980B1 (ko) | 모듈의분리및설치장치와모듈구조컴퓨터시스템 | |
| JPH0118446B2 (ja) | ||
| JPH08339245A (ja) | 演算装置の電源故障検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |