JPH08339245A - 演算装置の電源故障検出回路 - Google Patents
演算装置の電源故障検出回路Info
- Publication number
- JPH08339245A JPH08339245A JP7144355A JP14435595A JPH08339245A JP H08339245 A JPH08339245 A JP H08339245A JP 7144355 A JP7144355 A JP 7144355A JP 14435595 A JP14435595 A JP 14435595A JP H08339245 A JPH08339245 A JP H08339245A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- arithmetic unit
- power source
- monitoring
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 演算装置の電源状態を監視し、電源異常を直
ちに制御装置に通知することにより、監視の精度を向上
させ、システム全体の停止を回避させる。 【構成】 演算装置1内の電源監視回路4が電源3の異
常を検出すると、制御装置2にその旨を通知する。制御
装置2は、電源異常の通知を受けると、報告信号を作成
し、OR回路7を介して論理回路を起動する。起動され
た論理回路は、電源異常に対する障害回復処理を実行す
る。
ちに制御装置に通知することにより、監視の精度を向上
させ、システム全体の停止を回避させる。 【構成】 演算装置1内の電源監視回路4が電源3の異
常を検出すると、制御装置2にその旨を通知する。制御
装置2は、電源異常の通知を受けると、報告信号を作成
し、OR回路7を介して論理回路を起動する。起動され
た論理回路は、電源異常に対する障害回復処理を実行す
る。
Description
【0001】
【産業上の利用分野】本発明は、電子計算機のマルチプ
ロセッサシステムにおける各演算装置の電源故障を検出
する電源故障検出回路に関する。
ロセッサシステムにおける各演算装置の電源故障を検出
する電源故障検出回路に関する。
【0002】
【従来の技術】複数台の演算装置と、制御装置と、記憶
装置と、入出力装置とから構成された電子計算機のマル
チプロセッサシステムにおいて、可用性を向上させるた
めに電源故障に伴う障害の波及を防止し、特に電源故障
による演算装置の誤動作を防止し、システム停止を回避
しなければならない。
装置と、入出力装置とから構成された電子計算機のマル
チプロセッサシステムにおいて、可用性を向上させるた
めに電源故障に伴う障害の波及を防止し、特に電源故障
による演算装置の誤動作を防止し、システム停止を回避
しなければならない。
【0003】このため従来、電子計算機に電源を供給す
る電源装置で電源供給状態が監視され、電源異常が検知
されると、それを制御装置に通知する方式が採られてい
た。
る電源装置で電源供給状態が監視され、電源異常が検知
されると、それを制御装置に通知する方式が採られてい
た。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た通知の速度が計算機の処理スピードに対して桁違いに
遅いために、電源異常が通知された時点では、既に演算
装置の誤動作が著しく、誤動作に対する障害回復処理
(例えば、電源が異常となった演算装置の切り離し、当
該演算装置からの障害データの波及防止、波及した障害
データによる影響に対する回復処理)を講じることがで
きず、システム全体を停止しなければならず、可用性が
低下するという問題があった。
た通知の速度が計算機の処理スピードに対して桁違いに
遅いために、電源異常が通知された時点では、既に演算
装置の誤動作が著しく、誤動作に対する障害回復処理
(例えば、電源が異常となった演算装置の切り離し、当
該演算装置からの障害データの波及防止、波及した障害
データによる影響に対する回復処理)を講じることがで
きず、システム全体を停止しなければならず、可用性が
低下するという問題があった。
【0005】本発明の目的は、演算装置の電源状態を監
視し、電源異常を直ちに制御装置に通知することによ
り、監視の精度を向上させ、システム全体の停止を回避
させた演算装置の電源故障検出回路を提供することにあ
る。
視し、電源異常を直ちに制御装置に通知することによ
り、監視の精度を向上させ、システム全体の停止を回避
させた演算装置の電源故障検出回路を提供することにあ
る。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、複数の演算装置と、制御装置と、記憶
装置と、入出力装置を備えた電子計算機のマルチプロセ
ッサシステムにおいて、各演算装置の電源の故障を検出
する回路であって、前記各演算装置には、電源の状態を
監視する手段を設け、前記制御装置には、該監視手段が
電源の異常を検出したことに応じて、電源異常を報告す
る信号を生成する手段と、障害回復処理を起動するため
に、該生成された報告信号と前記演算装置の誤動作報告
信号とを論理結合する手段とを設けたことを特徴として
いる。
に、本発明では、複数の演算装置と、制御装置と、記憶
装置と、入出力装置を備えた電子計算機のマルチプロセ
ッサシステムにおいて、各演算装置の電源の故障を検出
する回路であって、前記各演算装置には、電源の状態を
監視する手段を設け、前記制御装置には、該監視手段が
電源の異常を検出したことに応じて、電源異常を報告す
る信号を生成する手段と、障害回復処理を起動するため
に、該生成された報告信号と前記演算装置の誤動作報告
信号とを論理結合する手段とを設けたことを特徴として
いる。
【0007】また、前記監視手段は、電源が正常時には
第1、第2の端子にそれぞれ異なる論理値を出力し、電
源が異常時には前記第1、第2の端子に同一の論理値を
出力する論理回路であることを特徴としている。
第1、第2の端子にそれぞれ異なる論理値を出力し、電
源が異常時には前記第1、第2の端子に同一の論理値を
出力する論理回路であることを特徴としている。
【0008】
【作用】演算装置内に電源の状態を監視する電源監視回
路を設け、演算装置の電源の状態を監視する。演算装置
の電源異常が検知されると制御装置に通知され、この通
知を受けた制御装置では、電源の異常を報告する信号を
作成する。この報告信号は、演算装置の誤動作報告信号
とオア結合され、障害回復処理を実行する論理回路に与
えられる。該論理回路は、障害回復処理として、例えば
電源障害となった演算装置の切り離しを行う。これによ
り、システム全体の停止が回避される。
路を設け、演算装置の電源の状態を監視する。演算装置
の電源異常が検知されると制御装置に通知され、この通
知を受けた制御装置では、電源の異常を報告する信号を
作成する。この報告信号は、演算装置の誤動作報告信号
とオア結合され、障害回復処理を実行する論理回路に与
えられる。該論理回路は、障害回復処理として、例えば
電源障害となった演算装置の切り離しを行う。これによ
り、システム全体の停止が回避される。
【0009】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図1は、本発明の実施例の構成を示す。
図において、1a、1b、1cは、電子計算機のマルチ
プロセッサシステムの構成要素である複数の演算装置、
2は制御装置、3a、3b、3cは、各演算装置に設け
られた電源である。各演算装置1a、1b、1cには、
電源の状態を監視する電源監視回路4a、4b、4c
と、通常の使用状態において演算装置の誤動作を報告す
る、誤動作報告信号作成回路5a、5b、5cが設けら
れている。
的に説明する。図1は、本発明の実施例の構成を示す。
図において、1a、1b、1cは、電子計算機のマルチ
プロセッサシステムの構成要素である複数の演算装置、
2は制御装置、3a、3b、3cは、各演算装置に設け
られた電源である。各演算装置1a、1b、1cには、
電源の状態を監視する電源監視回路4a、4b、4c
と、通常の使用状態において演算装置の誤動作を報告す
る、誤動作報告信号作成回路5a、5b、5cが設けら
れている。
【0010】制御装置2には、各電源監視回路4(a、
b、c)からの電源異常を受けて、電源異常であること
を報告する信号を作成する電源異常報告信号生成回路6
a、6b、6cが設けられている。7a、7b、7c
は、電源異常報告信号生成回路6(a、b、c)からの
信号と、誤動作報告信号作成回路5(a、b、c)から
の信号との論理和をとるOR回路である。OR回路の各
出力信号は、図示しない制御装置内の論理回路に与えら
れる。なお、制御装置の図示しない電源は、演算装置の
電源とは別電源となっている。
b、c)からの電源異常を受けて、電源異常であること
を報告する信号を作成する電源異常報告信号生成回路6
a、6b、6cが設けられている。7a、7b、7c
は、電源異常報告信号生成回路6(a、b、c)からの
信号と、誤動作報告信号作成回路5(a、b、c)から
の信号との論理和をとるOR回路である。OR回路の各
出力信号は、図示しない制御装置内の論理回路に与えら
れる。なお、制御装置の図示しない電源は、演算装置の
電源とは別電源となっている。
【0011】電子計算機の通常の使用状態において、演
算装置が誤動作したとき、誤動作報告信号(論理値が
「0」で正常、「1」で異常を表す)が制御装置2に入
力され、制御装置2内の各論理回路に与えられ、各論理
回路は、誤動作に対する障害回復処理、例えば、誤動作
した演算装置の切り離し処理、誤動作した演算装置から
の障害データの波及防止処理、波及した障害データによ
る影響に対する回復処理などを行う。
算装置が誤動作したとき、誤動作報告信号(論理値が
「0」で正常、「1」で異常を表す)が制御装置2に入
力され、制御装置2内の各論理回路に与えられ、各論理
回路は、誤動作に対する障害回復処理、例えば、誤動作
した演算装置の切り離し処理、誤動作した演算装置から
の障害データの波及防止処理、波及した障害データによ
る影響に対する回復処理などを行う。
【0012】そして、さらに本発明では、電源異常時に
は、上記した各論理回路に電源異常の報告信号が与えら
れて、上記した演算装置の誤動作時と同様に障害回復処
理の起動がかけられ、各論理回路は、電源異常に対する
障害回復処理(例えば、電源異常となった演算装置の切
り離し処理)を行う。
は、上記した各論理回路に電源異常の報告信号が与えら
れて、上記した演算装置の誤動作時と同様に障害回復処
理の起動がかけられ、各論理回路は、電源異常に対する
障害回復処理(例えば、電源異常となった演算装置の切
り離し処理)を行う。
【0013】図2は、電源監視回路の構成を示す。本実
施例では、演算装置内に設けられているECL(Emi
tter Coupled Logic)回路を、電源
監視回路として使用する。図において、演算装置の通常
動作時に、Tr1のベースには「0」(ローレベル)が
入力され、Tr2のベースには基準電圧(Vref)が
入力されている。従って、Tr1がオフ、Tr2がオン
となるので、A点は「1」、B点は「0」となる。
施例では、演算装置内に設けられているECL(Emi
tter Coupled Logic)回路を、電源
監視回路として使用する。図において、演算装置の通常
動作時に、Tr1のベースには「0」(ローレベル)が
入力され、Tr2のベースには基準電圧(Vref)が
入力されている。従って、Tr1がオフ、Tr2がオン
となるので、A点は「1」、B点は「0」となる。
【0014】電源3の異常は、電源VEEまたはVCC
の異常として検出される。すなわち、電源VEEが断と
なる電源異常が発生すると、Tr3とTr4のベース電
位がVCCになり、A点、B点は共に「1」となる。ま
た、電源VCCが断となると、Tr3、Tr4が共にオ
フとなり、A点、B点は共に「0」となる。
の異常として検出される。すなわち、電源VEEが断と
なる電源異常が発生すると、Tr3とTr4のベース電
位がVCCになり、A点、B点は共に「1」となる。ま
た、電源VCCが断となると、Tr3、Tr4が共にオ
フとなり、A点、B点は共に「0」となる。
【0015】このように、電源監視回路は、電源が正常
であるとき、A点、B点にそれぞれ論理値「1」、
「0」を出力し、電源が異常であるとき、A点、B点に
それぞれ論理値「1」、「1」または「0」、「0」を
出力する。これらA点、B点の論理値(監視信号)が、
制御装置2内の電源異常報告信号生成回路6に入力され
る。
であるとき、A点、B点にそれぞれ論理値「1」、
「0」を出力し、電源が異常であるとき、A点、B点に
それぞれ論理値「1」、「1」または「0」、「0」を
出力する。これらA点、B点の論理値(監視信号)が、
制御装置2内の電源異常報告信号生成回路6に入力され
る。
【0016】図3は、電源異常報告信号生成回路の構成
を示す。A点、B点はそれぞれ図2の電源監視回路のA
点、B点に接続され、G点の出力が図1のOR回路7の
一方の入力となる。図において、OR1、OR2はオア
回路、NOR1、NOR2はノア回路、AND1、AN
D2はアンド回路、FF1、FF2はエッヂトリガー型
フリップフロップ、FF3はデータ型フリップフロップ
である。
を示す。A点、B点はそれぞれ図2の電源監視回路のA
点、B点に接続され、G点の出力が図1のOR回路7の
一方の入力となる。図において、OR1、OR2はオア
回路、NOR1、NOR2はノア回路、AND1、AN
D2はアンド回路、FF1、FF2はエッヂトリガー型
フリップフロップ、FF3はデータ型フリップフロップ
である。
【0017】電源が正常であるときは、電源監視回路の
A点は「1」、B点は「0」であるので、AND1の出
力であるC点は「1」となる。クロックCKの前縁(ま
たは後縁)で、C点のデータがFF1に取り込まれて、
D点が「1」となり、NOR2の出力は「0」となる。
次のクロックCKの前縁(または後縁)で、FF1の出
力「1」がFF2に取り込まれて、E点が「1」とな
る。従ってAND2の出力であるF点は、「0」とな
り、FF3の出力は「0」、従ってG点は「0」とな
る。
A点は「1」、B点は「0」であるので、AND1の出
力であるC点は「1」となる。クロックCKの前縁(ま
たは後縁)で、C点のデータがFF1に取り込まれて、
D点が「1」となり、NOR2の出力は「0」となる。
次のクロックCKの前縁(または後縁)で、FF1の出
力「1」がFF2に取り込まれて、E点が「1」とな
る。従ってAND2の出力であるF点は、「0」とな
り、FF3の出力は「0」、従ってG点は「0」とな
る。
【0018】電源が異常になると、電源監視回路のA
点、B点は、「1」、「1」または「0」、「0」とな
る。OR1、NOR1を介したAND1の出力であるC
点は「0」となる。C点が「1」から「0」に変化した
後に入力される、1回目のクロックCKの前縁(または
後縁)で、C点のデータ「0」がFF1に取り込まれ
て、D点が「0」となる。FF2は前の状態を保持して
いて、つまりE点は「1」であるので、AND2の出力
であるF点は「1」となり、1回目のクロックCKで、
FF3は「1」、G点は「1」となり、電源異常の報告
信号が作成され、OR回路7を介して論理回路に与えら
れる。
点、B点は、「1」、「1」または「0」、「0」とな
る。OR1、NOR1を介したAND1の出力であるC
点は「0」となる。C点が「1」から「0」に変化した
後に入力される、1回目のクロックCKの前縁(または
後縁)で、C点のデータ「0」がFF1に取り込まれ
て、D点が「0」となる。FF2は前の状態を保持して
いて、つまりE点は「1」であるので、AND2の出力
であるF点は「1」となり、1回目のクロックCKで、
FF3は「1」、G点は「1」となり、電源異常の報告
信号が作成され、OR回路7を介して論理回路に与えら
れる。
【0019】2回目以降のクロックが入力されると、D
点、E点ともに「0」、「0」になり、従ってF点が
「0」になるが、FF3は最初のクロック入力時の論理
値「1」を保持し、G点も「1」を保持する。
点、E点ともに「0」、「0」になり、従ってF点が
「0」になるが、FF3は最初のクロック入力時の論理
値「1」を保持し、G点も「1」を保持する。
【0020】このように、演算装置の誤動作時の障害回
復処理と同様に、電源の異常が検出されると、制御装置
は電源異常を基に、報告信号を作成して論理回路に与
え、該論理回路による障害回復処理を起動するようにし
ているので、システム全体の停止を回避することができ
る。
復処理と同様に、電源の異常が検出されると、制御装置
は電源異常を基に、報告信号を作成して論理回路に与
え、該論理回路による障害回復処理を起動するようにし
ているので、システム全体の停止を回避することができ
る。
【0021】
【発明の効果】以上、説明したように、本発明によれ
ば、各演算装置が電源障害を検出したとき、直ちに制御
装置に通知し、制御装置側では、演算装置の誤動作時の
障害回復処理と同様に、電源異常時にも障害回復処理を
実行しているので、システム全体の停止を回避すること
ができ、可用性を向上させることが可能となる。また、
演算装置に組み込まれているECL回路を電源監視手段
として用いているので、特別のハードウェアを設ける必
要がない。
ば、各演算装置が電源障害を検出したとき、直ちに制御
装置に通知し、制御装置側では、演算装置の誤動作時の
障害回復処理と同様に、電源異常時にも障害回復処理を
実行しているので、システム全体の停止を回避すること
ができ、可用性を向上させることが可能となる。また、
演算装置に組み込まれているECL回路を電源監視手段
として用いているので、特別のハードウェアを設ける必
要がない。
【図1】本発明の実施例の構成を示す。
【図2】電源監視回路の構成を示す。
【図3】電源異常報告信号生成回路の構成を示す。
1a、1b、1c 演算装置 2 制御装置 3a、3b、3c 電源 4a、4b、4c 電源監視回路 5a、5b、5c 誤動作報告信号作成回路 6a、6b、6c 電源異常報告信号生成回路 7a、7b、7c OR回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 洋二 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (2)
- 【請求項1】 複数の演算装置と、制御装置と、記憶装
置と、入出力装置を備えた電子計算機のマルチプロセッ
サシステムにおいて、各演算装置の電源の故障を検出す
る回路であって、前記各演算装置には、電源の状態を監
視する手段を設け、前記制御装置には、該監視手段が電
源の異常を検出したことに応じて、電源異常を報告する
信号を生成する手段と、障害回復処理を起動するため
に、該生成された報告信号と前記演算装置の誤動作報告
信号とを論理結合する手段とを設けたことを特徴とする
演算装置の電源故障検出回路。 - 【請求項2】 前記監視手段は、電源が正常時には第
1、第2の端子にそれぞれ異なる論理値を出力し、電源
が異常時には前記第1、第2の端子に同一の論理値を出
力する論理回路であることを特徴とする請求項1記載の
演算装置の電源故障検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144355A JPH08339245A (ja) | 1995-06-12 | 1995-06-12 | 演算装置の電源故障検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144355A JPH08339245A (ja) | 1995-06-12 | 1995-06-12 | 演算装置の電源故障検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08339245A true JPH08339245A (ja) | 1996-12-24 |
Family
ID=15360187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7144355A Pending JPH08339245A (ja) | 1995-06-12 | 1995-06-12 | 演算装置の電源故障検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08339245A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7610521B2 (en) * | 2002-05-14 | 2009-10-27 | Hitachi, Ltd. | Communication control system and method for supervising a failure |
-
1995
- 1995-06-12 JP JP7144355A patent/JPH08339245A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7610521B2 (en) * | 2002-05-14 | 2009-10-27 | Hitachi, Ltd. | Communication control system and method for supervising a failure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7350088B2 (en) | Power management system for UPS attached to external devices | |
JP2003150280A (ja) | バックアップ管理システムおよび方法 | |
JPH08339245A (ja) | 演算装置の電源故障検出回路 | |
JP2008015704A (ja) | マルチプロセッサシステム | |
JP6654662B2 (ja) | サーバ装置およびサーバシステム | |
US20050169318A1 (en) | Microcomputer that does not cause destruction of peripherals | |
JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
JPH06202764A (ja) | 電源切断装置 | |
US20230134320A1 (en) | Information processing device, vehicle, and information processing method | |
KR100499501B1 (ko) | 이중화 장치 및 방법 | |
JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
JPS6055420A (ja) | 電源制御方式 | |
JP3107104B2 (ja) | 待機冗長方式 | |
JP3271698B2 (ja) | 周辺装置電源切断システム | |
JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
JPS6351295B2 (ja) | ||
JPS61169036A (ja) | システム監視装置 | |
JPS61267810A (ja) | 停電検出判定回路 | |
JPH0594381A (ja) | 冗長回路システム | |
JPH04355809A (ja) | 初期値設定回路 | |
JPS63298458A (ja) | デ−タ転送回路 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
JP2000069120A (ja) | 二重化システム | |
JPH02183852A (ja) | データ処理装置 |