JP2003150280A - バックアップ管理システムおよび方法 - Google Patents
バックアップ管理システムおよび方法Info
- Publication number
- JP2003150280A JP2003150280A JP2002220928A JP2002220928A JP2003150280A JP 2003150280 A JP2003150280 A JP 2003150280A JP 2002220928 A JP2002220928 A JP 2002220928A JP 2002220928 A JP2002220928 A JP 2002220928A JP 2003150280 A JP2003150280 A JP 2003150280A
- Authority
- JP
- Japan
- Prior art keywords
- management
- backplane
- processor
- power
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
Abstract
(57)【要約】
【課題】 コンピュータ・システム内の全ての管理プロ
セッサが故障したときに、基本的なシステム制御機能を
与えるシステムを提供する。 【解決手段】 通常のシステム動作中、複数の管理プロ
セッサ１０５は、システムの電力、温度、および冷却フ
ァン状態を検出するシステム・センサ１２０を監視し、
必要な調節を行う。各管理プロセッサは、適正に動作し
ていることを示す出力信号１０８を通常供給する。高可
用性コントローラ１０１はこれらの信号の各々を監視
し、少なくとも１つの動作している管理プロセッサが存
在することを確認する。プロセッサ１０５のどれもが適
正に動作していることを示さない場合、高可用性コント
ローラは、システム・センサを監視し、システム・イン
ジケータ１３０を更新する。電源故障または潜在的に危
険な温度上昇のような問題が発生した場合、高可用性コ
ントローラは、適切な装置の電源を順次切り、システム
を損傷から保護する。
セッサが故障したときに、基本的なシステム制御機能を
与えるシステムを提供する。 【解決手段】 通常のシステム動作中、複数の管理プロ
セッサ１０５は、システムの電力、温度、および冷却フ
ァン状態を検出するシステム・センサ１２０を監視し、
必要な調節を行う。各管理プロセッサは、適正に動作し
ていることを示す出力信号１０８を通常供給する。高可
用性コントローラ１０１はこれらの信号の各々を監視
し、少なくとも１つの動作している管理プロセッサが存
在することを確認する。プロセッサ１０５のどれもが適
正に動作していることを示さない場合、高可用性コント
ローラは、システム・センサを監視し、システム・イン
ジケータ１３０を更新する。電源故障または潜在的に危
険な温度上昇のような問題が発生した場合、高可用性コ
ントローラは、適切な装置の電源を順次切り、システム
を損傷から保護する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、コンピュ
ータ・システムに関し、より詳しくは、１つまたは複数
のシステム管理プロセッサが故障したときに基本システ
ム制御機能を提供する複数のバックアップ管理プロセッ
サを含むシステムに関する。
ータ・システムに関し、より詳しくは、１つまたは複数
のシステム管理プロセッサが故障したときに基本システ
ム制御機能を提供する複数のバックアップ管理プロセッ
サを含むシステムに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】問題
の説明 特定の既存のコンピュータ・システムは、電力、電源逐
次開閉、温度などのシステム環境の態様を監視しかつ制
御し、パネル・インジケータを更新する管理プロセッサ
を含む。管理プロセッサが故障すると、システムの状
態、電力、温度などを監視しかつ制御することができな
いため、システムに故障が生じることがある。
の説明 特定の既存のコンピュータ・システムは、電力、電源逐
次開閉、温度などのシステム環境の態様を監視しかつ制
御し、パネル・インジケータを更新する管理プロセッサ
を含む。管理プロセッサが故障すると、システムの状
態、電力、温度などを監視しかつ制御することができな
いため、システムに故障が生じることがある。
【０００３】しかしながら、同等（ｐｅｅｒ）またはバ
ックアップの管理プロセッサを有するシステムでさえ、
すべての管理プロセッサに共通するファームウェアのバ
グがあると、システム・プロセッサが効果的に稼働しな
くなることがあり、これは、一般に、それらのプロセッ
サがすべて本質的に同じコードでプログラムされている
ためであり、したがって、欠陥のあるコード・シーケン
スが実行されたきに、すべてのプロセッサが同じ問題に
屈する可能性が高い。
ックアップの管理プロセッサを有するシステムでさえ、
すべての管理プロセッサに共通するファームウェアのバ
グがあると、システム・プロセッサが効果的に稼働しな
くなることがあり、これは、一般に、それらのプロセッ
サがすべて本質的に同じコードでプログラムされている
ためであり、したがって、欠陥のあるコード・シーケン
スが実行されたきに、すべてのプロセッサが同じ問題に
屈する可能性が高い。
【０００４】さらに、管理プロセッサが故障すると、フ
ァン速度の制御が失われるために、コンピュータ・シス
テムのキャビネットが破壊的に過熱することがあり、こ
の管理プロセッサの故障によって、様々なシステム電源
モジュールの電源が、システム電子回路に損傷を与える
ような態様でオフになることがある。
ァン速度の制御が失われるために、コンピュータ・シス
テムのキャビネットが破壊的に過熱することがあり、こ
の管理プロセッサの故障によって、様々なシステム電源
モジュールの電源が、システム電子回路に損傷を与える
ような態様でオフになることがある。
【０００５】
【課題を解決するための手段】本発明のシステムは、前
述の問題を解決し、複数の管理プロセッサの状態を監視
する高可用性（high-availability）コントローラを提
供することによって当該分野での進歩を達成する。すべ
てのプロセッサに故障が発生すると、このコントローラ
は、システムが確実に動作し続けることができるのに必
要な機能の少なくとも最小限の組の機能を提供する。さ
らに、高可用性コントローラは、管理プロセッサによっ
て実行されるコードと同じ一連の操作を実行せず、した
がって、管理プロセッサに故障を引き起こす可能性のあ
る特定の「バグ」による故障の影響を受けにくい。
述の問題を解決し、複数の管理プロセッサの状態を監視
する高可用性（high-availability）コントローラを提
供することによって当該分野での進歩を達成する。すべ
てのプロセッサに故障が発生すると、このコントローラ
は、システムが確実に動作し続けることができるのに必
要な機能の少なくとも最小限の組の機能を提供する。さ
らに、高可用性コントローラは、管理プロセッサによっ
て実行されるコードと同じ一連の操作を実行せず、した
がって、管理プロセッサに故障を引き起こす可能性のあ
る特定の「バグ」による故障の影響を受けにくい。
【０００６】本発明のシステムは、すべてのシステム・
エンティティへの電力を制御し、システム・ハードウェ
アを電源不良と環境的不良から守る電源管理サブシステ
ムを含む。また、電源管理サブシステムは、フロント・
パネルＬＥＤを制御し、電源スイッチにより大容量電源
オン／オフ制御を提供する。
エンティティへの電力を制御し、システム・ハードウェ
アを電源不良と環境的不良から守る電源管理サブシステ
ムを含む。また、電源管理サブシステムは、フロント・
パネルＬＥＤを制御し、電源スイッチにより大容量電源
オン／オフ制御を提供する。
【０００７】通常のシステム動作中、複数の管理プロセ
ッサが、システムの電力、温度、および冷却ファンの状
態を検出するシステム・センサを監視する。主管理プロ
セッサは、必要な調整を行うかまたは問題を報告する。
また、主管理プロセッサは、様々なインジケータを更新
し、電源のオン・オフなどのユーザが始めた事象を監視
する。
ッサが、システムの電力、温度、および冷却ファンの状
態を検出するシステム・センサを監視する。主管理プロ
セッサは、必要な調整を行うかまたは問題を報告する。
また、主管理プロセッサは、様々なインジケータを更新
し、電源のオン・オフなどのユーザが始めた事象を監視
する。
【０００８】各管理プロセッサは、常時、適切に動作し
ていることを示す出力を提供する。高可用性コントロー
ラは、これらの各信号を監視して、少なくとも１つの管
理プロセッサが動作していることを確認する。プロセッ
サが適切に動作していることを示すプロセッサがないと
き、高可用性コントローラは、システム・センサを監視
し、システム・インジケータを更新する。電源の故障や
潜在的に危険な温度上昇などの問題が生じた場合、高可
用性コントローラは、システムを破損から守るために該
当する装置の電源を順次切る。
ていることを示す出力を提供する。高可用性コントロー
ラは、これらの各信号を監視して、少なくとも１つの管
理プロセッサが動作していることを確認する。プロセッ
サが適切に動作していることを示すプロセッサがないと
き、高可用性コントローラは、システム・センサを監視
し、システム・インジケータを更新する。電源の故障や
潜在的に危険な温度上昇などの問題が生じた場合、高可
用性コントローラは、システムを破損から守るために該
当する装置の電源を順次切る。
【０００９】さらに、動作している管理コントローラの
ない場合に、システム・ユーザがシステムの電源を切る
ように決定した場合は、高可用性コントローラは、電源
スイッチに応答し、電源スイッチを使用して、システム
電子回路を破損させないようにシステム電源モジュール
の電源を順次切ることができる。
ない場合に、システム・ユーザがシステムの電源を切る
ように決定した場合は、高可用性コントローラは、電源
スイッチに応答し、電源スイッチを使用して、システム
電子回路を破損させないようにシステム電源モジュール
の電源を順次切ることができる。
【００１０】
【発明の実施の形態】図１は、本発明のシステム１００
の基本構成要素を示すブロック図である。図１に示した
ように、システム１００のハイ・レベル構成要素は、複
数の管理プロセッサ１０５（１）〜１０５（Ｎ）、高可
用性コントローラ１０１、電源、ファンおよび温度セン
サ１２０、フロント・パネル・インジケータ１３０、冷
却ファン・モジュール１４０、複数の電源コントローラ
１５０、および電源スイッチ１１０を含む。
の基本構成要素を示すブロック図である。図１に示した
ように、システム１００のハイ・レベル構成要素は、複
数の管理プロセッサ１０５（１）〜１０５（Ｎ）、高可
用性コントローラ１０１、電源、ファンおよび温度セン
サ１２０、フロント・パネル・インジケータ１３０、冷
却ファン・モジュール１４０、複数の電源コントローラ
１５０、および電源スイッチ１１０を含む。
【００１１】各管理プロセッサ１０５は、システム環境
の様々な態様を監視しかつ制御し、例えば、電源コント
ローラ１５ｘ（図２に示したローカル電源モジュール
（ＬＰＭ）１５１、１５２および１５３）によって電源
を、モジュール１４０で制御された冷却ファンによって
温度を、監視しかつ制御し、パネル・インジケータ１３
０を更新する。また、各管理プロセッサ１０５は、周辺
装置やバス管理などのための入出力コントローラを含む
コア入出力ボード１０４と関連した動作を管理する。高
可用性コントローラ１０１は、管理プロセッサ１０５の
それぞれの状態、ならびに電力、ファンおよび温度セン
サ１２０を監視する。高可用性コントローラ１０１が、
すべての管理プロセッサ１０５の故障を検出する状況に
おいて、後で詳細に示すようなシステム１００の制御を
仮定する。
の様々な態様を監視しかつ制御し、例えば、電源コント
ローラ１５ｘ（図２に示したローカル電源モジュール
（ＬＰＭ）１５１、１５２および１５３）によって電源
を、モジュール１４０で制御された冷却ファンによって
温度を、監視しかつ制御し、パネル・インジケータ１３
０を更新する。また、各管理プロセッサ１０５は、周辺
装置やバス管理などのための入出力コントローラを含む
コア入出力ボード１０４と関連した動作を管理する。高
可用性コントローラ１０１は、管理プロセッサ１０５の
それぞれの状態、ならびに電力、ファンおよび温度セン
サ１２０を監視する。高可用性コントローラ１０１が、
すべての管理プロセッサ１０５の故障を検出する状況に
おいて、後で詳細に示すようなシステム１００の制御を
仮定する。
【００１２】高可用性コントローラは、管理プロセッサ
によって実行されるコードと同じ一連の操作を実行しな
いので、管理プロセッサに故障を発生させる可能性のあ
る特定の「バグ」によって生じる故障の影響を受けにく
い。
によって実行されるコードと同じ一連の操作を実行しな
いので、管理プロセッサに故障を発生させる可能性のあ
る特定の「バグ」によって生じる故障の影響を受けにく
い。
【００１３】通常のシステム動作
それぞれの管理プロセッサ１０５が適切に動作している
間、以下の事象が起こる。フロント・パネル電源スイッ
チ１１０が押されたとき、高可用性コントローラ１０１
は、これを認識し、主管理プロセッサ［以下では、参照
番号１０５（Ｐ）で示す］に割込みで通知する。主管理
プロセッサ１０５（Ｐ）は、有能電力に対する電力需要
を評価し、少なくとも１つのシステム電源が使用可能で
かつ適切に稼働している場合は、管理プロセッサ１０５
（Ｐ）は、高可用性コントローラ１０１にシステムの電
源を投入するようにコマンドを送る。
間、以下の事象が起こる。フロント・パネル電源スイッ
チ１１０が押されたとき、高可用性コントローラ１０１
は、これを認識し、主管理プロセッサ［以下では、参照
番号１０５（Ｐ）で示す］に割込みで通知する。主管理
プロセッサ１０５（Ｐ）は、有能電力に対する電力需要
を評価し、少なくとも１つのシステム電源が使用可能で
かつ適切に稼働している場合は、管理プロセッサ１０５
（Ｐ）は、高可用性コントローラ１０１にシステムの電
源を投入するようにコマンドを送る。
【００１４】図２は、本発明のシステムの例示的な実施
形態に利用されている構成要素をより詳細に示す。通常
のシステム動作中、フロント・パネル電源スイッチ１１
０が押されると、以下の構成要素の電源が、以下の順序
で投入される。 （１）システム・バックプレーン１１８。 （２）最も低い論理ＰＣＩ（入出力カード）バックプレ
ーン１２５、および次に、関連したセル・ボード１０
２。 （３）次の論理ＰＣＩバックプレーン、および次に、関
連したセル・ボード。
形態に利用されている構成要素をより詳細に示す。通常
のシステム動作中、フロント・パネル電源スイッチ１１
０が押されると、以下の構成要素の電源が、以下の順序
で投入される。 （１）システム・バックプレーン１１８。 （２）最も低い論理ＰＣＩ（入出力カード）バックプレ
ーン１２５、および次に、関連したセル・ボード１０
２。 （３）次の論理ＰＣＩバックプレーン、および次に、関
連したセル・ボード。
【００１５】システム１００が、複数のＰＣＩバックプ
レーン１２５を含むことができ、それぞれのＰＣＩバッ
クプレーン１２５が、複数の関連したセル・ボード１０
２を含むことができることに注意されたい。本発明のシ
ステムにおいて、セル（ボード）１０２は、複数のプロ
セッサ１１５ならびにそれと関連したハードウェア／フ
ァームウェアおよびメモリ（図示せず）と、セルへの電
力を制御するローカル電源モジュール１５２と、管理プ
ロセッサ１０５を含む外部エンティティとプロセッサ１
１５との間の情報の流れを管理するローカル・サービス
・プロセッサ１１６とを含む。
レーン１２５を含むことができ、それぞれのＰＣＩバッ
クプレーン１２５が、複数の関連したセル・ボード１０
２を含むことができることに注意されたい。本発明のシ
ステムにおいて、セル（ボード）１０２は、複数のプロ
セッサ１１５ならびにそれと関連したハードウェア／フ
ァームウェアおよびメモリ（図示せず）と、セルへの電
力を制御するローカル電源モジュール１５２と、管理プ
ロセッサ１０５を含む外部エンティティとプロセッサ１
１５との間の情報の流れを管理するローカル・サービス
・プロセッサ１１６とを含む。
【００１６】フロント・パネル電源スイッチ１１０は、
ハード切換モードとソフト切換モードの両方でシステム
１００への電力を制御する。これにより、動作している
管理プロセッサ１０５がない場合に、システムの電源を
投入および切ることができる。フロント・パネル電源ス
イッチ１１０が押されたときに、セル・ボード１０２が
存在しない場合は、そのＰＣＩバックプレーン１２５は
電源が投入されない。セル・ボードが存在するが、ＰＣ
Ｉバックプレーンが存在しない場合は、セル・ボードは
電源が投入される。フロント・パネル電源スイッチが再
び押されたとき、管理プロセッサ１０５には、再び割込
みによって通知される。次に、管理プロセッサ１０５
は、適切なシステム・エンティティに通知し、システム
は、前述の順序と逆の順序で「優雅に」電源が切られ
る。
ハード切換モードとソフト切換モードの両方でシステム
１００への電力を制御する。これにより、動作している
管理プロセッサ１０５がない場合に、システムの電源を
投入および切ることができる。フロント・パネル電源ス
イッチ１１０が押されたときに、セル・ボード１０２が
存在しない場合は、そのＰＣＩバックプレーン１２５は
電源が投入されない。セル・ボードが存在するが、ＰＣ
Ｉバックプレーンが存在しない場合は、セル・ボードは
電源が投入される。フロント・パネル電源スイッチが再
び押されたとき、管理プロセッサ１０５には、再び割込
みによって通知される。次に、管理プロセッサ１０５
は、適切なシステム・エンティティに通知し、システム
は、前述の順序と逆の順序で「優雅に」電源が切られ
る。
【００１７】セル存在（Ｃｅｌｌ＿Ｐｒｅｓｅｎｔ）信
号１１４が、セル・ボード１０２上のコネクタに配置さ
れたピンを介してシステム・ボード（および、高可用性
コントローラ１０１）に送られる。セル・ボードが、シ
ステム・ボードから引き抜かれた場合、セル存在信号１
１４が中断され、それによりシステム・ボードが非アク
ティブになる。高可用性コントローラ１０１は、セル存
在信号を監視し、セル・ボード１０２へのセル電源イネ
ーブル（Ｃｅｌｌ Ｐｏｗｅｒ Ｅｎａｂｌｅ）信号１
１３がアクティブであり、セル・ボード１０２の「セル
存在」信号１１４が非アクティブの場合は、ボードへの
電力はすぐにディスエーブルされ、セル・ボードへの電
力が明示的に再びイネーブルされるまでディスエーブル
されたままである。「コア入出力存在（Ｃｏｒｅ Ｉ／
Ｏ Ｐｒｅｓｅｎｔ）」信号１０９は、コア入出力ボー
ド・コネクタ上に配置されたピンを介してシステム・ボ
ードに送られる。コア入出力ボード１０４が引き抜かれ
た場合、コア入出力存在信号１０９が中断され、それに
よりシステム・ボードが非アクティブになる。
号１１４が、セル・ボード１０２上のコネクタに配置さ
れたピンを介してシステム・ボード（および、高可用性
コントローラ１０１）に送られる。セル・ボードが、シ
ステム・ボードから引き抜かれた場合、セル存在信号１
１４が中断され、それによりシステム・ボードが非アク
ティブになる。高可用性コントローラ１０１は、セル存
在信号を監視し、セル・ボード１０２へのセル電源イネ
ーブル（Ｃｅｌｌ Ｐｏｗｅｒ Ｅｎａｂｌｅ）信号１
１３がアクティブであり、セル・ボード１０２の「セル
存在」信号１１４が非アクティブの場合は、ボードへの
電力はすぐにディスエーブルされ、セル・ボードへの電
力が明示的に再びイネーブルされるまでディスエーブル
されたままである。「コア入出力存在（Ｃｏｒｅ Ｉ／
Ｏ Ｐｒｅｓｅｎｔ）」信号１０９は、コア入出力ボー
ド・コネクタ上に配置されたピンを介してシステム・ボ
ードに送られる。コア入出力ボード１０４が引き抜かれ
た場合、コア入出力存在信号１０９が中断され、それに
よりシステム・ボードが非アクティブになる。
【００１８】コア入出力ボード１０４は、管理プロセッ
サ１０５の応答を監視してプロセッサが適切に動作して
いるかどうかの判定の支援をするウォッチドッグ（Ｗ
Ｄ）・タイマ１１７を含む。管理プロセッサ１０５は、
システム動作環境の完全性を確認するファームウェア・
タスクを含み、したがって、管理プロセッサの適切な操
作性の追加の尺度（measure）を提供する。
サ１０５の応答を監視してプロセッサが適切に動作して
いるかどうかの判定の支援をするウォッチドッグ（Ｗ
Ｄ）・タイマ１１７を含む。管理プロセッサ１０５は、
システム動作環境の完全性を確認するファームウェア・
タスクを含み、したがって、管理プロセッサの適切な操
作性の追加の尺度（measure）を提供する。
【００１９】管理プロセッサなしの動作
図３は、本発明のシステムによる方法を実施する際に実
行される例示的な一連のステップを示すフローチャート
である。システムの動作は、互いに関連した図２と図３
を見ることによってより良く理解することができる。本
発明のシステムの例示的な実施形態において、図３に示
した動作は、動作状態機械（operationstate machine）
１０３によって実行される。図３に示したように、ステ
ップ３０５で、高可用性コントローラ状態機械１０３
は、管理プロセッサＯＫ（ＭＰ＿ＯＫ）信号１０８
（１）〜１０８（Ｎ）によって管理プロセッサ１０５の
状態を監視する。主管理プロセッサ１０５（Ｐ）からの
ＭＰ＿ＯＫ信号１０８がアクティブと検出された場合
は、管理プロセッサ１０５が適切に動作していると仮定
され、状態機械１０３は、監視プロセスを続け、ステッ
プ３０５でループする。主管理プロセッサ１０５（Ｐ）
からのＭＰ＿ＯＫ信号１０８が非アクティブと検出され
た場合、高可用性コントローラ１０１は、管理プロセッ
サのうちのどれか他のものが、アクティブなＭＰ＿ＯＫ
信号１０８を送っているかどうかを調べる。アクティブ
なＭＰ＿ＯＫ信号１０８を有する管理プロセッサがあっ
た場合、高可用性コントローラは、システム制御をプロ
セッサ１０５に転送し、プロセッサ１０５が、主管理プ
ロセッサ１０５（Ｐ）になる。後で説明する図５は、図
３のステップ３０５で示したような管理プロセッサを監
視するプロセスを詳しく示す。
行される例示的な一連のステップを示すフローチャート
である。システムの動作は、互いに関連した図２と図３
を見ることによってより良く理解することができる。本
発明のシステムの例示的な実施形態において、図３に示
した動作は、動作状態機械（operationstate machine）
１０３によって実行される。図３に示したように、ステ
ップ３０５で、高可用性コントローラ状態機械１０３
は、管理プロセッサＯＫ（ＭＰ＿ＯＫ）信号１０８
（１）〜１０８（Ｎ）によって管理プロセッサ１０５の
状態を監視する。主管理プロセッサ１０５（Ｐ）からの
ＭＰ＿ＯＫ信号１０８がアクティブと検出された場合
は、管理プロセッサ１０５が適切に動作していると仮定
され、状態機械１０３は、監視プロセスを続け、ステッ
プ３０５でループする。主管理プロセッサ１０５（Ｐ）
からのＭＰ＿ＯＫ信号１０８が非アクティブと検出され
た場合、高可用性コントローラ１０１は、管理プロセッ
サのうちのどれか他のものが、アクティブなＭＰ＿ＯＫ
信号１０８を送っているかどうかを調べる。アクティブ
なＭＰ＿ＯＫ信号１０８を有する管理プロセッサがあっ
た場合、高可用性コントローラは、システム制御をプロ
セッサ１０５に転送し、プロセッサ１０５が、主管理プ
ロセッサ１０５（Ｐ）になる。後で説明する図５は、図
３のステップ３０５で示したような管理プロセッサを監
視するプロセスを詳しく示す。
【００２０】高可用性コントローラ（ＨＡＣ）１０１
が、管理プロセッサ１０５のどれからもアクティブなＭ
Ｐ＿ＯＫ信号１０８を検出できない場合、ＨＡＣは、管
理プロセッサ１０５がシステム内にないかまたは稼働し
ていないと仮定し、ステップ３１０で、システム１００
の管理を引き継ぎ、システムは、管理プロセッサ１０５
に故障が生じるすぐ前と同じ動作状態になる。
が、管理プロセッサ１０５のどれからもアクティブなＭ
Ｐ＿ＯＫ信号１０８を検出できない場合、ＨＡＣは、管
理プロセッサ１０５がシステム内にないかまたは稼働し
ていないと仮定し、ステップ３１０で、システム１００
の管理を引き継ぎ、システムは、管理プロセッサ１０５
に故障が生じるすぐ前と同じ動作状態になる。
【００２１】高可用性コントローラ１０１は、ファン・
モジュール１４０を介してシステムおよび入出力ファン
１４５をイネーブルする。ファン・モジュール１４０
は、ＨＡＣ１０１からの非アクティブなＳＰ＿ＯＫ信号
１４１（管理プロセッサがＯＫではないことを示す）に
よって、管理プロセッサが稼働していないことを認識
し、そのファン速度を、非監視動作に適切なデフォルト
に設定する。ファン・モジュール１４０によってファン
の不良が検出された場合、高可用性コントローラ１０１
は、これを認識し（ファン・モジュールからのファン不
良の割込みにより）、ステップ３２５で、システムの電
源を切る。
モジュール１４０を介してシステムおよび入出力ファン
１４５をイネーブルする。ファン・モジュール１４０
は、ＨＡＣ１０１からの非アクティブなＳＰ＿ＯＫ信号
１４１（管理プロセッサがＯＫではないことを示す）に
よって、管理プロセッサが稼働していないことを認識
し、そのファン速度を、非監視動作に適切なデフォルト
に設定する。ファン・モジュール１４０によってファン
の不良が検出された場合、高可用性コントローラ１０１
は、これを認識し（ファン・モジュールからのファン不
良の割込みにより）、ステップ３２５で、システムの電
源を切る。
【００２２】「セル存在」信号１１４は、セル・ボード
・コネクタ上に配置されたピンを介して高可用性コント
ローラ１０１に送られる。セル・ボードが引き抜かれた
場合は、セル存在信号が中断され、それにより高可用性
コントローラ１０１が非アクティブになる。高可用性コ
ントローラ１０１は、セル存在信号１１４を監視し、セ
ル・ボードへのセル電力イネーブル１１３がアクティブ
で、セル・ボードのセル存在信号１１４が非アクティブ
になった場合、ボードへの電力がすぐにディスネーブル
され、ボードへの電力が明示的に再びイネーブルされる
までディスネーブルされたままになる。コア入出力存在
信号１０９は、コア入出力ボード・コネクタ上のピンを
介してＨＡＣに送られる。コア入出力ボード１０４が引
き抜かれた場合は、コア入出力存在信号１０９が中断さ
れ、それによりＨＡＣが非アクティブになる。
・コネクタ上に配置されたピンを介して高可用性コント
ローラ１０１に送られる。セル・ボードが引き抜かれた
場合は、セル存在信号が中断され、それにより高可用性
コントローラ１０１が非アクティブになる。高可用性コ
ントローラ１０１は、セル存在信号１１４を監視し、セ
ル・ボードへのセル電力イネーブル１１３がアクティブ
で、セル・ボードのセル存在信号１１４が非アクティブ
になった場合、ボードへの電力がすぐにディスネーブル
され、ボードへの電力が明示的に再びイネーブルされる
までディスネーブルされたままになる。コア入出力存在
信号１０９は、コア入出力ボード・コネクタ上のピンを
介してＨＡＣに送られる。コア入出力ボード１０４が引
き抜かれた場合は、コア入出力存在信号１０９が中断さ
れ、それによりＨＡＣが非アクティブになる。
【００２３】それぞれの電力供給可能（ｐｏｗｅｒａｂ
ｌｅ）なエンティティ（セル１０２、システム・バック
プレーン１１８、およびＰＣＩバックプレーン１２５）
から提供される以下の基本的な信号が、高可用性コント
ローラ（ＨＡＣ）１０１によって使用される。 （１）１０１（ＨＡＣ）からエンティティＬＰＭへの
「電源イネーブル」信号（１１３、１２２）。 （２）ＨＡＣへの「装置存在」信号（１０９、１１
４）。 （３）ＨＡＣへの「装置準備完了」信号。 （４）ＨＡＣへの「電源良好」信号。 （５）ＨＡＣへの「電源不良」信号（セルのローカル・
サービス・プロセッサ１１６に提供されるセルＬＰＭ不
良指示を除く）。分かりやすくするために、後の３つの
信号［（３）〜（５）］はそれぞれ、セル１０２、シス
テム・バックプレーン１１８およびＰＣＩバックプレー
ン１２５についてそれぞれ線１１２、１１９および１２
１で示したような図２の信号線と組み合わされる。
ｌｅ）なエンティティ（セル１０２、システム・バック
プレーン１１８、およびＰＣＩバックプレーン１２５）
から提供される以下の基本的な信号が、高可用性コント
ローラ（ＨＡＣ）１０１によって使用される。 （１）１０１（ＨＡＣ）からエンティティＬＰＭへの
「電源イネーブル」信号（１１３、１２２）。 （２）ＨＡＣへの「装置存在」信号（１０９、１１
４）。 （３）ＨＡＣへの「装置準備完了」信号。 （４）ＨＡＣへの「電源良好」信号。 （５）ＨＡＣへの「電源不良」信号（セルのローカル・
サービス・プロセッサ１１６に提供されるセルＬＰＭ不
良指示を除く）。分かりやすくするために、後の３つの
信号［（３）〜（５）］はそれぞれ、セル１０２、シス
テム・バックプレーン１１８およびＰＣＩバックプレー
ン１２５についてそれぞれ線１１２、１１９および１２
１で示したような図２の信号線と組み合わされる。
【００２４】ステップ３１０で、ファン・モジュール１
４０によってファンの不良が検出された場合、動作状態
機械１０３がこれを認識し（ファン・モジュールからの
ファン不良信号の割込みによって）、次にステップ３２
５で、後で説明するようにシステムの電源を切る。ある
いは、ステップ３１５で、「Ｄｅｖｉｃｅ＿Ｎ＿Ｐｏｗ
ｅｒ＿Ｇｏｏｄ（電源良好）」信号（図４の４１０）が
非アクティブになったときに高可用性コントローラ１０
１が電源不良信号の割込みを受けた場合は、ステップ３
２５で、動作状態機械１０３は、システムの電源を順次
切る。
４０によってファンの不良が検出された場合、動作状態
機械１０３がこれを認識し（ファン・モジュールからの
ファン不良信号の割込みによって）、次にステップ３２
５で、後で説明するようにシステムの電源を切る。ある
いは、ステップ３１５で、「Ｄｅｖｉｃｅ＿Ｎ＿Ｐｏｗ
ｅｒ＿Ｇｏｏｄ（電源良好）」信号（図４の４１０）が
非アクティブになったときに高可用性コントローラ１０
１が電源不良信号の割込みを受けた場合は、ステップ３
２５で、動作状態機械１０３は、システムの電源を順次
切る。
【００２５】ステップ３１５で、システム電源が、問題
なしと判定された場合、すなわち「バックプレーン電源
良好」信号１１９が検出された場合は、ステップ３２０
で、状態機械１０３は、システム（フロント・パネル）
電源スイッチ１１０が押されたかどうかを確認する。電
源スイッチが押されていない場合、状態機械１０３は、
ステップ３０５で、システム監視を再開する。電源スイ
ッチが押された場合は、ステップ３２５で、状態機械１
０３は、以下に示した順序で順次システム１００の電源
を切る。 （１）最後の論理ＰＣＩ（入出力カード）バックプレー
ン１２５、次に、関連したセル・ボード１０２。 （２）最高の論理ＰＣＩバックプレーン１２５、および
次に、関連したセル・ボード１０２、最後に、 （３）システム・バックプレーン１１８。
なしと判定された場合、すなわち「バックプレーン電源
良好」信号１１９が検出された場合は、ステップ３２０
で、状態機械１０３は、システム（フロント・パネル）
電源スイッチ１１０が押されたかどうかを確認する。電
源スイッチが押されていない場合、状態機械１０３は、
ステップ３０５で、システム監視を再開する。電源スイ
ッチが押された場合は、ステップ３２５で、状態機械１
０３は、以下に示した順序で順次システム１００の電源
を切る。 （１）最後の論理ＰＣＩ（入出力カード）バックプレー
ン１２５、次に、関連したセル・ボード１０２。 （２）最高の論理ＰＣＩバックプレーン１２５、および
次に、関連したセル・ボード１０２、最後に、 （３）システム・バックプレーン１１８。
【００２６】ステップ３３０で、フロント・パネル・イ
ンジケータ１３０が更新され、最後に、ステップ３３５
で、高可用性コントローラ１０１は、管理プロセッサＯ
Ｋ信号１０８（１）〜１０８（Ｎ）を監視して、再び稼
働している管理プロセッサ１０５があるかどうかを判定
する。少なくとも１つの管理プロセッサ１０５が稼働し
ているときは、そのプロセッサに制御が渡され、高可用
性コントローラの動作状態機械１０３は、ステップ３０
０で、その状態監視機能に戻る。
ンジケータ１３０が更新され、最後に、ステップ３３５
で、高可用性コントローラ１０１は、管理プロセッサＯ
Ｋ信号１０８（１）〜１０８（Ｎ）を監視して、再び稼
働している管理プロセッサ１０５があるかどうかを判定
する。少なくとも１つの管理プロセッサ１０５が稼働し
ているときは、そのプロセッサに制御が渡され、高可用
性コントローラの動作状態機械１０３は、ステップ３０
０で、その状態監視機能に戻る。
【００２７】高可用性コントローラ・ロジック
図４は、本発明のシステムの高可用性コントローラをよ
り詳細に示すブロック図である。図４に示したように、
高可用性コントローラ（ＨＡＣ）１０１は、管理プロセ
ッサ１０５によるアクセスのために制御および状態情報
を集中化する。本発明のシステムの例示的な実施形態に
おいて、高可用性コントローラ１０１は、フィールド・
プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実
現されているが、代替として、他のソフトウェアでない
コード化装置を使用することができる。いずれにして
も、ＨＡＣ１０１は、管理プロセッサ１０５によって実
行されるコードと同じ一連の操作を実行しない。
り詳細に示すブロック図である。図４に示したように、
高可用性コントローラ（ＨＡＣ）１０１は、管理プロセ
ッサ１０５によるアクセスのために制御および状態情報
を集中化する。本発明のシステムの例示的な実施形態に
おいて、高可用性コントローラ１０１は、フィールド・
プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実
現されているが、代替として、他のソフトウェアでない
コード化装置を使用することができる。いずれにして
も、ＨＡＣ１０１は、管理プロセッサ１０５によって実
行されるコードと同じ一連の操作を実行しない。
【００２８】システム１００の動作を監視している間
に、ＨＡＣは、以下のセンサ信号と制御信号を受け取る
かまたは生成する。 （１）フロント・パネル電源スイッチ１１０は、高可用
性コントローラ１０１によって監視される。 （２）ファン不良信号は、ファン・モジュール１４０に
よって検出されたファンの問題点を報告する。ファン不
良ならびにバックプレーン電源不良は、セル・ボード１
０２を除いて、割込みバス４０１によって報告され、フ
ァン故障信号はそこから、対応するローカル・サービス
・プロセッサ１１６に送られる。 （３）システムにボードが適切に差し込まれたことを示
す「装置存在」信号４０５が、各主要ボード、すなわち
システム内のセル１０２、入出力バックプレーン１２
５、およびコア入出力管理プロセッサ１０４（ならびに
フロント・パネルおよび大容量記憶ボード［図示せ
ず］）から送られる。 （４）それぞれの関連した電力供給可能エンティティの
電力を制御するために、「電源イネーブル」信号４２０
が、それぞれのＬＰＭ１５ｘに送られる。「電源良好」
の状態は、主電源と電力供給可能エンティティからの信
号４１０によって、各エンティティごとに適切な電源の
投入と切断を確定する。 （５）システム内の各ボードから「ＬＰＭ準備完了」信
号４１５が来る。この信号は、特定のＬＰＭ １５ｘが
適切にリセットされたこと、必要なリソースがすべて存
在していること、ＬＰＭが関連ボードの電源を投入する
準備ができていることを示す。 （６）主電源、予備電源、および管理プロセッサＯＫの
フロント・パネル・インジケータ（ＬＥＤや他の表示装
置）１３０と、オペレーティング・システムによって制
御される他のインジケータとが、高可用性コントローラ
１０１によって制御可能である。
に、ＨＡＣは、以下のセンサ信号と制御信号を受け取る
かまたは生成する。 （１）フロント・パネル電源スイッチ１１０は、高可用
性コントローラ１０１によって監視される。 （２）ファン不良信号は、ファン・モジュール１４０に
よって検出されたファンの問題点を報告する。ファン不
良ならびにバックプレーン電源不良は、セル・ボード１
０２を除いて、割込みバス４０１によって報告され、フ
ァン故障信号はそこから、対応するローカル・サービス
・プロセッサ１１６に送られる。 （３）システムにボードが適切に差し込まれたことを示
す「装置存在」信号４０５が、各主要ボード、すなわち
システム内のセル１０２、入出力バックプレーン１２
５、およびコア入出力管理プロセッサ１０４（ならびに
フロント・パネルおよび大容量記憶ボード［図示せ
ず］）から送られる。 （４）それぞれの関連した電力供給可能エンティティの
電力を制御するために、「電源イネーブル」信号４２０
が、それぞれのＬＰＭ１５ｘに送られる。「電源良好」
の状態は、主電源と電力供給可能エンティティからの信
号４１０によって、各エンティティごとに適切な電源の
投入と切断を確定する。 （５）システム内の各ボードから「ＬＰＭ準備完了」信
号４１５が来る。この信号は、特定のＬＰＭ １５ｘが
適切にリセットされたこと、必要なリソースがすべて存
在していること、ＬＰＭが関連ボードの電源を投入する
準備ができていることを示す。 （６）主電源、予備電源、および管理プロセッサＯＫの
フロント・パネル・インジケータ（ＬＥＤや他の表示装
置）１３０と、オペレーティング・システムによって制
御される他のインジケータとが、高可用性コントローラ
１０１によって制御可能である。
【００２９】線４０２および４０３で示したバスは、高
可用性コントローラＦＰＧＡの内部にあり、それぞれ
「データ出力」と「データ入力」としてはたらく。本発
明のシステムの例示的な実施形態において、ブロック１
０６は、管理プロセッサ１０５とセンサとの間のリモー
ト・インタフェースを提供し前述の制御を行うＩ２Ｃバ
ス・インタフェースである。
可用性コントローラＦＰＧＡの内部にあり、それぞれ
「データ出力」と「データ入力」としてはたらく。本発
明のシステムの例示的な実施形態において、ブロック１
０６は、管理プロセッサ１０５とセンサとの間のリモー
ト・インタフェースを提供し前述の制御を行うＩ２Ｃバ
ス・インタフェースである。
【００３０】高可用性コントローラの動作状態機械
図５は、高可用性コントローラ動作状態機械１０３によ
って実行される一連のステップの例を示すフローチャー
トである。図５に示したように、ステップ５０５のシス
テム・ブート操作の後、ステップ５１０で、すべての管
理プロセッサ１０５（１）〜１０５（Ｎ）が、そのそれ
ぞれのオペレーティング・システムの実行を開始し、デ
フォルトの主管理プロセッサ１０５（Ｐ）に指定された
管理プロセッサ１０５は、高可用性コントローラ１０１
に、その主プロセッサの状態を知らせる。次に、高可用
性コントローラ１０１は、管理プロセッサ１０５（Ｐ）
をイネーブルし、それにより、Ｉ２Ｃバス１１１によ
り、前述の監視機能と制御機能を含む、管理プロセッサ
が担当するすべてのシステム機能を制御する。管理プロ
セッサ１０５はすべて、電源、ファンおよび温度センサ
１２０から入力を受け取るが（Ｉ２Ｃバス１１１を介し
て）、主管理プロセッサ１０５（Ｐ）だけは、関連する
システム機能を制御する。
って実行される一連のステップの例を示すフローチャー
トである。図５に示したように、ステップ５０５のシス
テム・ブート操作の後、ステップ５１０で、すべての管
理プロセッサ１０５（１）〜１０５（Ｎ）が、そのそれ
ぞれのオペレーティング・システムの実行を開始し、デ
フォルトの主管理プロセッサ１０５（Ｐ）に指定された
管理プロセッサ１０５は、高可用性コントローラ１０１
に、その主プロセッサの状態を知らせる。次に、高可用
性コントローラ１０１は、管理プロセッサ１０５（Ｐ）
をイネーブルし、それにより、Ｉ２Ｃバス１１１によ
り、前述の監視機能と制御機能を含む、管理プロセッサ
が担当するすべてのシステム機能を制御する。管理プロ
セッサ１０５はすべて、電源、ファンおよび温度センサ
１２０から入力を受け取るが（Ｉ２Ｃバス１１１を介し
て）、主管理プロセッサ１０５（Ｐ）だけは、関連する
システム機能を制御する。
【００３１】ステップ５１５で、すべての管理プロセッ
サ１０５（１）〜１０５（Ｎ）が、そのウォッチドッグ
・タイマ１１７を始動（リセット）させる。この例示的
な実施形態において、各ウォッチドッグ・タイマ１１７
は、ユーザが調整可能な約６〜１０秒のタイムアウト期
間を有するが、特定のシステム１００に適したように他
のタイマ値を選択することができる。ステップ５２０
で、ウォッチドッグ・タイマ１１７が動作している限り
アクティブ状態に保持される管理プロセッサＯＫ（ＭＰ
＿ＯＫ）信号１０８が、高可用性コントローラ１０１に
送られる。所定の管理プロセッサ１０５は、適切に機能
しているとき、タイマのタイムアウト期間を再始動させ
るためにウォッチドッグ・タイマ１１７に周期的にリセ
ット信号を送る。特定の管理プロセッサ１０５に故障が
発生した場合は、そのプロセッサがウォッチドッグ・タ
イマをリセットせず、ウォッチドッグ・タイマがタイム
アウトして、ＭＰ＿ＯＫ信号１０８が非アクティブにな
る可能性が高い。高可用性コントローラ１０１が、非ア
クティブのＭＰ＿ＯＫ信号を検出すると、コントローラ
は、前に図３のステップ３１０に関連して説明したよう
にシステム１００の制御を引き継ぐ。
サ１０５（１）〜１０５（Ｎ）が、そのウォッチドッグ
・タイマ１１７を始動（リセット）させる。この例示的
な実施形態において、各ウォッチドッグ・タイマ１１７
は、ユーザが調整可能な約６〜１０秒のタイムアウト期
間を有するが、特定のシステム１００に適したように他
のタイマ値を選択することができる。ステップ５２０
で、ウォッチドッグ・タイマ１１７が動作している限り
アクティブ状態に保持される管理プロセッサＯＫ（ＭＰ
＿ＯＫ）信号１０８が、高可用性コントローラ１０１に
送られる。所定の管理プロセッサ１０５は、適切に機能
しているとき、タイマのタイムアウト期間を再始動させ
るためにウォッチドッグ・タイマ１１７に周期的にリセ
ット信号を送る。特定の管理プロセッサ１０５に故障が
発生した場合は、そのプロセッサがウォッチドッグ・タ
イマをリセットせず、ウォッチドッグ・タイマがタイム
アウトして、ＭＰ＿ＯＫ信号１０８が非アクティブにな
る可能性が高い。高可用性コントローラ１０１が、非ア
クティブのＭＰ＿ＯＫ信号を検出すると、コントローラ
は、前に図３のステップ３１０に関連して説明したよう
にシステム１００の制御を引き継ぐ。
【００３２】ステップ５２５で、ウォッチドッグ・タイ
マ・リセット信号が、主管理プロセッサ１０５（Ｐ）か
ら送られた場合は、ステップ５１５でタイマがリセット
される。あるいは、ステップ５３０で、管理プロセッサ
１０５（Ｐ）が、システム環境の状態を調べる。各管理
プロセッサ１０５は、システムの電力、温度およびファ
ン速度を所定の値と比較して、システム動作環境の完全
性を調べるファームウェア・タスクを含む。システム環
境パラメータが、受け入れ可能な範囲にない場合、管理
プロセッサ１０５（Ｐ）は、ウォッチドッグ・タイマ１
１７をリセットせず、それにより、ステップ５４０で、
ＭＰ＿ＯＫ信号１０８が非アクティブになる。動作状態
機械１０３は、次に、図３のステップ３０５で前に説明
したように、稼働している管理プロセッサが他にあるか
どうかを確認する。システム環境パラメータが、受け入
れ可能な範囲内にあり、ステップ５３５でウォッチドッ
グ・タイマ１１７がタイムアウトしなかった場合は、管
理プロセッサ１０５（Ｐ）は、ステップ５２５に戻る。
マ・リセット信号が、主管理プロセッサ１０５（Ｐ）か
ら送られた場合は、ステップ５１５でタイマがリセット
される。あるいは、ステップ５３０で、管理プロセッサ
１０５（Ｐ）が、システム環境の状態を調べる。各管理
プロセッサ１０５は、システムの電力、温度およびファ
ン速度を所定の値と比較して、システム動作環境の完全
性を調べるファームウェア・タスクを含む。システム環
境パラメータが、受け入れ可能な範囲にない場合、管理
プロセッサ１０５（Ｐ）は、ウォッチドッグ・タイマ１
１７をリセットせず、それにより、ステップ５４０で、
ＭＰ＿ＯＫ信号１０８が非アクティブになる。動作状態
機械１０３は、次に、図３のステップ３０５で前に説明
したように、稼働している管理プロセッサが他にあるか
どうかを確認する。システム環境パラメータが、受け入
れ可能な範囲内にあり、ステップ５３５でウォッチドッ
グ・タイマ１１７がタイムアウトしなかった場合は、管
理プロセッサ１０５（Ｐ）は、ステップ５２５に戻る。
【００３３】以上、本発明の好ましい実施形態を図面に
示し説明したが、当業者には、本発明の様々な実施形態
が可能なことは明らかである。例えば、図１、図２、お
よび図４に示したようなシステムの特定の構成、ならび
に図３と図５において前に説明した特定の一連のステッ
プは、本明細書で説明した特定の実施形態に限定するよ
うに解釈されるべきではない。併記の特許請求の範囲に
示したような趣旨および意図から逸脱することなく、本
発明の以上その他の特定の要素に修正を行うことができ
る。
示し説明したが、当業者には、本発明の様々な実施形態
が可能なことは明らかである。例えば、図１、図２、お
よび図４に示したようなシステムの特定の構成、ならび
に図３と図５において前に説明した特定の一連のステッ
プは、本明細書で説明した特定の実施形態に限定するよ
うに解釈されるべきではない。併記の特許請求の範囲に
示したような趣旨および意図から逸脱することなく、本
発明の以上その他の特定の要素に修正を行うことができ
る。
【図１】本発明のシステムの基本構成要素を示すブロッ
ク図である。
ク図である。
【図２】本発明のシステムの１つの実施形態で利用され
る例示的な構成要素を示すブロック図である。
る例示的な構成要素を示すブロック図である。
【図３】本発明のシステムによる方法を実施する際に実
行される例示的な一連のステップを示すフローチャート
である。
行される例示的な一連のステップを示すフローチャート
である。
【図４】本発明のシステムの高可用性コントローラをよ
り詳細に示すブロック図である。
り詳細に示すブロック図である。
【図５】高可用性コントローラによって実行される例示
的な一連のステップを示すフローチャートである。
的な一連のステップを示すフローチャートである。
１００：バックアップ管理システム
１０１：高可用性コントローラ
１０５：管理プロセッサ
１１０：電源スイッチ
１１７：ウォッチドッグ・タイマ
１２０：システム・センサ
１４０：冷却ファン・コントローラ
１５０：電源コントローラ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マイケル・ジョン・エリックソン
アメリカ合衆国コロラド州80537，ラブラ
ンド，メリッサ・ドライブ 1507
(72)発明者 ポール・ジェイ・マンテイ
アメリカ合衆国コロラド州80525，フォー
ト・コリンズ，グリーンビュー・ドライブ
5212
Ｆターム(参考） 5B011 HH02 KK01 MA01
Claims (10)
- 【請求項１】 コンピュータ・システムに基本システム
制御機能を提供するためのバックアップ管理システムで
あって、 コンピュータ・システム内の関連した電源の状態を監視
するために、電源モジュールからなる一群の装置のうち
の少なくとも２つの装置からの信号を検出する複数のシ
ステム・センサ、前記コンピュータ・システム内の温度
を監視する温度センサ、およびシステム冷却ファン速度
を検出し制御する冷却ファン速度モジュールと、 複数の管理プロセッサと、を備え、前記プロセッサはそ
れぞれ、前記センサのそれぞれに結合されており、 前記管理プロセッサはそれぞれその動作状態を示す管理
プロセッサ状態信号を生成し、 前記管理プロセッサのそれぞれと前記システム・センサ
とに動作可能に結合された非ソフトウェア・コード化状
態機械を有し、 前記状態機械は、前記管理プロセッサによって実行され
るコードと異なる一連の操作を実行し、 前記状態信号がそれぞれ非アクティブであることを検出
したときに、前記状態機械が、前記システム・センサか
らの出力に応答してシステム・コントローラへの制御信
号を生成し、その動作を制御する、 バックアップ管理システム。 - 【請求項２】 前記システム・コントローラが、 前記コンピュータ・システム内の関連した電源の状態を
それぞれ監視し、前記コンピュータ・システムへの電力
をそれぞれ制御する複数の電源コントローラと、 前記冷却ファン速度を検出し制御する少なくとも１つの
冷却ファン・コントローラと、 を備えている、請求項１に記載のバックアップ管理シス
テム。 - 【請求項３】 前記状態機械が、フィールド・プログラ
マブル・ゲート・アレイである、請求項１に記載のバッ
クアップ管理システム。 - 【請求項４】 ファン不良が検出された場合またはバッ
クプレーン電源良好信号が検出されない場合に、すべて
の前記管理プロセッサからの非アクティブのプロセッサ
状態信号を検出したことに応答して、前記高可用性コン
トローラが、前記システムの電源を順次切る、請求項１
に記載のバックアップ管理システム。 - 【請求項５】 前記コンピュータ・システムが、少なく
とも１つの入出力カード・バックプレーンとシステム・
バックプレーンとを有し、前記高可用性コントローラ１
０１が、 最後の論理の前記入出力カード・バックプレーン、次
に、関連する前記セル・ボード、 最高の論理の前記入出力カード・バックプレーン、次
に、関連する前記セル・ボード、 前記システム・バックプレーン、の順序で、前記システ
ムの電源を順次切る、請求項４に記載のバックアップ管
理システム。 - 【請求項６】 前記管理プロセッサがそれぞれ、ウォッ
チドッグ・タイマを有し、前記ウォッチドッグ・タイマ
が、前記それぞれの管理プロセッサがタイマを所定の期
間内にリセットしないときに前記プロセッサ状態信号を
非アクティブ状態にセットする、請求項１に記載のバッ
クアップ管理システム。 - 【請求項７】 コンピュータ・システム内の基本システ
ム機能の多重冗長バックアップ管理のための方法であっ
て、 複数の管理プロセッサを介して、前記コンピュータ・シ
ステムにおける電力、温度および冷却ファン速度を検出
する複数のセンサを監視するステップと、 前記管理プロセッサのうちの関連したプロセッサの動作
状態をそれぞれ示す複数のプロセッサ状態信号を生成す
るステップと、 前記複数のプロセッサ状態信号を監視するステップと、 前記プロセッサ状態信号のすべてが非アクティブである
ことを検出したときに、前記センサからの出力に応答し
てバックアップ制御信号を生成して、前記センサと関連
したコントローラの動作を制御するステップと、を含
み、 前記バックアップ制御信号が、前記管理プロセッサ、前
記センサ、および前記コントローラに動作可能に結合さ
れた非ソフトウェア・コード化状態機械によって生成さ
れる、方法。 - 【請求項８】 前記状態機械が、前記管理プロセッサに
よって実行されるコードと異なる一連の操作を実行す
る、請求項７に記載の方法。 - 【請求項９】 ファン不良が検出された場合またはバッ
クプレーン電源良好信号が検出されない場合に、すべて
の前記管理プロセッサからの非アクティブプロセッサ状
態信号に応答して前記システムの電源を順次切るステッ
プを含む、請求項７に記載の方法。 - 【請求項１０】 前記コンピュータ・システムが、少な
くとも１つの入出力カード・バックプレーンとシステム
・バックプレーンとを有し、前記システムの電源を順次
切る前記ステップが、 最後の論理の前記入出力カード・バックプレーン、次
に、関連した前記セル・ボードの電源を切るステップ
と、 最高の論理の前記入出力カード・バックプレーン、次
に、関連した前記セル・ボードの電源を切るステップ
と、 前記システム・バックプレーンの電源を切るステップ
と、を、この順序で含む、請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/917,984 US6915441B2 (en) | 2001-07-30 | 2001-07-30 | Computer system with multiple backup management processors for handling embedded processor failure |
| US09/917984 | 2001-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003150280A true JP2003150280A (ja) | 2003-05-23 |
Family
ID=25439602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220928A Pending JP2003150280A (ja) | 2001-07-30 | 2002-07-30 | バックアップ管理システムおよび方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6915441B2 (ja) |
| JP (1) | JP2003150280A (ja) |
| DE (1) | DE10231938A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268742A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | コンピュータシステム及びその制御方法 |
| DE112008001590T5 (de) | 2007-06-13 | 2010-04-29 | Toyota Infotechnology Center Co., Ltd. | Prozessorbetriebsinspektionssystem und Betriebsinspektionsschaltung |
| JP2013004082A (ja) * | 2011-06-21 | 2013-01-07 | Quanta Computer Inc | サーバラックシステム |
| US9521471B2 (en) | 2009-07-31 | 2016-12-13 | Nec Corporation | Line accommodating apparatus and temperature control method |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030023887A1 (en) * | 2001-07-30 | 2003-01-30 | Maciorowski David R. | Computer system with backup management for handling embedded processor failure |
| US20040054943A1 (en) * | 2002-08-08 | 2004-03-18 | International Business Machines Corporation | Method and system for improving the availability of software processes utilizing configurable finite state tables |
| US7222246B2 (en) * | 2003-09-26 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | Method for determining number of dynamically temperature-adjusted power supply units needed to supply power according to measure operating temperature of power supply units |
| US20050080887A1 (en) * | 2003-10-08 | 2005-04-14 | Chun-Liang Lee | Redundant management control arbitration system |
| US7062933B2 (en) * | 2004-03-24 | 2006-06-20 | Intel Corporation | Separate thermal and electrical throttling limits in processors |
| US7305570B2 (en) * | 2004-08-16 | 2007-12-04 | Standard Microsystems Corporation | Failsafe slave mechanism for mission critical applications |
| RU2006123259A (ru) * | 2004-10-14 | 2008-01-20 | Лаготек Корпорейшн (Us) | Распределенные беспроводные системы автоматизации домашних и коммерческих электрических сетей |
| US7418604B2 (en) * | 2004-12-22 | 2008-08-26 | Hewlett-Packard Development Company, L.P. | System and method for powering on after verifying proper operation of a charge pump and voltage regulator |
| US20060149873A1 (en) * | 2005-01-04 | 2006-07-06 | Underwood Brad O | Bus isolation apparatus and method |
| US7281070B2 (en) * | 2005-01-28 | 2007-10-09 | International Business Machines Corporation | Multiple master inter integrated circuit bus system |
| US7627774B2 (en) * | 2005-02-25 | 2009-12-01 | Hewlett-Packard Development Company, L.P. | Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies |
| US7533281B2 (en) * | 2005-08-03 | 2009-05-12 | Aten International Co., Ltd. | Method and system for controlling powers of a plurality of servers |
| TWI327259B (en) * | 2006-09-21 | 2010-07-11 | Tyan Computer Corp | Complex signal processing system and method for multiple fans |
| CN101165354B (zh) * | 2006-10-18 | 2011-01-05 | 鸿富锦精密工业（深圳）有限公司 | 风扇转速自动控制电路 |
| US8108697B2 (en) * | 2008-07-28 | 2012-01-31 | Oracle America, Inc. | Controlling the power utilization of a computer system by adjusting a cooling fan speed |
| US9003824B2 (en) * | 2011-02-02 | 2015-04-14 | Robert Almblad | Positive air pressure ice making and dispensing system |
| WO2014051626A1 (en) * | 2012-09-28 | 2014-04-03 | Hewlett-Packard Development Company, L.P. | Temperature regulation of a cpu |
| US10101049B2 (en) | 2015-11-12 | 2018-10-16 | Oracle International Corporation | Determining parameters of air-cooling mechanisms |
| US10254807B2 (en) * | 2016-06-13 | 2019-04-09 | Dell Products L.P. | Systems and methods for policy-based per-zone air mover management for offline management controller |
| TWI630326B (zh) * | 2017-01-06 | 2018-07-21 | 茂達電子股份有限公司 | 風扇控制系統及其方法 |
| CN114151374A (zh) * | 2021-11-05 | 2022-03-08 | 山东云海国创云计算装备产业创新中心有限公司 | 一种风扇控制电路及一种主机 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW292365B (en) * | 1995-05-31 | 1996-12-01 | Hitachi Ltd | Computer management system |
| US5612580A (en) * | 1995-10-10 | 1997-03-18 | Northrop Grumman Corporation | Uninterruptible power system |
| US5982652A (en) * | 1998-07-14 | 1999-11-09 | American Power Conversion | Method and apparatus for providing uninterruptible power using a power controller and a redundant power controller |
| US6944779B2 (en) * | 1999-07-14 | 2005-09-13 | Visteon Global Technologies, Inc. | Power management fault strategy for automotive multimedia system |
| US20030023887A1 (en) * | 2001-07-30 | 2003-01-30 | Maciorowski David R. | Computer system with backup management for handling embedded processor failure |
-
2001
- 2001-07-30 US US09/917,984 patent/US6915441B2/en not_active Expired - Fee Related
-
2002
- 2002-07-15 DE DE10231938A patent/DE10231938A1/de not_active Withdrawn
- 2002-07-30 JP JP2002220928A patent/JP2003150280A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268742A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | コンピュータシステム及びその制御方法 |
| JP4655718B2 (ja) * | 2005-03-25 | 2011-03-23 | 日本電気株式会社 | コンピュータシステム及びその制御方法 |
| DE112008001590T5 (de) | 2007-06-13 | 2010-04-29 | Toyota Infotechnology Center Co., Ltd. | Prozessorbetriebsinspektionssystem und Betriebsinspektionsschaltung |
| US8060793B2 (en) | 2007-06-13 | 2011-11-15 | Toyota Infotechnology Center Co., Ltd. | Processor operation inspection system and operation inspection circuit |
| US9521471B2 (en) | 2009-07-31 | 2016-12-13 | Nec Corporation | Line accommodating apparatus and temperature control method |
| JP2013004082A (ja) * | 2011-06-21 | 2013-01-07 | Quanta Computer Inc | サーバラックシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6915441B2 (en) | 2005-07-05 |
| US20030126473A1 (en) | 2003-07-03 |
| DE10231938A1 (de) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003150280A (ja) | バックアップ管理システムおよび方法 | |
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| JP3161189B2 (ja) | 記憶システム | |
| WO2018095107A1 (zh) | 一种bios程序的异常处理方法及装置 | |
| CN106326061B (zh) | 高速缓存数据处理方法及设备 | |
| JP5317360B2 (ja) | データ処理システムにおいてシステムの電力損失通知をしきい値処理するためのコンピュータ・プログラム、システム、および方法 | |
| US7275182B2 (en) | Method and apparatus for correlating UPS capacity to system power requirements | |
| JP6130520B2 (ja) | 多重系システムおよび多重系システム管理方法 | |
| US20030023887A1 (en) | Computer system with backup management for handling embedded processor failure | |
| US20090171473A1 (en) | Storage system, storage system control method and storage system control apparatus | |
| JP4886558B2 (ja) | 情報処理装置 | |
| US20050086460A1 (en) | Apparatus and method for wakeup on LAN | |
| CN110701084B (zh) | 电子系统内的风扇控制方法 | |
| CN115795568A (zh) | 一种液冷服务器漏液保护方法、装置、设备及存储介质 | |
| JPH10307635A (ja) | コンピュータシステム及び同システムに適用する温度監視方法 | |
| JP2003256240A (ja) | 情報処理装置及びその障害回復方法 | |
| US20190250685A1 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JP3448197B2 (ja) | 情報処理装置 | |
| JP2019016218A (ja) | 情報処理装置、制御装置および情報処理装置の制御方法 | |
| JP3661665B2 (ja) | パッケージの閉塞方法 | |
| JP2004094455A (ja) | コンピュータ装置 | |
| JP3376853B2 (ja) | パッケージの閉塞方法 | |
| CN112084085B (zh) | 系统断电记录方法 | |
| US20090313509A1 (en) | Control method for information storage apparatus, information storage apparatus, program and computer readable information recording medium | |
| CN116449800A (zh) | 一种控制逻辑切换方法、装置、设备及介质 |