JPH02183852A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02183852A JPH02183852A JP511889A JP511889A JPH02183852A JP H02183852 A JPH02183852 A JP H02183852A JP 511889 A JP511889 A JP 511889A JP 511889 A JP511889 A JP 511889A JP H02183852 A JPH02183852 A JP H02183852A
- Authority
- JP
- Japan
- Prior art keywords
- input
- fault
- output control
- microprogram
- adaptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101100294701 Arabidopsis thaliana NSN1 gene Proteins 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力制御プロセッサと複数の入出力制御ア
ダプタがローカルバスで接続された入出力Ｆｒｉ制御装
置と、演算処理装置と、主記憶装置と、診断プロセッサ
とが診断バスを介して互いに接続された構成をとるデー
タ処理装置に関する。
ダプタがローカルバスで接続された入出力Ｆｒｉ制御装
置と、演算処理装置と、主記憶装置と、診断プロセッサ
とが診断バスを介して互いに接続された構成をとるデー
タ処理装置に関する。
従来、この種のデータ処理装置は、エラー検出回路がハ
ードウェアエラーを検出すると、マイクロプログラムン
ーケンスはエラー処理ルーチンにトランプし、ハードウ
ェアエラーの解析、エラー原因のリセットなどを行ない
、そしてソフトウェアプログラム（モニタプログラム）
に対してハードウェアエラーが起ったことの報告を行な
う。特に周辺装置を制御する入出力制御アダプタの障害
の報告は入出力制御アダプタから入出力制御プロセッサ
に報告され、報告を受けた入出力制御プロセッサがハー
ドウェアエラーの割込みとしてモニタプログラムに報告
する方式となっていた。
ードウェアエラーを検出すると、マイクロプログラムン
ーケンスはエラー処理ルーチンにトランプし、ハードウ
ェアエラーの解析、エラー原因のリセットなどを行ない
、そしてソフトウェアプログラム（モニタプログラム）
に対してハードウェアエラーが起ったことの報告を行な
う。特に周辺装置を制御する入出力制御アダプタの障害
の報告は入出力制御アダプタから入出力制御プロセッサ
に報告され、報告を受けた入出力制御プロセッサがハー
ドウェアエラーの割込みとしてモニタプログラムに報告
する方式となっていた。
（発明が解決しようとする課題）
一ヒ述した従来のデータ処理装置は、入出力制御アダプ
タのマイクロプログラムか正しく入出力制御プロセッサ
に障害を報告できる場合であり、工ラー処理のためのマ
イクロプログラムシーケンスがループしていたり、ある
いは停止してしまうと、エラー報告かできず障害の発生
すら検出できない状態になる。また、入出力制御アダプ
タの障害発生の報告をハードウェア信号により報告しよ
うとする入出力制御アダプタと入出力）シＪ御プロセッ
サ間に多数の信号線が必要となり、また障害検出のため
のハードウェア回路も増加しコスト高になる。しかも、
最近のようにデータ処理装置か複雑になり複数の入出力
制御アダプタにより入出力１り御装置か構成されるよう
なシステムの場合には、１つの入出力制御アダプタの障
害報告ができなくなると入出力■制御装置全体が動作不
ｉＩｆとなることもあり、データ処理装置としての動作
に大きな影響をり、えるという欠点かある。
タのマイクロプログラムか正しく入出力制御プロセッサ
に障害を報告できる場合であり、工ラー処理のためのマ
イクロプログラムシーケンスがループしていたり、ある
いは停止してしまうと、エラー報告かできず障害の発生
すら検出できない状態になる。また、入出力制御アダプ
タの障害発生の報告をハードウェア信号により報告しよ
うとする入出力制御アダプタと入出力）シＪ御プロセッ
サ間に多数の信号線が必要となり、また障害検出のため
のハードウェア回路も増加しコスト高になる。しかも、
最近のようにデータ処理装置か複雑になり複数の入出力
制御アダプタにより入出力１り御装置か構成されるよう
なシステムの場合には、１つの入出力制御アダプタの障
害報告ができなくなると入出力■制御装置全体が動作不
ｉＩｆとなることもあり、データ処理装置としての動作
に大きな影響をり、えるという欠点かある。
（課題を解決するための手段〕
本発明のデータ処理装置は、診断プロセッサか、診断バ
スを介して入出力制御アダプタの識別子とステータスレ
ジスタとを読取って入出力制御アダプタの災常状態を検
出する検出手段と、穴常状態か発生した人出カルｊ御ア
ダプタの識別ｆと兇常ステータスを診断バスを介して演
算処理装置に通知する手段とを有している。
スを介して入出力制御アダプタの識別子とステータスレ
ジスタとを読取って入出力制御アダプタの災常状態を検
出する検出手段と、穴常状態か発生した人出カルｊ御ア
ダプタの識別ｆと兇常ステータスを診断バスを介して演
算処理装置に通知する手段とを有している。
したがって、入出力制御アダプタのマイクロプログラム
に障害か生じ障：’４：報告ができなくなった場合でも
、診断プロセッサが診断バスを介してｎｉｔ算処理装置
に障害報告を行なうことができる。
に障害か生じ障：’４：報告ができなくなった場合でも
、診断プロセッサが診断バスを介してｎｉｔ算処理装置
に障害報告を行なうことができる。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図、第２図は第１図の入出力制御プロセッサ８の詳
細な構成を示すブロック図、第３図は第１図の入出力制
御アダプタ１〇八〜ＩＯＮの詳細な構成を示すブロック
図、第４図は第１図の診断プロセッサ４の詳細な構成を
示すブロック図、第５図は第１図の演算処理装置１の詳
細な構成を示すブロック図である。
ック図、第２図は第１図の入出力制御プロセッサ８の詳
細な構成を示すブロック図、第３図は第１図の入出力制
御アダプタ１〇八〜ＩＯＮの詳細な構成を示すブロック
図、第４図は第１図の診断プロセッサ４の詳細な構成を
示すブロック図、第５図は第１図の演算処理装置１の詳
細な構成を示すブロック図である。
このデータ処理装置は、演算処理装置（ＥＰＵ）１と、
Ｌ記憶装置（ＭＭＵ）２と、入出力制御プロセッサ（Ｉ
ＯＰ）８と複数の入出力制御アダプタ（ＡＤＰ）１０＾
、 ＋００．・・・、 ＩＯＮかローカルハス９でノｊ
いに接続されてなる入出力制御装置３とがシステムハス
６を介して互いに接続され、またＥＰＵＩと、ＭＭＵ２
と、入出力制御装置３のＡＤＰＩＯＡ〜ＩＯＮと、診断
プロセッサ（ＤＧＰ）４とが診断バス７を介して互いに
接続され、そし゛Ｃ丼ＡＤＰＩＯ＾〜ＩＯＮにラインプ
リンタ、ＭＴなどの周辺装置５Ａ、 ５１３．・＝、５
Ｎがそれぞれ接続されて構成されている。ＥＰＵＩは、
第５図に示すように、マイクロプログラム実行制御部２
４とシステムバス制御部２５と診断バス制御部２Ｇで構
成され、ＭＭＵ Ｚ内にあるソフトウェア命令を読出し
実行すると共に命令が入出力命令（以下Ｉ１０命令と言
う）であればＩ ＯＰ ８’を介してＡＤＰＩＯ八〜Ｉ
Ｏへに対しＩ１０命令を発行し、また入出力動作の終了
時にはＡＤＰＩ（ＩＡ〜ＩＯＮからの終了剤込みをｌ０
Ｐ８を介して受は取り、ソフトウェア（モニタプログラ
ム）に報告するように動作する。
Ｌ記憶装置（ＭＭＵ）２と、入出力制御プロセッサ（Ｉ
ＯＰ）８と複数の入出力制御アダプタ（ＡＤＰ）１０＾
、 ＋００．・・・、 ＩＯＮかローカルハス９でノｊ
いに接続されてなる入出力制御装置３とがシステムハス
６を介して互いに接続され、またＥＰＵＩと、ＭＭＵ２
と、入出力制御装置３のＡＤＰＩＯＡ〜ＩＯＮと、診断
プロセッサ（ＤＧＰ）４とが診断バス７を介して互いに
接続され、そし゛Ｃ丼ＡＤＰＩＯ＾〜ＩＯＮにラインプ
リンタ、ＭＴなどの周辺装置５Ａ、 ５１３．・＝、５
Ｎがそれぞれ接続されて構成されている。ＥＰＵＩは、
第５図に示すように、マイクロプログラム実行制御部２
４とシステムバス制御部２５と診断バス制御部２Ｇで構
成され、ＭＭＵ Ｚ内にあるソフトウェア命令を読出し
実行すると共に命令が入出力命令（以下Ｉ１０命令と言
う）であればＩ ＯＰ ８’を介してＡＤＰＩＯ八〜Ｉ
Ｏへに対しＩ１０命令を発行し、また入出力動作の終了
時にはＡＤＰＩ（ＩＡ〜ＩＯＮからの終了剤込みをｌ０
Ｐ８を介して受は取り、ソフトウェア（モニタプログラ
ム）に報告するように動作する。
１０Ｐ８は、第２図に示すように、マイクロブロクラム
実１［−制御部１１とシステムバス制御部１２と診断ハ
ス−制御部Ｉｌｌとローカルハス制御部！４で構成され
、ＥＰＵＩから発行されたＩ１０命令を解析し、指定さ
れたＡＤＰに対しローカルハス９を介して命令コート、
ｉｔＩ制御パラメータ、データなどを送って入出力命令
の実行を要求し、またＡＤＰでのＩ１０命令実行終γ時
には終γステータスを受取りＥＰＵＩに対して入出力割
込みを発生させる連の処理をマイクロプログラム実行制
御部ＩＩの内部で動作するマイクロプログラムルーチン
により制御されて行なう、、ＡＤＰＩＯＡ〜ＩＯＮは、
第３図に示すように、マイクロプログラム実行制御部１
５とローカルバス制御部１６と診断バス制御部１７と入
出力ボート１８とエラー検出回路１９とステータスレジ
スタ２０とアダプタ識別子２１から構成されている。エ
ラー検出回路１９は当該ＡＤＰのマイクロプログラムル
ーチンの動作中にハードウェアエラーを発生すると、マ
イクロプログラム実行制御部１５に割込むか、マイクロ
プログラム実行制御部１５か障害を起している場合、ス
テータスレジスタ２０に対してマイクロプログラム実行
不能のエラーステータスをセットする。診断バス制御部
１７はステータスレジスタ２０にエラーステータスがセ
ットされると、これにアダプタ識別子を付加してＤＧＰ
４の診断バス制御部２３に割込む。マイクロプログラム
実行制御部１５はエラー検出回路１９により割込まれる
と、入出力動作に対する異常終了としてＩ ＯＲ３に報
告する。ＤＧＰ４は、第４図に示すように、マイクロプ
ログラム実行制御部２２および診断ハス；し制御部２３
から構成されている。マイクロプログラム実行制御部２
２で動作しているマイクロプログラムルーチンは診断バ
ス制御部２３からのエラー通知により割込まれると、エ
ラー発生のアダプタをアダプタ識別子により認識し、診
断バス７を介してエラー発生アダプタのステータスレジ
スタ２０の内容を読みとり、診断バス７を介してＥＰＵ
Ｉの診断バス制御部２６に対してエラー発生のアダプタ
識別子とエラーステータスの通知を行なう。
実１［−制御部１１とシステムバス制御部１２と診断ハ
ス−制御部Ｉｌｌとローカルハス制御部！４で構成され
、ＥＰＵＩから発行されたＩ１０命令を解析し、指定さ
れたＡＤＰに対しローカルハス９を介して命令コート、
ｉｔＩ制御パラメータ、データなどを送って入出力命令
の実行を要求し、またＡＤＰでのＩ１０命令実行終γ時
には終γステータスを受取りＥＰＵＩに対して入出力割
込みを発生させる連の処理をマイクロプログラム実行制
御部ＩＩの内部で動作するマイクロプログラムルーチン
により制御されて行なう、、ＡＤＰＩＯＡ〜ＩＯＮは、
第３図に示すように、マイクロプログラム実行制御部１
５とローカルバス制御部１６と診断バス制御部１７と入
出力ボート１８とエラー検出回路１９とステータスレジ
スタ２０とアダプタ識別子２１から構成されている。エ
ラー検出回路１９は当該ＡＤＰのマイクロプログラムル
ーチンの動作中にハードウェアエラーを発生すると、マ
イクロプログラム実行制御部１５に割込むか、マイクロ
プログラム実行制御部１５か障害を起している場合、ス
テータスレジスタ２０に対してマイクロプログラム実行
不能のエラーステータスをセットする。診断バス制御部
１７はステータスレジスタ２０にエラーステータスがセ
ットされると、これにアダプタ識別子を付加してＤＧＰ
４の診断バス制御部２３に割込む。マイクロプログラム
実行制御部１５はエラー検出回路１９により割込まれる
と、入出力動作に対する異常終了としてＩ ＯＲ３に報
告する。ＤＧＰ４は、第４図に示すように、マイクロプ
ログラム実行制御部２２および診断ハス；し制御部２３
から構成されている。マイクロプログラム実行制御部２
２で動作しているマイクロプログラムルーチンは診断バ
ス制御部２３からのエラー通知により割込まれると、エ
ラー発生のアダプタをアダプタ識別子により認識し、診
断バス７を介してエラー発生アダプタのステータスレジ
スタ２０の内容を読みとり、診断バス７を介してＥＰＵ
Ｉの診断バス制御部２６に対してエラー発生のアダプタ
識別子とエラーステータスの通知を行なう。
次に、本実施例のデータ処理装置の動作、特にＡＤＰＩ
Ｏ八〜ＩＯへの障害発生時の処理動作について説明する
。
Ｏ八〜ＩＯへの障害発生時の処理動作について説明する
。
まず、ＡＤＰ、例えばＡ Ｄ Ｐ ＩＯＡのマイクロプ
ログラムルーチンの動作中にハードウェアエラーが発生
すると、エラー検出回路１９はマイクロプログラム実行
制御部１５に割込み、マイクロプログラムルーチンは入
出力動作に対する異常終了として１０Ｐ８に報告する。
ログラムルーチンの動作中にハードウェアエラーが発生
すると、エラー検出回路１９はマイクロプログラム実行
制御部１５に割込み、マイクロプログラムルーチンは入
出力動作に対する異常終了として１０Ｐ８に報告する。
しかしこのような処理が可能となるのはマイクロプログ
ラム実行制御部１５が正常にマイクロプログラムルーチ
ンの実行を遂行できる場合に限られ、マイクロプログラ
ム実行ＩＩ＋御部１５が障害を起こしている場合はｌ０
Ｐ８に対する異常終了報告はできない。このような場合
、エラー検出回路１９はステータスレジスタ２０に対し
マイクロプログラム実行不能に関するエラーステータス
セットを要求すると、診断バス制御部１７はステータス
レジスタ２０の致命的エラー発生を認識してアダプタ識
別子を付加したのち診断バス７を介してＤＧＰ４の診断
バス制御部２３に割込む。
ラム実行制御部１５が正常にマイクロプログラムルーチ
ンの実行を遂行できる場合に限られ、マイクロプログラ
ム実行ＩＩ＋御部１５が障害を起こしている場合はｌ０
Ｐ８に対する異常終了報告はできない。このような場合
、エラー検出回路１９はステータスレジスタ２０に対し
マイクロプログラム実行不能に関するエラーステータス
セットを要求すると、診断バス制御部１７はステータス
レジスタ２０の致命的エラー発生を認識してアダプタ識
別子を付加したのち診断バス７を介してＤＧＰ４の診断
バス制御部２３に割込む。
その結果、ＤＧＰ４のマイクロプログラム実行制御部２
２で動作しているマイクロプログラムルーチンは診断バ
ス制御部２３からのエラー通知により割込まれる。ＤＧ
Ｐ４のマイクロプログラムルーチンはエラー発生のアダ
プタをアダプタ識別子により認識すると診断ハス７を介
してエラー発生アダプタのステータスレジスタ２０の内
容を読みとり、診断バス７を介してＥＰＵＩの診断ハス
制御部２６に対してエラー発生のアダプタ識別子とエラ
ーステータスの通知を行う。干してＥＰＵＩの診断バス
制御部２６がこの要求を認識するとマイクロプログラム
実行制御部２４に対して割込を発生させ、割込まれたＥ
ＰＵＩのマイクロプログラムルーチンはアダプタ識別子
とエラーステータスを読みとり、障害発生のアダプタ番
号とエラーステータスを編集し、通常の場合においては
ｌ０Ｐ８からの異常終了報告をモニタプログラムへ報告
すると同様な形式にてアダプタ障害の報告をモニタプロ
グラムへ行う。このように、ＡＤＰＩＯＡの中のマイク
ロプログラムに障害が生してエラー報告ができなくなっ
た場合でもＤＧＰ４がこれを識別してＥＰＵＩに報告を
行なうことにより、ＥＰＵＩはモニタプログラムへの障
害報告を可能にし、システムに重大な障害が発生するの
を回避することがてきる。
２で動作しているマイクロプログラムルーチンは診断バ
ス制御部２３からのエラー通知により割込まれる。ＤＧ
Ｐ４のマイクロプログラムルーチンはエラー発生のアダ
プタをアダプタ識別子により認識すると診断ハス７を介
してエラー発生アダプタのステータスレジスタ２０の内
容を読みとり、診断バス７を介してＥＰＵＩの診断ハス
制御部２６に対してエラー発生のアダプタ識別子とエラ
ーステータスの通知を行う。干してＥＰＵＩの診断バス
制御部２６がこの要求を認識するとマイクロプログラム
実行制御部２４に対して割込を発生させ、割込まれたＥ
ＰＵＩのマイクロプログラムルーチンはアダプタ識別子
とエラーステータスを読みとり、障害発生のアダプタ番
号とエラーステータスを編集し、通常の場合においては
ｌ０Ｐ８からの異常終了報告をモニタプログラムへ報告
すると同様な形式にてアダプタ障害の報告をモニタプロ
グラムへ行う。このように、ＡＤＰＩＯＡの中のマイク
ロプログラムに障害が生してエラー報告ができなくなっ
た場合でもＤＧＰ４がこれを識別してＥＰＵＩに報告を
行なうことにより、ＥＰＵＩはモニタプログラムへの障
害報告を可能にし、システムに重大な障害が発生するの
を回避することがてきる。
以１−説明したように本発明は、入出力制御プロセッサ
に複数個の入出力制御アダプタか接続された構成をとる
入出力制御装置において、診断プロセッサが診断バスを
介して入出力制御アダプタの障害検出および演算処理装
置への障害報告を行なうことにより、入出力制御アダプ
タのマイクロプログラム実行制御部に障害が生し障害報
告ができなくなった場合でも、入出力制御プロセッサと
入出力制御アダプタ間に特別なハードウェア回路を設け
ることなく１診断バスを介し診断プロセッサが入出力制
御アダプタに代わり演算処理装置に障害報告を行なうこ
とができるため、コスト高になることもなく、しかも信
頼性を高めることができるなどの効果かある。
に複数個の入出力制御アダプタか接続された構成をとる
入出力制御装置において、診断プロセッサが診断バスを
介して入出力制御アダプタの障害検出および演算処理装
置への障害報告を行なうことにより、入出力制御アダプ
タのマイクロプログラム実行制御部に障害が生し障害報
告ができなくなった場合でも、入出力制御プロセッサと
入出力制御アダプタ間に特別なハードウェア回路を設け
ることなく１診断バスを介し診断プロセッサが入出力制
御アダプタに代わり演算処理装置に障害報告を行なうこ
とができるため、コスト高になることもなく、しかも信
頼性を高めることができるなどの効果かある。
第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図、第２図は第１図の入出力制御プロセッサ８の詳
細な構成を示すブロック図、第３図は第１図の人ｊ１シ
カ制御アダプタＩＩＩＩＡ〜ＩＯＮの１祥細な構成を示
すブロック図、第４図は第１図の診断プロセッサ４の詳
細な構成を示すブロック図、第５図は第１図の演算処理
装置１の詳細な構成を示すブロック図である。 １・・・演算処理装置、 ２・・・主記憶装置、３
・・・入出力制御装置、 ４・・・診断プロセッサ、５
Ａ〜５Ｎ・・・周辺装置、 ６・・・システムバス
、７・・・診断バス、 ８・・・入出力；νｊ御プロ
セッサ、９・・・ローカルハス、 ＋０Ａ〜ＩＯＮ・・・入出力制御アダプタ。 特１在出願人 日本電気株式会社 代 理 人 弁理士 内 原 行 第 図 ↓ デーに’イス 第 図
ック図、第２図は第１図の入出力制御プロセッサ８の詳
細な構成を示すブロック図、第３図は第１図の人ｊ１シ
カ制御アダプタＩＩＩＩＡ〜ＩＯＮの１祥細な構成を示
すブロック図、第４図は第１図の診断プロセッサ４の詳
細な構成を示すブロック図、第５図は第１図の演算処理
装置１の詳細な構成を示すブロック図である。 １・・・演算処理装置、 ２・・・主記憶装置、３
・・・入出力制御装置、 ４・・・診断プロセッサ、５
Ａ〜５Ｎ・・・周辺装置、 ６・・・システムバス
、７・・・診断バス、 ８・・・入出力；νｊ御プロ
セッサ、９・・・ローカルハス、 ＋０Ａ〜ＩＯＮ・・・入出力制御アダプタ。 特１在出願人 日本電気株式会社 代 理 人 弁理士 内 原 行 第 図 ↓ デーに’イス 第 図
Claims (1)
- 【特許請求の範囲】 １、入出力制御プロセッサと複数の入出力制御アダプタ
がローカルバスで接続された入出力制御装置と、演算処
理装置と、主記憶装置と、診断プロセッサとが診断バス
を介して互いに接続された構成をとるデータ処理装置に
おいて、 前記診断プロセッサは、診断バスを介して入出力制御ア
ダプタの識別子とステータスレジスタとを読取って入出
力制御アダプタの異常状態を検出する検出手段と、異常
状態が発生した入出力制御アダプタの識別子と異常ステ
ータスを診断バスを介して演算処理装置に通知する手段
とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP511889A JPH02183852A (ja) | 1989-01-11 | 1989-01-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP511889A JPH02183852A (ja) | 1989-01-11 | 1989-01-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183852A true JPH02183852A (ja) | 1990-07-18 |
Family
ID=11602410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP511889A Pending JPH02183852A (ja) | 1989-01-11 | 1989-01-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009217435A (ja) * | 2008-03-10 | 2009-09-24 | Fujitsu Ltd | 制御方法、情報処理装置及びストレージシステム |
-
1989
- 1989-01-11 JP JP511889A patent/JPH02183852A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009217435A (ja) * | 2008-03-10 | 2009-09-24 | Fujitsu Ltd | 制御方法、情報処理装置及びストレージシステム |
| JP4644720B2 (ja) * | 2008-03-10 | 2011-03-02 | 富士通株式会社 | 制御方法、情報処理装置及びストレージシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201356B1 (en) | High level self-checking intelligent i/o controller | |
| JPH09251443A (ja) | 情報処理システムのプロセッサ障害回復処理方法 | |
| JP2008015704A (ja) | マルチプロセッサシステム | |
| JPH02183852A (ja) | データ処理装置 | |
| JP6654662B2 (ja) | サーバ装置およびサーバシステム | |
| JP3008851B2 (ja) | マルチコンピュータシステムの系間監視方式 | |
| JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
| JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS6024651A (ja) | 障害処理方式 | |
| JPS6272038A (ja) | プログラム暴走検出装置の試験方法 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH1027110A (ja) | 複数台のコンピュータによるコンピュータシステム | |
| KR100257162B1 (ko) | 이중화 시스템에서 상대 시스템의 감시방법 및 장치 | |
| JPH01236331A (ja) | エラー検出方式 | |
| JPS62182846A (ja) | 電子計算機の自己診断方法 | |
| JPH01216438A (ja) | 障害通知方式 | |
| JPH01319830A (ja) | エラー回復機構 | |
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPH06103252A (ja) | 計算機システム | |
| JPH05143379A (ja) | プログラム監視装置 | |
| JPH03102539A (ja) | 入出力装置の異常検出方法 | |
| JPS63307547A (ja) | Ｃｐｕ監視回路 | |
| JPH01292562A (ja) | マルチｃｐｕシステム | |
| JPH03265960A (ja) | チャネル障害処理方式 |