JPH0746268B2 - 文字図形表示装置 - Google Patents
文字図形表示装置Info
- Publication number
- JPH0746268B2 JPH0746268B2 JP61096722A JP9672286A JPH0746268B2 JP H0746268 B2 JPH0746268 B2 JP H0746268B2 JP 61096722 A JP61096722 A JP 61096722A JP 9672286 A JP9672286 A JP 9672286A JP H0746268 B2 JPH0746268 B2 JP H0746268B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- screen
- display signal
- register
- screens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示画面上に文字や図形を表示する文字図形
表示装置に係り、同一画面上に複数の表示領域を有する
マルチウインドウの制御を行なう画像表示制御に関す
る。
表示装置に係り、同一画面上に複数の表示領域を有する
マルチウインドウの制御を行なう画像表示制御に関す
る。
従来の装置は同一画面上に複数の表示領域をもち、その
表示の制御を行なうものとして特開昭60−23891号公報
に記載のように各画面の重なった部分の表示優先度が、
あらかじめ定められた順序に固定となっている。
表示の制御を行なうものとして特開昭60−23891号公報
に記載のように各画面の重なった部分の表示優先度が、
あらかじめ定められた順序に固定となっている。
上記従来技術は、各画面の表示優先度が固定のため各画
面の重なった部分の表示はあらかじめ定められた優先度
に従って選択されるため、優先度を変更するためには、
各画面に対応するメモリの内容を入れ換える処理等が必
要であった。また、メモリの内容を入れ換えずに優先度
を変更することを考えると、複数の画面のデータをあら
かじめ定められた優先度に従って選択出力する表示選択
回路をすべての優先度の組み合わせ（ｎ個の画面の場合
n!通り）の数だけ持たねばならないことになる。また、
上記従来技術では各画面の重なっている部分を重ねて表
示させることはできない。
面の重なった部分の表示はあらかじめ定められた優先度
に従って選択されるため、優先度を変更するためには、
各画面に対応するメモリの内容を入れ換える処理等が必
要であった。また、メモリの内容を入れ換えずに優先度
を変更することを考えると、複数の画面のデータをあら
かじめ定められた優先度に従って選択出力する表示選択
回路をすべての優先度の組み合わせ（ｎ個の画面の場合
n!通り）の数だけ持たねばならないことになる。また、
上記従来技術では各画面の重なっている部分を重ねて表
示させることはできない。
本発明の目的は各画面に対応するメモリの内容を書き換
えることなく比較的少ない回路構成で各画面の重なって
いる部分を表示優先度を設定して表示したり、各画面の
内容を他の画面の内容と重ねて表示させることにある。
えることなく比較的少ない回路構成で各画面の重なって
いる部分を表示優先度を設定して表示したり、各画面の
内容を他の画面の内容と重ねて表示させることにある。
上記目的は、ディスプレイ装置の表示期間中に、複数の
画面を、ディスプレイ装置の表示画面上に表示するため
に、それぞれが各画面を表示する期間を、それぞれ表す
複数の表示信号を出力する文字図形表示装置に、前記複
数の画面の各々について、前記表示画面に配置された当
該画面が占める領域に対応する期間中有効化する仮表示
信号を生成する仮表示信号生成手段と、前記複数の画面
の各々に対応して設けられた複数の表示信号生成手段と
を設け、かつ、前記各表示信号生成手段に、当該表示信
号生成手段に対応する画面以外の１または複数の画面で
あって、前記対応する画面と重なった場合に当該重なっ
た領域について前記対応する画面の内容を表示しないこ
ととする画面を指定する値を格納するレジスタと、レジ
スタの値が指定する画面に対応する仮表示信号が有効化
している期間、前記対応する画面の仮表示信号を無効化
した表示信号を生成する手段とを設けることにより達成
される。
画面を、ディスプレイ装置の表示画面上に表示するため
に、それぞれが各画面を表示する期間を、それぞれ表す
複数の表示信号を出力する文字図形表示装置に、前記複
数の画面の各々について、前記表示画面に配置された当
該画面が占める領域に対応する期間中有効化する仮表示
信号を生成する仮表示信号生成手段と、前記複数の画面
の各々に対応して設けられた複数の表示信号生成手段と
を設け、かつ、前記各表示信号生成手段に、当該表示信
号生成手段に対応する画面以外の１または複数の画面で
あって、前記対応する画面と重なった場合に当該重なっ
た領域について前記対応する画面の内容を表示しないこ
ととする画面を指定する値を格納するレジスタと、レジ
スタの値が指定する画面に対応する仮表示信号が有効化
している期間、前記対応する画面の仮表示信号を無効化
した表示信号を生成する手段とを設けることにより達成
される。
各画面に対応した表示信号をそれぞれ各画面ごとに持つ
ことにより各画面の表示制御を独立に制御することがで
き、またその各表示信号は、画面の重なっている部分で
重なっている他の画面ごとに独立に出力の有効，無効を
制御する表示有効制御回路により制御して出力すること
ができるので各画面の重なっている部分の表示制御を各
画面ごとに独立に行なうことができる。
ことにより各画面の表示制御を独立に制御することがで
き、またその各表示信号は、画面の重なっている部分で
重なっている他の画面ごとに独立に出力の有効，無効を
制御する表示有効制御回路により制御して出力すること
ができるので各画面の重なっている部分の表示制御を各
画面ごとに独立に行なうことができる。
以下、本発明の一実施例を第１図により説明する。第１
図は、ベース画面Ａに、ウインドウとして画面B,画面C,
画面Ｄを重ねて表示させる場合についてその表示制御の
構成例を示す。
図は、ベース画面Ａに、ウインドウとして画面B,画面C,
画面Ｄを重ねて表示させる場合についてその表示制御の
構成例を示す。
1,2,3,4はそれぞれ表示信号入力線である。15,16,17,18
は表示有効制御回路であり、表示有効制御回路16,17,18
の出力はANDゲート11,12,13の一方の入力にそれぞれ接
続され、該ANDゲート11,12,13の他の入力はそれぞれ表
示信号入力線3,2,1に接続される。
は表示有効制御回路であり、表示有効制御回路16,17,18
の出力はANDゲート11,12,13の一方の入力にそれぞれ接
続され、該ANDゲート11,12,13の他の入力はそれぞれ表
示信号入力線3,2,1に接続される。
ANDゲート11,12,13の出力はそれぞれ表示信号出力線23,
22,21に接続される。表示有効制御回路15の出力は表示
信号出力線24に接続される。レジスタRA104,レジスタRB
103,レジスタRC102,レジスタRD101はそれぞれ３つのビ
ットDB,DC,DDをもち、レジスタRA104は表示有効制御回
路15に接続され、レジスタRB103は表示有効制御回路16
に接続され、レジスタRC102は表示有効制御回路17に接
続され、レジスタRD101は表示有効制御回路18に接続さ
れる。また、表示信号入力線1,2,3,4はすべて表示有効
制御回路15,16,17,18に接続される。
22,21に接続される。表示有効制御回路15の出力は表示
信号出力線24に接続される。レジスタRA104,レジスタRB
103,レジスタRC102,レジスタRD101はそれぞれ３つのビ
ットDB,DC,DDをもち、レジスタRA104は表示有効制御回
路15に接続され、レジスタRB103は表示有効制御回路16
に接続され、レジスタRC102は表示有効制御回路17に接
続され、レジスタRD101は表示有効制御回路18に接続さ
れる。また、表示信号入力線1,2,3,4はすべて表示有効
制御回路15,16,17,18に接続される。
次に表示有効制御回路15,16,17,18の機能について説明
する。各画面に対応する表示有効制御回路15,16,17,18
は各画面の表示信号を有効にする範囲を規定する信号を
出力するものである。ベース画面Ａに対してウインドウ
として３つの画面B,C,Dが存在する場合、例えば、表示
有効制御回路15,16,17,18の出力は次式のように表わす
ことができる。
する。各画面に対応する表示有効制御回路15,16,17,18
は各画面の表示信号を有効にする範囲を規定する信号を
出力するものである。ベース画面Ａに対してウインドウ
として３つの画面B,C,Dが存在する場合、例えば、表示
有効制御回路15,16,17,18の出力は次式のように表わす
ことができる。
f4＝x1（x2・R2＋x3・R3＋x4・R4） …… 式においてf4は表示有効制御回路の出力、x1はベース
画面Ａの表示信号DISPTMGA,x2,x3,x4はそれぞれ画面B,
C,Dの表示信号DISPTMGB,DISPTMGC,DISPTMGD,R2はレジス
タのビットDBの値、R3はレジスタのビットDCの値、R4は
レジスタのビットDDの値である。
画面Ａの表示信号DISPTMGA,x2,x3,x4はそれぞれ画面B,
C,Dの表示信号DISPTMGB,DISPTMGC,DISPTMGD,R2はレジス
タのビットDBの値、R3はレジスタのビットDCの値、R4は
レジスタのビットDDの値である。
式の（ ）の中の項は、表示信号を無効にする領域を
示し、これはレジスタの各ビットの設定により指定され
る。この項とx1との排他的論理和をとることにより表示
信号を有効にする領域f4を求めることができる。この回
路構成としては第１図に記載のようにANDゲート5,6,7、
ORゲート８、EXORゲート９により構成することができ
る。式は、ベース画面も含めて画面が４つの場合にお
ける表示有効制御回路の出力を示したものであるが、こ
の式は一般に画面総数がｎの場合についても拡張でき次
式のようになる。
示し、これはレジスタの各ビットの設定により指定され
る。この項とx1との排他的論理和をとることにより表示
信号を有効にする領域f4を求めることができる。この回
路構成としては第１図に記載のようにANDゲート5,6,7、
ORゲート８、EXORゲート９により構成することができ
る。式は、ベース画面も含めて画面が４つの場合にお
ける表示有効制御回路の出力を示したものであるが、こ
の式は一般に画面総数がｎの場合についても拡張でき次
式のようになる。
fn＝x1（x2・R2＋x3・R3……＋xn・Rn） …… （fnはベース画面の表示信号がx1で総画面数ｎの場合の
表示有効制御回路の出力）したがって、各画面の表示信
号を制御するためには、式により構成される表示有効
制御回路をｎ個設け、前記表示有効制御回路に接続する
レジスタのビット数をｎ−１とすればよい。
表示有効制御回路の出力）したがって、各画面の表示信
号を制御するためには、式により構成される表示有効
制御回路をｎ個設け、前記表示有効制御回路に接続する
レジスタのビット数をｎ−１とすればよい。
なお、この各レジスタの各ビットはバスライン等をかい
して、CPU等から設定される。
して、CPU等から設定される。
ここで、第１図の表示信号入力線1,2,3,4に入力される
表示信号について説明する。表示信号は第２図に記載の
ように画面の表示範囲（ウインドウ領域）を指定するも
のであり、図の表方形で囲まれた範囲内で“H"レベルと
なる信号である。41はベース画面Ａ表示設定範囲であ
り、この範囲内で“H"レベルの表示信号DISPTMGAを出力
する。42は画面Ｂ表示設定範囲であり、この範囲内で
“H"レベルの表示信号DISPTMGBを出力する。43は画面Ｃ
表示設定範囲であり、この範囲内で“H"レベルの表示信
号DISPTMGCを出力する。44は画面Ｄ表示設定範囲であ
り、この範囲内で“H"レベルの表示信号DISPTMGDを出力
する。
表示信号について説明する。表示信号は第２図に記載の
ように画面の表示範囲（ウインドウ領域）を指定するも
のであり、図の表方形で囲まれた範囲内で“H"レベルと
なる信号である。41はベース画面Ａ表示設定範囲であ
り、この範囲内で“H"レベルの表示信号DISPTMGAを出力
する。42は画面Ｂ表示設定範囲であり、この範囲内で
“H"レベルの表示信号DISPTMGBを出力する。43は画面Ｃ
表示設定範囲であり、この範囲内で“H"レベルの表示信
号DISPTMGCを出力する。44は画面Ｄ表示設定範囲であ
り、この範囲内で“H"レベルの表示信号DISPTMGDを出力
する。
次にウインドウ領域を指定する表示信号DISPTMGの数の
生成のためのウインドウ発生回路の具体例について第７
図と第８図により説明する。表示タイミング発生回路37
−a,37−b,37−ｃは表示画面の左上の座標から、右下の
座標で示される矩形の領域を定義できる。この構成につ
いては、日立・半導体テータブック（昭和59年度版）の
592頁の図６に詳述されている。表示画面の左上の座標
（第８図のＡ点）は常に固定となっている。一方右下の
座標は水平方向の表示文字数と垂直方向の表示行数の値
を表示タイミング発生回路37−a,37−b,37−ｃの内部レ
ジスタ（図示せず）に設定することにより任意に指定で
きる。第８図の例で横80文字、縦25行とするとＢ点は79
文字24行の点に相当し、この値をパラメータとして設定
することになる。そこでＣ点の50文字15行（（50,15）
と表わす）とＤ点（30,8）でかこまれる表示信号DISPTM
Gを得る場合は表示タイミング発生回路37−ｃにＣ点の
値（50,15）を設定する。さらにＤ点を得るために表示
タイミング発生回路37−ａにＥ点の値（79,7）を、また
表示タイミング発生回路37−ｂにＦ点の値（29,24）の
設定する。これにより表示タイミング発生回路37−ａは
第８図の左下り斜線で示したＡ点−Ｅ点で示される矩形
の表示タイミング信号を出力し、表示タイミング発生回
路37−ｂは右下り斜線で示したＡ点−Ｆ点で示される矩
形の表示タイミング信号を出力し、表示タイミング発生
回路37−ｃはＡ点−Ｃ点で示される矩形の表示タイミン
グ信号をそれぞれ出力する。これらの出力信号の中で表
示タイミング発生回路37−a,37−ｂからの表示タイミン
グ信号はインバータ91,92を通して反転されANDゲート93
に入力される。ANDゲート93の他の入力は表示タイミン
グ発生回路37−ｃに接続されるため、ANDゲート93の出
力であるDISPTMGとして、Ｄ点−Ｃ点で示されるウイン
ドウ領域の表示信号50が得られる。各表示タイミング発
生回路37−a,37−b,37−ｃの内部レジスタはバスライン
２を介してCPUに接続されておりCPUにより内部レジスタ
の値を書換えることができる。従って、任意のウインド
ウ領域を定義する表示信号DISPTMG50が得られることに
なる。このようにして得られる表示信号を第１図におけ
るDISPTMGA,DISPTMGB,……として使用することができ
る。
生成のためのウインドウ発生回路の具体例について第７
図と第８図により説明する。表示タイミング発生回路37
−a,37−b,37−ｃは表示画面の左上の座標から、右下の
座標で示される矩形の領域を定義できる。この構成につ
いては、日立・半導体テータブック（昭和59年度版）の
592頁の図６に詳述されている。表示画面の左上の座標
（第８図のＡ点）は常に固定となっている。一方右下の
座標は水平方向の表示文字数と垂直方向の表示行数の値
を表示タイミング発生回路37−a,37−b,37−ｃの内部レ
ジスタ（図示せず）に設定することにより任意に指定で
きる。第８図の例で横80文字、縦25行とするとＢ点は79
文字24行の点に相当し、この値をパラメータとして設定
することになる。そこでＣ点の50文字15行（（50,15）
と表わす）とＤ点（30,8）でかこまれる表示信号DISPTM
Gを得る場合は表示タイミング発生回路37−ｃにＣ点の
値（50,15）を設定する。さらにＤ点を得るために表示
タイミング発生回路37−ａにＥ点の値（79,7）を、また
表示タイミング発生回路37−ｂにＦ点の値（29,24）の
設定する。これにより表示タイミング発生回路37−ａは
第８図の左下り斜線で示したＡ点−Ｅ点で示される矩形
の表示タイミング信号を出力し、表示タイミング発生回
路37−ｂは右下り斜線で示したＡ点−Ｆ点で示される矩
形の表示タイミング信号を出力し、表示タイミング発生
回路37−ｃはＡ点−Ｃ点で示される矩形の表示タイミン
グ信号をそれぞれ出力する。これらの出力信号の中で表
示タイミング発生回路37−a,37−ｂからの表示タイミン
グ信号はインバータ91,92を通して反転されANDゲート93
に入力される。ANDゲート93の他の入力は表示タイミン
グ発生回路37−ｃに接続されるため、ANDゲート93の出
力であるDISPTMGとして、Ｄ点−Ｃ点で示されるウイン
ドウ領域の表示信号50が得られる。各表示タイミング発
生回路37−a,37−b,37−ｃの内部レジスタはバスライン
２を介してCPUに接続されておりCPUにより内部レジスタ
の値を書換えることができる。従って、任意のウインド
ウ領域を定義する表示信号DISPTMG50が得られることに
なる。このようにして得られる表示信号を第１図におけ
るDISPTMGA,DISPTMGB,……として使用することができ
る。
次に、第１図に記載の構成において、ベース画面Ａにウ
インドウとして画面B,C,Dの３つを同一画面に表示する
ために制御動作について説明する。画面A,B,C,Dの表示
範囲はあらかじめ第２図に記載のように設定されている
ものとする。第２図において、41はベース画面Ａ表示設
定範囲であり、上述したように図の長方形で囲まれた範
囲内で“H"レベルとなる画面Ａの表示信号DISPTMGAが用
意されている。42,43,44はそれぞれ画面B,C,Dの表示設
定範囲であり、画面Ａの場合と同様に表示範囲内で“H"
レベルとなる表示信号DISPTMGB,DISPTMGC,DISPTMGDが用
意されているものとする。第１図の表示信号線1,2,3,4
にはそれぞれ前記DISPTMGD,DISPTMGC,DISPTMGB,DISPTMG
Aが入力される。画面Ａと他の画面が重なった部分のDIS
PTMGAを制御するためにレジスタRA104の各ビットを設定
する。レジスタRA104の各設定値に対応してDISPTMGAが
制御されてDISPTMGA′を表示信号出力線24に出力する。
レジスタRA104の各設定値に対応したDISPTMGA′の出力
範囲を第３図（ａ）〜（ｈ）に示す。第３図（ａ）は、
レジスタRA104のビット（DB,DC,DD）を（0,0,0）に設定
した場合を表わす。以下（ｂ）〜（ｈ）まで同様であ
る。第３図において斜線で示した部分が、DISPTMGA′と
して“H"レベルの信号を出力する範囲である。画面Ｂと
他の画面が重なった部分のDISPTMGBの制御は上記画面Ａ
の場合と同様に、レジスタRB103の設定により、第４図
（ａ）〜（ｈ）に記載の斜線部分の範囲でDISPTMGBを表
示信号出力線23に出力する。画面C,Dも同様にそれぞれ
レジスタRC102,レジスタRD101の設定に対応してDISPTMG
C′,DISPTMGD′をそれぞれ表示信号出力線22,表示信号
出力線21に出力する。レジスタRC102の設定に対応するD
ISPTMGC′の出力範囲を第５図（ａ）〜（ｈ）に、レジ
スタRD101の設定に対応するDISPTMGD′の出力範囲を第
６図（ａ）〜（ｈ）に示す。
インドウとして画面B,C,Dの３つを同一画面に表示する
ために制御動作について説明する。画面A,B,C,Dの表示
範囲はあらかじめ第２図に記載のように設定されている
ものとする。第２図において、41はベース画面Ａ表示設
定範囲であり、上述したように図の長方形で囲まれた範
囲内で“H"レベルとなる画面Ａの表示信号DISPTMGAが用
意されている。42,43,44はそれぞれ画面B,C,Dの表示設
定範囲であり、画面Ａの場合と同様に表示範囲内で“H"
レベルとなる表示信号DISPTMGB,DISPTMGC,DISPTMGDが用
意されているものとする。第１図の表示信号線1,2,3,4
にはそれぞれ前記DISPTMGD,DISPTMGC,DISPTMGB,DISPTMG
Aが入力される。画面Ａと他の画面が重なった部分のDIS
PTMGAを制御するためにレジスタRA104の各ビットを設定
する。レジスタRA104の各設定値に対応してDISPTMGAが
制御されてDISPTMGA′を表示信号出力線24に出力する。
レジスタRA104の各設定値に対応したDISPTMGA′の出力
範囲を第３図（ａ）〜（ｈ）に示す。第３図（ａ）は、
レジスタRA104のビット（DB,DC,DD）を（0,0,0）に設定
した場合を表わす。以下（ｂ）〜（ｈ）まで同様であ
る。第３図において斜線で示した部分が、DISPTMGA′と
して“H"レベルの信号を出力する範囲である。画面Ｂと
他の画面が重なった部分のDISPTMGBの制御は上記画面Ａ
の場合と同様に、レジスタRB103の設定により、第４図
（ａ）〜（ｈ）に記載の斜線部分の範囲でDISPTMGBを表
示信号出力線23に出力する。画面C,Dも同様にそれぞれ
レジスタRC102,レジスタRD101の設定に対応してDISPTMG
C′,DISPTMGD′をそれぞれ表示信号出力線22,表示信号
出力線21に出力する。レジスタRC102の設定に対応するD
ISPTMGC′の出力範囲を第５図（ａ）〜（ｈ）に、レジ
スタRD101の設定に対応するDISPTMGD′の出力範囲を第
６図（ａ）〜（ｈ）に示す。
画面A,B,C,Dの表示制御を、それぞれDISPTMGA′,DISPTM
GB′,DISPTMGC′,DISPTMGD′を使用することにより、各
画面の重なった部分の表示を制御することができる。例
えば、各画面に優先度を設け、画面の重なった部分は優
先度の高い画面を表示させようとする場合は、表１のよ
うにレジスタを設定すればよく、各画面に対応するメモ
リの内容を書き換えることなく、優先度を切り換える処
理はより高速に行なうことができる。またレジスタの設
定により、画面の重なった部分を同時に表示することも
可能である。また、表示画面数をｎとしたい場合には、
表示有効制御回路をｎ個とし、レジ スタのビット数をｎ−１とすれば容易に実現できる。
GB′,DISPTMGC′,DISPTMGD′を使用することにより、各
画面の重なった部分の表示を制御することができる。例
えば、各画面に優先度を設け、画面の重なった部分は優
先度の高い画面を表示させようとする場合は、表１のよ
うにレジスタを設定すればよく、各画面に対応するメモ
リの内容を書き換えることなく、優先度を切り換える処
理はより高速に行なうことができる。またレジスタの設
定により、画面の重なった部分を同時に表示することも
可能である。また、表示画面数をｎとしたい場合には、
表示有効制御回路をｎ個とし、レジ スタのビット数をｎ−１とすれば容易に実現できる。
なお、上記の説明では述べなかったが、作成されたDISP
TMGA′,DISPTMGB′,DISPTMGC′,DISPTMGD′は、各画面
毎の表示アドレスあるいは、各画面に対応した画像デー
タの選択制御に用いられることは言うまでのない。
TMGA′,DISPTMGB′,DISPTMGC′,DISPTMGD′は、各画面
毎の表示アドレスあるいは、各画面に対応した画像デー
タの選択制御に用いられることは言うまでのない。
本発明によれば各画面の重なった部分の表示制御を、レ
ジスタの設定のみで制御できるので、各画面の表示優先
度を各画面に対応するメモリの内容を書き換えることな
く変更することができるという効果や、各画面を他の画
面と重ねて表示させることができるという効果がある。
また、表示有効制御回路は、画面数がｎのとき、前記表
示有効回路をｎ個設ければよく、比較的少ない回路構成
で実現することができる。
ジスタの設定のみで制御できるので、各画面の表示優先
度を各画面に対応するメモリの内容を書き換えることな
く変更することができるという効果や、各画面を他の画
面と重ねて表示させることができるという効果がある。
また、表示有効制御回路は、画面数がｎのとき、前記表
示有効回路をｎ個設ければよく、比較的少ない回路構成
で実現することができる。
第１図は本発明の一実施例の構成図、第２図は各画面の
表示範囲の設定例、第３図はDISPTMGA′の出力範囲、第
４図はDISPTMGB′の出力範囲、第５図はDISPTMGC′の出
力範囲、第６図はDISPTMGD′の出力範囲、第７図はウイ
ンドウ発生回路、第８図は第７図の回路により生成され
る表示タイミング信号の例である。 1,2,3,4……表示信号入力線、 5,6,7,11,12,13……ANDゲート、 ８……ORゲート、９……EXORゲート、 15,16,17,18……表示有効制御回路、 101……レジスタRD、102……レジスタRC、 103……レジスタRB、104……レジスタRA、 41……ベース画面Ａ表示設定範囲、 42……画面Ｂ表示設定範囲、 43……画面Ｃ表示設定範囲、 44……画面Ｄ表示設定範囲、 37……表示タイミング発生回路、 50……表示タイミング信号。
表示範囲の設定例、第３図はDISPTMGA′の出力範囲、第
４図はDISPTMGB′の出力範囲、第５図はDISPTMGC′の出
力範囲、第６図はDISPTMGD′の出力範囲、第７図はウイ
ンドウ発生回路、第８図は第７図の回路により生成され
る表示タイミング信号の例である。 1,2,3,4……表示信号入力線、 5,6,7,11,12,13……ANDゲート、 ８……ORゲート、９……EXORゲート、 15,16,17,18……表示有効制御回路、 101……レジスタRD、102……レジスタRC、 103……レジスタRB、104……レジスタRA、 41……ベース画面Ａ表示設定範囲、 42……画面Ｂ表示設定範囲、 43……画面Ｃ表示設定範囲、 44……画面Ｄ表示設定範囲、 37……表示タイミング発生回路、 50……表示タイミング信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−222888（ＪＰ，Ａ) 特開 昭60−61794（ＪＰ，Ａ) 特開 昭61−17187（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ディスプレイ装置の表示期間中に、複数の
画面を、ディスプレイ装置の表示画面上に表示するため
に、それぞれが各画面を表示する期間を、それぞれ表す
複数の表示信号を出力する文字図形表示装置であって、 前記複数の画面の各々について、前記表示画面に配置さ
れた当該画面が占める領域に対応する期間中有効化する
仮表示信号を生成する仮表示信号生成手段と、 前記複数の画面の各々に対応して設けられた複数の表示
信号生成手段とを有し、 前記各表示信号生成手段は、当該表示信号生成手段に対
応する画面以外の１または複数の画面であって、前記対
応する画面と重なった場合に当該重なった領域について
前記対応する画面の内容を表示しないこととする画面を
指定する値を格納するレジスタと、レジスタの値が指定
する画面に対応する仮表示信号が有効化している期間、
前記対応する画面の仮表示信号を無効化した表示信号を
生成する手段とを有することを特徴とする文字図形表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096722A JPH0746268B2 (ja) | 1986-04-28 | 1986-04-28 | 文字図形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096722A JPH0746268B2 (ja) | 1986-04-28 | 1986-04-28 | 文字図形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254180A JPS62254180A (ja) | 1987-11-05 |
| JPH0746268B2 true JPH0746268B2 (ja) | 1995-05-17 |
Family
ID=14172626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096722A Expired - Lifetime JPH0746268B2 (ja) | 1986-04-28 | 1986-04-28 | 文字図形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746268B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175731A (en) * | 1990-12-11 | 1992-12-29 | International Business Machines Corporation | Arbitration circuit for a multimedia system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222888A (ja) * | 1983-06-01 | 1984-12-14 | 三菱電機株式会社 | 映像表示装置 |
| JPS6061794A (ja) * | 1983-09-14 | 1985-04-09 | シャープ株式会社 | 画面分割表示装置 |
| JPS6117187A (ja) * | 1984-07-04 | 1986-01-25 | カシオ計算機株式会社 | ウインドウ枠表示回路 |
-
1986
- 1986-04-28 JP JP61096722A patent/JPH0746268B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62254180A (ja) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131195B2 (ja) | ||
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JPH0160155B2 (ja) | ||
| JPS642955B2 (ja) | ||
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JPS638488B2 (ja) | ||
| JPH0746268B2 (ja) | 文字図形表示装置 | |
| JPH0315196B2 (ja) | ||
| JPH0441831B2 (ja) | ||
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPH0131197B2 (ja) | ||
| JPH11161255A (ja) | 画像表示装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JPH0219466B2 (ja) | ||
| JPH0630050B2 (ja) | グラフィックディスプレイ制御回路 | |
| JPS58195882A (ja) | 表示装置 | |
| SU1575230A1 (ru) | Устройство дл формировани изображени | |
| JPS61241790A (ja) | 表示装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPH0792658B2 (ja) | マルチウインドウ表示制御方法および装置 | |
| JPH0220996B2 (ja) | ||
| JPS62150290A (ja) | 文字表示装置 | |
| JPH05210480A (ja) | 矩形カーソル表示装置 | |
| JPH07104660B2 (ja) | ビデオｒａｍアクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |