JPH0739119Y2 - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPH0739119Y2 JPH0739119Y2 JP1986194754U JP19475486U JPH0739119Y2 JP H0739119 Y2 JPH0739119 Y2 JP H0739119Y2 JP 1986194754 U JP1986194754 U JP 1986194754U JP 19475486 U JP19475486 U JP 19475486U JP H0739119 Y2 JPH0739119 Y2 JP H0739119Y2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- generation circuit
- output
- signal line
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、Ｄ−FF（Ｄタイプフリップフロップ）が多段
接続され、２相のシフトクロックで動作するシフトレジ
スタに関する。
接続され、２相のシフトクロックで動作するシフトレジ
スタに関する。
（ロ）従来の技術 従来シフトレジスタは、第３図に示される如く、Ｄ−FF
（１）が多段接続されたレジスタ部（２）と、クロック
パルスφから２相シフトクロックφA及びφBを作成する
クロック作成回路（３）と、シフトクロックφA及びφB
とその反転信号▲▼及び▲▼を各々伝達するた
めにレジスタ部（２）の両側にクロック作成回路（３）
から延在された信号線（４）（５）とから構成され、各
信号線（４）（５）から各々のＤ−FF（１）にシフトク
ロックφA及びφBと▲▼及び▲▼が供給され
る。Ｄ−FF（１）は第４図の如く、トランスミッション
ゲート（６）（７）とインバータ（８）（９）周知の組
み合わせによって構成され、前段のトランスミッション
ゲート（６）がシフトクロックφA及び▲▼によっ
て制御され、後段のトランスミッションゲート（７）が
シフトクロックφB及び▲▼によって制御される。
ここで、シフトクロックφAとφBにパルスの重さなりは
発生するとシフトレジスタが誤動作してしまう。そこ
で、第３図のクロック作成回路（３）では、パルスの重
さなりを防止するために、シフトクロックA，φBを出力
するNORゲート（10）の各出力を各々相対するNORゲート
（10）の入力に印加し、パルスの立ち上がりと立ち下が
りを規制していた。
（１）が多段接続されたレジスタ部（２）と、クロック
パルスφから２相シフトクロックφA及びφBを作成する
クロック作成回路（３）と、シフトクロックφA及びφB
とその反転信号▲▼及び▲▼を各々伝達するた
めにレジスタ部（２）の両側にクロック作成回路（３）
から延在された信号線（４）（５）とから構成され、各
信号線（４）（５）から各々のＤ−FF（１）にシフトク
ロックφA及びφBと▲▼及び▲▼が供給され
る。Ｄ−FF（１）は第４図の如く、トランスミッション
ゲート（６）（７）とインバータ（８）（９）周知の組
み合わせによって構成され、前段のトランスミッション
ゲート（６）がシフトクロックφA及び▲▼によっ
て制御され、後段のトランスミッションゲート（７）が
シフトクロックφB及び▲▼によって制御される。
ここで、シフトクロックφAとφBにパルスの重さなりは
発生するとシフトレジスタが誤動作してしまう。そこ
で、第３図のクロック作成回路（３）では、パルスの重
さなりを防止するために、シフトクロックA，φBを出力
するNORゲート（10）の各出力を各々相対するNORゲート
（10）の入力に印加し、パルスの立ち上がりと立ち下が
りを規制していた。
このようにしてパルスの重さなりを防止する同様の技術
は、特公昭61−13601号公報に詳細に記載されている。
は、特公昭61−13601号公報に詳細に記載されている。
（ハ）考案が解決しようとする問題点 しかしながら、第３図に示されたシフトレジスタに於い
ては、パルスの重さなり防止をクロック作成回路の出力
を直接入力に帰還しているため、クロック作成回路
（３）からレジスタ部（２）に延在された信号線（４）
（５）の内部抵抗（11）及び浮遊容量（12）によりパル
スの遅延が発生し、パルスが重さなることがあり、誤動
作の原因となっていた。
ては、パルスの重さなり防止をクロック作成回路の出力
を直接入力に帰還しているため、クロック作成回路
（３）からレジスタ部（２）に延在された信号線（４）
（５）の内部抵抗（11）及び浮遊容量（12）によりパル
スの遅延が発生し、パルスが重さなることがあり、誤動
作の原因となっていた。
（ニ）問題点を解決するための手段 本考案は上述した点に鑑みて為されたものであり、Ｄ−
FFの縦続接続された列の一方の側にクロック作成回路か
らシフトクロックを供給する信号線を設け、且つ、クロ
ック作成回路の反対側に信号線に接続されたインバータ
を設け、該インバータの出力からの信号線をＤ−FFの列
の他方の側に延在し、その信号線の末端をクロック作成
回路の入力に帰還することにより、シフトクロックの重
さなりを防止し誤動作を無くするものである。
FFの縦続接続された列の一方の側にクロック作成回路か
らシフトクロックを供給する信号線を設け、且つ、クロ
ック作成回路の反対側に信号線に接続されたインバータ
を設け、該インバータの出力からの信号線をＤ−FFの列
の他方の側に延在し、その信号線の末端をクロック作成
回路の入力に帰還することにより、シフトクロックの重
さなりを防止し誤動作を無くするものである。
（ホ）作用 上述の手段によれば、Ｄ−FFの各々にはＤ−FFの周囲を
取り囲む信号線からシフトクロックが供給されるが、そ
のシフトクロックの遅延より更に遅れたシフトクロック
が信号線の末端に発生し、そのシフトクロックにより他
方のシフトクロックの立ち上がりあるいは立ち下がりを
規制するため、パルスの重さなりが防止される。更に、
クロック作成回路と反対側にインバータを設けることで
Ｄ−FFの列の周囲に設けられた信号線の片方をシフトク
ロックの反転用として使用することができる。
取り囲む信号線からシフトクロックが供給されるが、そ
のシフトクロックの遅延より更に遅れたシフトクロック
が信号線の末端に発生し、そのシフトクロックにより他
方のシフトクロックの立ち上がりあるいは立ち下がりを
規制するため、パルスの重さなりが防止される。更に、
クロック作成回路と反対側にインバータを設けることで
Ｄ−FFの列の周囲に設けられた信号線の片方をシフトク
ロックの反転用として使用することができる。
（ヘ）実施例 第１図は本考案の実施例を示す回路図である。（13）は
第４図に示されたＤ−FF（14）が多数縦続接続されたレ
ジスタ部、（15）はクロック作成回路、（16）（17）は
信号線である。クロック作成回路（15）はクロックパル
スφに基いてシフトクロックφA及びφBを作成するもの
でありNORゲート（18）及びインバータ（19）（20）で
構成され、NORゲート（18）の出力には各々信号線（1
6）が接続される。信号線（16）はレジスタ部（13）の
列に対して両側に配置され、クロック作成回路（15）と
反対側のレジスタ部（13）外側に設けられたインバータ
（21）に接続される。更に、インバータ（21）の出力に
はレジスタ部（13）の両側に配置された信号線（17）が
接続され、その末端は、各々インバータ（19）を介して
NORゲート（18）の入力に接続される。即ち、信号線（1
6）には、２相のシフトクロックφAとφBが出力され、
信号線（17）にはその反転信号▲▼と▲▼が出
力されるのであり、▲▼が印加される信号線（17）
はインバータ（19）を介してシフトクロックφBを出力
するNORゲート（18）に印加され、φBが印加される信号
線（17）はインバータ（19）を介してシルトクロックφ
Aを出力するNORゲート（18）に印加される。
第４図に示されたＤ−FF（14）が多数縦続接続されたレ
ジスタ部、（15）はクロック作成回路、（16）（17）は
信号線である。クロック作成回路（15）はクロックパル
スφに基いてシフトクロックφA及びφBを作成するもの
でありNORゲート（18）及びインバータ（19）（20）で
構成され、NORゲート（18）の出力には各々信号線（1
6）が接続される。信号線（16）はレジスタ部（13）の
列に対して両側に配置され、クロック作成回路（15）と
反対側のレジスタ部（13）外側に設けられたインバータ
（21）に接続される。更に、インバータ（21）の出力に
はレジスタ部（13）の両側に配置された信号線（17）が
接続され、その末端は、各々インバータ（19）を介して
NORゲート（18）の入力に接続される。即ち、信号線（1
6）には、２相のシフトクロックφAとφBが出力され、
信号線（17）にはその反転信号▲▼と▲▼が出
力されるのであり、▲▼が印加される信号線（17）
はインバータ（19）を介してシフトクロックφBを出力
するNORゲート（18）に印加され、φBが印加される信号
線（17）はインバータ（19）を介してシルトクロックφ
Aを出力するNORゲート（18）に印加される。
従って、レジスタ部（13）の両側には、シフトクロック
φA，φB及び▲▼，▲▼の信号がすべて備えら
れ、この信号線（16）（17）から各Ｄ−FF（14）のトラ
ンスミッションゲート（６）（７）の各々にシフトクロ
ックφA，φB及び▲▼，▲▼が供給される。
φA，φB及び▲▼，▲▼の信号がすべて備えら
れ、この信号線（16）（17）から各Ｄ−FF（14）のトラ
ンスミッションゲート（６）（７）の各々にシフトクロ
ックφA，φB及び▲▼，▲▼が供給される。
第２図は本考案の他の実施例を示す回路図である。第２
図の実施例は、レジスタ部（13）の一方の側にシフトク
ロックφA及びφBの信号線（16）を配置し、他方の側に
シフトクロック▲▼及び▲▼の信号線（17）が
配置される。この信号線（17）はインバータ（21）の入
力に接続され信号線（16）はインバータ（21）の出力に
接続される。クロック作成回路（15）はNORゲート（1
8）とインバータ（21）（22）から成り、NORゲート（1
8）の出力はインバータ（22）に印加され、インバータ
（22）の出力が信号線（17）に接続され、信号線（16）
の末端は直接NORゲート（18）の入力に印加される。
図の実施例は、レジスタ部（13）の一方の側にシフトク
ロックφA及びφBの信号線（16）を配置し、他方の側に
シフトクロック▲▼及び▲▼の信号線（17）が
配置される。この信号線（17）はインバータ（21）の入
力に接続され信号線（16）はインバータ（21）の出力に
接続される。クロック作成回路（15）はNORゲート（1
8）とインバータ（21）（22）から成り、NORゲート（1
8）の出力はインバータ（22）に印加され、インバータ
（22）の出力が信号線（17）に接続され、信号線（16）
の末端は直接NORゲート（18）の入力に印加される。
第１図及び第２図の実施例では信号線（16）（17）に各
々内部抵抗Ｒ及び浮遊容量Ｃが存在するが、信号線（1
7）の末端の遅延量が最大となり、そのシフトクロック
で次の信号の立ち上がりあるいは立ち下がりを規制する
ことにより、パルスの重さなりが防止できる。
々内部抵抗Ｒ及び浮遊容量Ｃが存在するが、信号線（1
7）の末端の遅延量が最大となり、そのシフトクロック
で次の信号の立ち上がりあるいは立ち下がりを規制する
ことにより、パルスの重さなりが防止できる。
（ト）考案の効果 上述の如く本考案によれば、Ｄ−FFから成るレジスタ部
をインバータを介して信号線で取り囲み、信号線の末端
をクロック作成回路に帰還することで、クロックの重さ
なりが完全に防止され、シフトレジスタの誤動作が無く
なり信頼性が大幅に向上するものである。
をインバータを介して信号線で取り囲み、信号線の末端
をクロック作成回路に帰還することで、クロックの重さ
なりが完全に防止され、シフトレジスタの誤動作が無く
なり信頼性が大幅に向上するものである。
第１図は本考案の実施例を示す回路図、第２図は本考案
の他の実施例を示す回路図、第３図及び第４図は従来例
を示す回路図である。 （13）……レジスタ部、（14）……Ｄ−FF、（15）……
クロック作成回路、（16）（17）……信号線。
の他の実施例を示す回路図、第３図及び第４図は従来例
を示す回路図である。 （13）……レジスタ部、（14）……Ｄ−FF、（15）……
クロック作成回路、（16）（17）……信号線。
Claims (1)
- 【請求項１】複数段縦続接続されたＤ−FFと、クロック
パルスとその反転信号が各々の入力に印加され出力から
２相シフトクロックが取り出される一対のゲート回路を
有するクロック作成回路と、該クロック作成回路から出
力される２相シフトクロックを伝達するために前記Ｄ−
FFの縦続接続された列に沿って延在する複数の信号線と
を備え、前記信号線から各Ｄ−FFに２相シフトクロック
を供給するシフトレジスタに於いて、前記信号線を前記
Ｄ−FFの縦続接続された列を取り囲んで設け、且つ、前
記クロック作成回路の反対側の信号線にインバータを設
け、該インバータの出力に接続された信号線の末端から
出力される前記２相のシフトクロックを前記クロック作
成回路の一対のゲート回路の入力に相互に帰還し、該帰
還された信号により前記２相シフトクロックの立ち上が
りあるいは立ち下がりを制御することを特徴とするシフ
トレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986194754U JPH0739119Y2 (ja) | 1986-12-18 | 1986-12-18 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986194754U JPH0739119Y2 (ja) | 1986-12-18 | 1986-12-18 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399399U JPS6399399U (ja) | 1988-06-28 |
| JPH0739119Y2 true JPH0739119Y2 (ja) | 1995-09-06 |
Family
ID=31152019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986194754U Expired - Lifetime JPH0739119Y2 (ja) | 1986-12-18 | 1986-12-18 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739119Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749680Y2 (ja) * | 1989-09-11 | 1995-11-13 | 三洋電機株式会社 | シフトレジスタの駆動回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113601A (ja) * | 1984-06-28 | 1986-01-21 | 松下電器産業株式会社 | 自己温度制御抵抗体 |
-
1986
- 1986-12-18 JP JP1986194754U patent/JPH0739119Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113601A (ja) * | 1984-06-28 | 1986-01-21 | 松下電器産業株式会社 | 自己温度制御抵抗体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6399399U (ja) | 1988-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394769A (en) | Dual modulus counter having non-inverting feedback | |
| US4069429A (en) | IGFET clock generator | |
| JPS59121697A (ja) | シフトレジスタ | |
| JPH0739119Y2 (ja) | シフトレジスタ | |
| US4297591A (en) | Electronic counter for electrical digital pulses | |
| JPH0352687B2 (ja) | ||
| JPH0629799A (ja) | パルス列発生回路 | |
| JP3038757B2 (ja) | シフトレジスタ回路 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPS5997222A (ja) | クロツクパルス発生回路 | |
| JPS5834982B2 (ja) | クロツクドライバ−回路 | |
| JPH03204222A (ja) | クロックドライバー回路 | |
| JP2690615B2 (ja) | 論理回路 | |
| JPH0441630Y2 (ja) | ||
| JPH0749680Y2 (ja) | シフトレジスタの駆動回路 | |
| JPS63133220A (ja) | クロツク２相化回路 | |
| KR950000206Y1 (ko) | 3분주회로 | |
| JPH0756891B2 (ja) | 半導体集積回路セルのパターンレイアウト | |
| JPH0444967B2 (ja) | ||
| JPS6137718B2 (ja) | ||
| JPH0546274A (ja) | クロツク分配装置およびクロツク信号補正回路および電子回路システムおよび２相クロツク発生回路および半導体集積回路およびマイクロコンピユータ | |
| JPH0225539B2 (ja) | ||
| JPS63224100A (ja) | シフトレジスタ | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JPH0344458B2 (ja) |