JPH0738553B2 - 音響装置のラウドネスコントロール回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は音響装置のラウドネスコントロール回路に関す
る。

背景技術 人間の耳の感度は、フレッチャーマンソンの等感度曲線
に示されているように、音の大きさにより周波数特性が
異なることが知られており、音圧が小さくなるに従って
低音部及び高音部が聞こえにくくなっている。これを補
償するために音響装置においては音量が小さいときに高
低音部を増強し、音量が大きくなるに従って平坦化する
ように音量調整用ボリュームに連動して動作するラウド
ネスコントロール回路が設けられている。

しかしながら、従来のラウドネスコントロール回路にお
いては、単に音量調整用ボリュームの動作位置に応じて
周波数特性補償が変化するものであるので、入力オーデ
ィオ信号レベルが大きい場合に高低音部が極端に強調さ
れたり、入力オーディオ信号レベルが小さい場合に高低
音部がもの足りないという不具合が起きることがあっ
た。

発明の概要 ［発明の目的］ 本発明の目的は、音量調整用ボリュームの動作位置がい
ずれの位置にあっても良好な再生音を聴取することがで
きる音響装置のラウドネスコントロール回路を提供する
ことを目的としている。

［発明の構成］ 本発明の音響装置のラウドネスコントロール回路は、音
量調整用ボリュームをオーディオ信号ラインに備えた音
響装置においてオーディオ信号ライン中で音量調整用ボ
リュームより前段に設けられオーディオ信号ラインへの
入力オーディオ信号に対して周波数特性補償を施すラウ
ドネスコントロール回路であって、入力オーディオ信号
レベルを検出するレベル検出手段と、音量調整用ボリュ
ームの動作位置を検出する位置検出手段と、オーディオ
信号ラインにおいてレベル検出手段によるレベル検出位
置より後段に設けられレベル検出手段及び位置検出手段
の各検出出力に応じて変化する周波数特性を有するフィ
ルタ手段とからなり、その周波数特性は音量調整用ボリ
ュームの動作位置が最小位置に近い位置であることを位
置検出手段の検出出力が示すほど高低音部を強調するよ
うに変化し、入力オーディオ信号レベルが高いことをレ
ベル検出手段の検出出力が示すほど平坦な特性になるよ
うに変化することを特徴としている。

実施例 以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たるラウドネスコント
ロール回路においては、DSP（ディジタル信号プロセッ
サ）２が用いられている。アナログオーディオ信号はA/
D変換器１に供給されてディジタル信号に変換される。A
/D変換器１の出力にDSP2が接続されている。DSP2はプロ
グラムに従って演算処理を行なう演算処理部３と、後述
のマイクロコンピュータ７から供給される係数データ、
信号遅延時間データ及びプログラムからなるデータ、演
算処理の開始指令や停止指令を演算処理部３に中継供給
するインターフェース４と、演算処理部３から出力され
た演算結果を保持する出力レジスタ5,6とを備えてい
る。演算処理部３は後述するようにフィルタ回路、ATT
（アッテネータ）及びLPF（ローパスフィルタ）等の回
路の動作と等価な動作を行なう。出力レジスタ６のデー
タ出力時のシフトはMPX（マルチプレクサ）８から供給
されるクロックパルスに同期して行なわれる。MPX8には
第１及第２クロックパルスが供給されており、その第１
及第２クロックパルスのいずれか一方がマイクロコンピ
ュータ７からの指令に応じて選択出力される。第１クロ
ックパルスは演算処理部３の動作タイミングを司るパル
スと同期したパルスでありクロック発生器12から発生さ
れる。第２クロックパルスはマイクロコンピュータ７の
動作タイミングを司るパルスと同期したパルスであり、
その周波数は第１クロックパルスより低い。出力レジス
タ５には第１クロックパルスが供給される。出力レジス
タ５にはD/A変換器10が接続され、D/A変換器10にはDSP2
においてラウドネスコントロールされたディジタルオー
ディオ信号が供給される。一方、出力レジスタ６の出力
はマイクロコンピュータ７に接続されている。マイクロ
コンピュータ７は制御手段として設けられ、図示しない
がマイクロプロセッサ、インターフェース、RAM、ROM及
び第２クロックパルスを発生するクロック発生器から構
成されている。ROMには後述する各種の係数データ群、
遅延時間データ群やプログラムデータ等のデータがマッ
プとして予め書き込まれている。また、マイクロコンピ
ュータ７には位置センサ９及び各種の動作をキー操作に
より指令するためのキーボード11が接続されている。位
置センサ９は音量調整用ボリューム（図示せず）の動作
位置を示すデータを出力する。例えば、音量調整用ボリ
ュームが機械的なボリュームの場合であればボテンショ
メータにより電圧として検出してA/D変換してディジタ
ルデータとして得る。また、電子ボリュームの場合には
アップダウン指令キーに応じて計数値をアップ／ダウン
するカウンタによりディジタルデータを得る。なお、音
量調整用ボリュームはD/A変換器10の後段に設けられ
る。

かかる構成においては、A/D変換器１からDSP2に供給さ
れるディジタル信号は演算処理部３によってプログラム
に従って演算処理される。この演算処理により第２図に
示すように回路が形成される。すなわち、A/D変換器１
の出力には供給される検波回路41及びATT43が接続され
る。検波回路41の出力にはLPF42が接続され、LPF42の出
力信号は出力レジスタ６に供給される。ATT43は第１制
御信号に応じて減衰率を変化させるようになっている。
ATT43の出力にはフィルタ回路44が接続されている。フ
ィルタ回路44は第２制御信号に応じて周波数特性を変化
させるようになっている。フィルタ回路44の出力信号は
出力レジスタ５に供給される。

DSP2に供給されるディジタルオーディオ信号は、検波回
路41において検波され、すなわち絶対値がとられて正レ
ベルを示すディジタルオーディオ信号となる。この検波
されたディジタルオーディオ信号はLPF42により平均化
され、これが入力オーディオ信号レベルとして出力レジ
スタ６に保持される。

出力レジスタ６に保持された検出レベルを示す保持デー
タは、第２クロックパルスに従ってマイクロコンピュー
タ７により読み出される。

マイクロコンピュータ７は例えば、所定周期毎に第３図
に示すように音量調整用ボリュームの動作位置データを
位置センサ９から読み込み（ステップS1）、動作位置デ
ータに応じて定まるATT用係数データ群をマイクロコン
ピュータ７内のROMから検索する（ステップS2）。そし
て、ATT用係数データ群の書き換えの必要があるか否か
を判別する（ステップS3）。演算処理部３内で現在ATT4
3の演算処理に用いられている係数データ群と異なる係
数データ群が検索された場合にはATT用係数データ群の
書き換えの必要があると判別する。この場合には検索し
たATT用係数データ群をROMから読み出して上記の第１制
御信号として演算処理部３に対して転送する（ステップ
S4）。

その後、マイクロコンピュータ７は第２クロック切換指
令を発生し（ステップS5）、この第２クロック切換指令
はMPX8に供給される。また、図示していないが、第２ク
ロック切換指令は出力レジスタ６に供給されて切換指令
により出力レジスタ６へのデータ入力が禁止状態とな
る。MPX8は第２クロック切換指令に応じて第２クロック
パルスを出力レジスタ６に供給する。これにより出力レ
ジスタ６は供給される第２クロックパルスに同期して保
持データである検出レベルデータをシフト出力する。こ
のシフト出力される検出レベルデータはマイクロコンピ
ュータ７の動作タイミングに同期している。よって、マ
イクロコンピュータ７は出力レジスタ６からの検出レベ
ルデータを読み取り（ステップS6）、読取りを終了する
（ステップS7）と、第１クロック切換指令を発生する
（ステップS8）。MPX8は第１クロック切換指令に応じて
第１クロックパルスを出力レジスタ６に供給する。マイ
クロコンピュータ７は第１クロック切換指令を発生した
後、出力レジスタ６からの読み取った検出レベルデータ
及び動作位置データに応じて定まるフィルタ用係数デー
タ群をマイクロコンピュータ７内のROMから検索する
（ステップS9）。そして、係数データ群の書き換えの必
要があるか否かを判別する（ステップS10）。演算処理
部３内で現在フィルタ回路44の演算処理に用いられてい
るフィルタ用係数データ群と異なる係数データ群が検索
された場合にはフィルタ用係数データ群の書き換えの必
要があると判別する。この場合には検索したフィルタ用
係数データ群をROMから読み出して上記の第２制御信号
として演算処理部３に対して転送する（ステップS1
1）。

このようにフィルタ用係数データ群の書き換えが行なわ
れることにより演算処理行程においてそのフィルタ用係
数データ群を用いてフィルタ回路44が形成され、フィル
タ用係数データ群に応じてその周波数特性が変化するの
である。

このフィルタ回路44の周波数特性は、例えば、音量調整
用ボリュームの動作位置データがMIN（最小）位置に近
いレベルを示すほど高低音部を中音部より出力レベルが
大きい特性となり、MAX（最大）位置に近いレベルを示
すほど平坦な特性となる。また音量調整用ボリュームの
動作位置データがMIN位置に近いレベルを示していても
入力信号レベルが大きくなるほど平坦な特性となる。

また、ATT用係数データ群の書き換えが行なわれること
により演算処理行程においてそのATT用係数データ群を
用いてATT43が形成され、ATT用係数データ群に応じてそ
の減衰率が変化するのである。

第４図はDSP2においてインターフェース４及び出力レジ
スタ5,6を含む演算処理部３の概略的構成を示してい
る。入力レジスタ13にA/D変換器１からディジタル信号
が供給される。入力レジスタ13にはデータバス14が接続
されており、このデータバス14はデータ群を一時記憶す
るデータメモリ22及び乗算器15の一方の入力に接続され
ている。乗算器15の他方の入力には係数データを保持す
るためのバッファメモリ16が接続されている。バッファ
メモリ16には係数RAM17が接続され、RAM17には上記した
フィルタ用係数データ群やATT用係数データ群等の係数
データ群が記憶される。後述のシーケンスコントローラ
20からのタイミング信号に応じてRAM17に記憶された係
数データ群のうちから１つの係数データが順次読み出さ
れ、それがバッファメモリ16に供給されて保持される。
バッファメモリ16に保持された係数データは乗算器15に
供給される。ALU（加算器）18は乗算器15の計算出力を
累算するために設けられており、一方の入力に乗算器15
の計算出力が供給され、他方はデータバス14に接続され
ている。ALU18の計算出力にはアキュームレータ19が接
続され、アキュームレータ19の出力はデータバス14に接
続されている。データバス14には外部メモリ23のデータ
書き込み及び読み出しを制御するメモリ制御回路24が接
続されている。メモリ制御回路24には遅延時間データ群
を記憶する遅延時間RAM25が接続されており、メモリ制
御回路24は遅延時間RAM25に記憶された各遅延時間デー
タだけオーディオ信号データを遅延するように外部メモ
リ23に対して入力オーディオ信号データの書き込み及び
読み出しを行なう。また、データバス14に上記の出力レ
ジスタ5,6が接続されている。

レジスタ13、乗算器15、係数RAM17、ALU18、アキューム
レータ19及びメモリ制御回路24等の動作はシーケンスコ
ントローラ20によって制御される。シーケンスコントロ
ーラ20はプログラムメモリ30に書き込まれた処理プログ
ラムに従って動作すると共にマイクロコンピュータ７か
らの指令に応じて動作する。また、マイクロコンピュー
タ７はキーボード11のキー操作に応じて処理プログラム
の書き換えやRAM17の係数データ及びRAM25の遅延時間デ
ータの書き換えを制御する。

かかる構成の演算処理部３を備えたDSP2においては、デ
ィジタルオーディオ信号データは入力レジスタ13を介し
てデータメモリ22に供給されて記憶される。なお、シー
ケンスコントローラ20は入力レジスタ13からデータを読
み込むタイミング、データメモリ22から乗算器15へ選択
的にデータを転送するタイミング、RAM17から各係数デ
ータを出力するタイミング、乗算器15の乗算動作タイミ
ング、ALU18の加算動作タイミング、アキュームレータ1
9から演算結果のデータを出力するタイミング等のタイ
ミングをとる。

これらのタイミングがとられることにより、データメモ
リ22から入力されたオーディオ信号データは読み出され
てデータバス14を介してデータメモリ22に供給されて記
憶される。データメモリ22に記憶された信号データは順
次読み出されて乗算器15に供給される。一方、RAM17か
ら係数データが順次読み出されてバッファメモリ16に供
給されて保持される。バッファメモリ16から係数データ
が、またデータメモリ22からデータが乗算器15に各々供
給され、乗算器15においてそれらが次々乗算される。こ
の乗算されて得られた値がALU18において前回までの値
（アキュームレータ19に保持された値）と累算されてそ
の演算結果がアキュームレータ19において保持される。
このような演算処理により上記のLPF42やフィルタ回路4
4と同一の動作を得ることができる。

DSP2において得られるLPF42やフィルタ回路44を等価回
路で示すと第５図の如く２次IIR型フィルタとして構成
されたものとなる。このフィルタにおいては、オーディ
オデータ信号が供給される入力端には係数乗算器31及び
遅延素子32が接続されている。遅延素子32の出力には係
数乗算器33及び遅延素子34が接続されている。遅延素子
34の出力には更に係数乗算器35が接続されている。係数
乗算器31,33,35の各出力は乗算器36に接続されている。
加算器36の出力には遅延素子37が接続されている。遅延
素子37の出力には係数乗算器38及び遅延素子39が接続さ
れている。遅延素子39の出力には更に係数乗算器40が接
続されている。係数乗算器38,40の各出力も加算器36に
接続されている。

遅延素子32,34,37,39の各遅延時間は１サンプリング周
期に相当する。よって、乗算器33に供給されるデータは
乗算器31に供給されるデータより１サンプル前のデータ
であり、乗算器35に供給されるデータは乗算器31に供給
されるデータより２サンプル前のデータである。乗算器
38,40についても同様である。

乗算器31,33,35,38,40の各係数の設定に応じてフィルタ
回路やLPFが得られると共にその周波数特性も変化させ
ることができる。従って、DSP2においては係数RAM17に
マイクロコンピュータ７から転送されたフィルタ用及び
LPF用の係数データ群を各々記憶させておき、所定の順
番でその係数データを読み出して乗算器15に供給するの
である。すなわち、フィルタ回路44の形成時にフィルタ
用係数データが順次乗算器15に供給され、これにより供
給されたフィルタ用係数データ群により定まる周波数特
性を有するフィルタ回路44が形成される。また、LPF42
の形成時にLPF用係数データが順次乗算器15に供給さ
れ、これにより供給されたLPF用係数データ群により定
まる周波数特性を有するLPF42が形成される。

かかる２次IIR型フィルタをDSP2によってディジタル処
理により形成する場合、DSP2は次の如く動作する。

先ず、第１ステップにおいてデータメモリ12のｎ番地か
ら入力オーディオ信号データdnを読み出し、またRAM17
から係数データa₂（乗算器35の係数に相当する）を読み
出してバッファメモリ16に転送することにより乗算器15
にて乗算させる。その乗算結果a₂・dnには第１ステップ
より２ステップ後の第３ステップにおいてALU18によっ
て０が加算されてその加算結果がアキュームレータ19に
保持される。

第２ステップにおいてはデータメモリ12のｎ−１番地か
ら信号データdn_-1を読み出し、読み出された信号データ
dn_-1とRAM17から新たに読み出した係数データa₁（乗算
器33の係数に相当する）とを乗算器15にて乗算させる。
その乗算結果a₁・dn_-1には第４ステップにおいてALU18
によってアキュームレータ19の保持値（第３ステップの
加算結果）が加算されてその加算結果がアキュームレー
タ19に保持される。次いで、第３ステップにおいては入
力信号データINをインターフェース13からデータメモリ
12のｎ−２番地及び乗算器15に転送して係数データa
₀（乗算器31の係数に相当する）と乗算器15にて乗算さ
せる。その乗算結果a₀・INには第５ステップにおいてAL
U18によってアキュームレータ19の保持値（第４ステッ
プの加算結果）が加算されてその加算結果がアキューム
レータ19に保持される。

第４ステップにおいてはデータメモリ12のｎ＋２番地か
ら信号データdn₊₂を読み出し、読み出した信号データdn
₊₂とRAM17から新たに読み出した係数データb₂（乗算器4
0の係数に相当する）とを乗算器15にて乗算させる。そ
の乗算結果b₂・dn₊₂には第６ステップにおいてALU18に
よってアキュームレータ19の保持値（第５ステップの加
算結果）が加算されてその加算結果がアキュームレータ
19に保持される。そして第５ステップにおいてはデータ
メモリ12のｎ＋１番地から信号データdn₊₁を読み出し、
読み出された信号データdn₊₁と読み出された係数データ
b₁（乗算器38の係数に相当する）とを乗算器15にて乗算
させる。その乗算結果b₁・dn₊₁には第７ステップにおい
てALU18によってアキュームレータ19の保持値（第６ス
テップの加算結果）が加算されてその加算結果が出力デ
ータとしてアキュームレータ19に保持される。

また、DSP2において検波回路41は負を示すデータ値の場
合にそれを正を示す値に符号変換する動作により形成さ
れる。また、ATT43は信号データを乗算器15によりATT用
係数データ群の係数データと乗算して得られる。

なお、上記した実施例においては、入力オーディオ信号
レベルを検出するレベル検出手段と、該レベル検出手段
及び位置検出手段の各検出出力に応じて周波数特性を変
化するフィルタ手段とをDSPにより構成したが、これに
限らない。例えば、第２図に示した回路をアナログ回路
により構成していも良いのである。

発明の効果 以上の如く、本発明のラウドネスコントロール回路によ
れば、オーディオ信号ラインに周波数特性可変のフィル
タ回路を備え、入力オーディオ信号レベル及び音量調整
用ボリュームの動作位置を各々検出し、各検出出力に応
じてフィルタ回路の周波数特性を変化させ、これにより
入力オーディオ信号に対する周波数特性補償を施すこと
が行なわれる。その周波数特性は音量調整用ボリューム
動作位置が最小位置に近い位置であることを位置検出出
力が示すほど高低音部を強調するように変化し、入力オ
ーディオ信号レベルが高いことをレベル検出出力が示す
ほど平坦な特性になるように変化する。よって、入力オ
ーディオ信号レベルが大きい場合に高低音部が極端に強
調されたり、入力オーディオ信号レベルが小さい場合に
高低音部がもの足りないという不具合を回避することが
でき、音量調整用ボリュームの動作位置がいずれの位置
であっても音質的に良好な再生音を聴取することができ
る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置中のDSPにより演算処理により形成される回
路構成を示すブロック図、第３図はマイクロコンピュー
タの動作を示すフロー図、第４図は演算処理部の構成を
概略的に示すブロック図、第５図はIIR型フィルタの構
成を示す図である。 主要部分の符号の説明 ２……DSP ３……演算処理部 ７……マイクロコンピュータ ９……位置センサ 43……ATT 44……フィルタ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】音量調整用ボリュームをオーディオ信号ラ
   インに備えた音響装置において前記オーディオ信号ライ
   ン中で前記音量調整用ボリュームより前段に設けられ前
   記オーディオ信号ラインへの入力オーディオ信号に対し
   て周波数特性補償を施すラウドネスコントロール回路で
   あって、 前記入力オーディオ信号レベルを検出するレベル検出手
   段と、 前記音量調整用ボリュームの動作位置を検出する位置検
   出手段と、 前記オーディオ信号ラインにおいて前記レベル検出手段
   によるレベル検出位置より後段に設けられ前記レベル検
   出手段及び位置検出手段の各検出出力に応じて変化する
   周波数特性を有するフィルタ手段とからなり、 前記周波数特性は前記音量調整用ボリュームの動作位置
   が最小位置に近い位置であることを前記位置検出手段の
   検出出力が示すほど高低音部を強調するように変化し、
   前記入力オーディオ信号レベルが高いことを前記レベル
   検出手段の検出出力が示すほど平坦な特性になるように
   変化することを特徴とする音響装置のラウドネスコント
   ロール回路。
2. 【請求項２】前記レベル検出手段及び前記フィルタ手段
   はDSP（ディジタル信号プロセッサ）における演算処理
   行程において形成されることを特徴とする請求項１記載
   の音響装置のラウドネスコントロール回路。