DE4039889C2 - Digitalsignal-Verarbeitungsvorrichtung zur arithmetischen Verarbeitung eines digitalen Eingangs-Audiosignals und ihre Verwendung - Google Patents

Description

Die Erfindung betrifft eine Digitalsignal-Verarbeitungsvorrichtung zur arithmetischen Verarbeitung eines digitalen Eingangs-Audiosignals und ihre Verwendung nach dem Oberbegriff von Patentanspruch 1, 5 und 6.

Es ist ein Digitalsignalprozessor bzw. DSP bekannt, der äquivalent zu einem Schaltungsbetrieb ein Ausgangssignal mit hoher Geschwindigkeit durch Rechenverarbeitung (z. B. mit vier Rechenoperationen) eines Digitalsignals, das aus einem Analogsignal umgewandelt wurde, erzeugen kann. Der DSP hat eine Arithmetikprozessoreinrichtung zur Arithmetikverarbeitung eines eingegebenen Digitalsignals. Die Arithmetikprozessoreinrichtung umfaßt einen Datenspeicher zur Speicherung von eingegebenen Digitalsignaldaten und einen Koeffizientenspeicher zur Speicherung einer Vielzahl von Koeffizientendaten. Die Signaldaten und die Koeffizientendaten werden nacheinander aus dem Datenspeicher bzw. dem Koeffizientenspeicher entsprechend einem Programm ausgelesen, und diese Daten werden in einem Multiplizierer miteinander multipliziert. Das Resultat der Multiplikation wird nach jeder Ausführung der Multiplikation akkumuliert. Die im Koeffizientenspeicher zu speichernden Koeffizientendaten werden durch einen externen Mikrocomputer eingeschrieben, und wenn der Inhalt der Arithmetikverarbeitung, z. B. eine Filtercharakteristik eines durch Arithmetikverarbeitung zu bildenden Signals, geändert werden soll, werden die Koeffizientendaten umgeschrieben. Verarbeitungsergebnisdaten der Arithmetikverarbeitungseinrichtung werden über ein Ausgangsregister ausgegeben.

Die Bauelemente des DSP werden synchron mit einem Taktimpuls betrieben, der von einem internen Taktgeber erzeugt wird. Bei der Verarbeitung von Daten wie etwa Audiodaten, die die Durchführung vieler Schritte innerhalb kurzer Zeit erfordern, muß die Frequenz des Taktimpulses hoch sein. Wenn jedoch die Taktimpulsfrequenz hoch ist, werden die Daten vom DSP mit Hochgeschwindigkeit ausgegeben. Die Ausgangsdaten können daher nicht direkt von einem normalen Mikrocomputer gelesen werden, und die Steuerung des DSP etwa beim Neuschreiben der Koeffizientendaten in den Koeffizientenspeicher nach Maßgabe des Verarbeitungsergebnisses vom DSP kann nicht durchgeführt werden.

Es ist ferner bekannt, daß die menschliche Hörempfindlichkeit durch eine Fletcher-Munson-Kurve darstellbar ist, wobei die Frequenzkurve vom Schalldruck abhängt. Das heißt, daß mit abnehmendem Schalldruck Höhen und Tiefen schwerer wahrzunehmen sind. Zum Ausgleich dafür wird ein Tonsystem mit einem Lautstärkeregelkreis versehen, der in Verbindung mit einer Schallpegeleinstelleinrichtung betrieben wird, so daß bei kleinem Schallvolumen Höhen und Tiefen verstärkt werden, während sie mit zunehmendem Schallvolumen abnehmen.

Bei der konventionellen Lautstärkeregelschaltung wird jedoch die Korrektur der Frequenzkurve einfach nur nach Maßgabe einer Betriebsstellung der Schallpegeleinstelleinrichtung geändert. Es gibt daher das Problem, daß im Fall eines großen Audio-Eingangssignalspegels die Höhen und Tiefen übermäßig verstärkt werden, während bei einem kleinen Audioeingangssignalpegel die Höhen und Tiefen ungenügend wahrnehmbar sind.

Ferner ist eine Spektralanzeigevorrichtung bekannt, die eine Frequenzverteilung eines Eingangssignals wie etwa eines Audiosignals anzeigt (z. B. JP-Patentveröffentlichung 58- 43700). Eine solche konventionelle Spektralanzeigevorrichtung hat eine Vielzahl von Pegeldetektoren mit jeweils einem Bandpaß, einem Detektierglied und einem Tiefpaß, um einer Vielzahl von vorbestimmten Frequenzbereichen zu entsprechen.

Der Signalpegel jedes Bereichs wird jeweils von einem Pegeldetektor detektiert, und ein jedem Frequenzbereich entsprechender Detektierpegel wird auf einer Anzeige angezeigt.

Die konventionelle Spektralanzeigevorrichtung benötigt somit eine Vielzahl von Pegeldetektoren entsprechend der Anzahl der Frequenzbänder, um so in endlicher Weise die Frequenzverteilung anzuzeigen, wodurch die Konstruktion sehr komplex wird.

Aus dem Stand der Technik, beispielsweise der DE-A- 33 39 288 oder der DE-A-37 41 253 sind Digitalsignal-Verarbeitungsvorrichtungen der gattungsgemäßen Art, nämlich mit einem Arithmetikprozessor, Halteeinrichtungen, D/A-Umsetzern und einer Taktimpulserzeugungseinrichtung, bekannt. Gemäß der DE-A-37 41 253 wird ein Summensignal durch ein Nutzsignal überlagert, um ein Steuersignal auszubilden, gemäß der DE-A33 39 288 wird das arithmetisch verarbeitete Signal vom Akkumulator an den Speicher und den Vergleicher übergeben. Die Digitalsignal-Verarbeitungsvorrichtungen gemäß diesen Druckschriften können jedoch eine von einem Digitalsignalprozessor auszugebende Datei nicht direkt lesen und diesen nicht abhängig von einem Verarbeitungsergebnis steuern. Insbesondere ist bei den bekannten Digitalsignal- Verarbeitungsvorrichtungen eine Rückführung des verarbeiteten Signals und eine Veränderung der Taktimpulsfrequenz nicht vorgesehen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Digitalsignal-Verarbeitungsvorrichtung der eingangs genannten Art mit einem Arithmetikprozessor und ihre Verwendung anzugeben, bei der die von einem Digitalsignalprozessor auszugebenden Daten von einer Steuereinrichtung direkt gelesen werden können und die den Arithmetikprozessor und damit auch den Digitalsignalprozessor nach Maßgabe eines Verarbeitungsergebnisses steuern kann.

Diese Aufgabe wird erfindungsgemäß durch eine Digitalsignal- Verarbeitungsvorrichtung mit den Merkmalen von Patentanspruch 1 gelöst. Ferner sieht die Erfindung die Verwendung der erfindungsgemäßen Digitalsignal-Verarbeitungsvorrichtung in einem Audiogerät gemäß den Ansprüchen 5 und 6 vor. Durch die erfindungsgemäße Verwendung der Digitalsignal-Verarbeitungsvorrichtung in einem Audiogerät wird einerseits eine gute Tonwiedergabe ungeachtet der Betriebsstellung einer Schallpegeleinstelleinrichtung ermöglicht, andererseits ist es für eine Spektralanzeige nicht mehr erforderlich, eine Vielzahl von Pegeldetektoren entsprechend der Anzahl der Frequenzbereiche vorzusehen, um eine Feinanzeige der Frequenzverteilung zu liefern.

Die Erfindung ist im folgenden von Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels der Digitalsignal-Verarbeitungsvorrichtung nach der Erfindung;

Fig. 2 ein Flußdiagramm für den Betrieb eines Mikrocomputers von Fig. 1;

Fig. 3 ein Blockschaltbild, das den Aufbau eines Arithmetikprozessors von Fig. 1 zeigt;

Fig. 4 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels des Audiogeräts nach der Erfindung;

Fig. 5 ein Blockschaltbild eines Schaltkreises, der durch Arithmetikverarbeitung in einem DSP von Fig. 4 zu bilden ist;

Fig. 6 ein Flußdiagramm, das den Betrieb eines Mikrocomputers von Fig. 4 zeigt;

Fig. 7 ein Blockschaltbild, das den Aufbau eines IIR-Filters zeigt;

Fig. 8 ein Blockschaltbild eines weiteren bevorzugten Ausführungsbeispiels des Audiogeräts nach der Erfindung;

Fig. 9 eine Ansicht einer Anzeigeeinrichtung von Fig. 8;

Fig. 10 ein Blockschaltbild einer Schaltung, die durch Arithmetikverarbeitung in einem DSP von Fig. 8 zu bilden ist;

Fig. 11 ein Flußdiagramm des Betriebs des DSP;

Fig. 12 ein Flußdiagramm, das einen Detektierpegel-Lesebetrieb des Mikrocomputers erläutert;

Fig. 13 die Beziehung zwischen dem Betrieb der Filterkreise, einem Pegeldetektierzeitpunkt und einem Pegelanzeigezeitpunkt; und

Fig. 14 ein Blockschaltbild eines DSP nach der Erfindung.

Gemäß Fig. 1, die ein bevorzugtes Ausführungsbeispiel der Digitalsignal-Verarbeitungsvorrichtung zeigt, wird ein analoges Audiosignal einem A-D-Wandler 1 zugeführt und in ein Digitalsignal umgewandelt. Ein Ausgang des A-D-Wandlers 1 ist mit einem DSP 2 verbunden. Der DSP 2 umfaßt einen Arithmetikprozessor 3 zur arithmetischen Verarbeitung einer Digitalsignalinformation, die vom A-D-Wandler 1 zugeführt wird, nach Maßgabe eines Programms, eine Schnittstelle 4 zur Zuführung von Koeffizientendaten, Signalverzögerungszeitdaten, Programmdaten, Arithmetikverarbeitungsstart- und -stoppbefehlen von einem noch zu beschreibenden Mikrocomputer 7 zu dem Arithmetikprozessor 3, und Ausgangsregister 5 und 6 zur Speicherung eines vom Arithmetikprozessor 3 gelieferten Rechenergebnisses. Das Verschieben und Ausgeben der Daten aus dem Ausgangsregister 6 erfolgt synchron mit einem Taktimpuls, der von einem Multiplexer bzw. MPX 8 geliefert wird. Dem MPX 8 werden erste und zweite Taktimpulse zugeführt, und er liefert selektiv entweder den ersten oder den zweiten Taktimpuls nach Maßgabe eines Wahlbefehls vom Mikrocomputer 7. Der erste Taktimpuls dient der Durchführung der zeitlichen Steuerung des Betriebs des Arithmetikprozessors 3 und wird von einem Taktgeber 12 erzeugt. Der zweite Taktimpuls dient der Durchführung der zeitlichen Steuerung des Betriebs des Mikrocomputers 7, und die Frequenz des zweiten Taktimpulses ist niedriger als die des ersten Taktimpulses. Dem Ausgangsregister 5 wird der erste Taktimpuls zugeführt. Ausgänge der Register 5 und 6 sind mit D-A-Wandlern 9 bzw. 10 verbunden. Die von den Ausgangsregistern 5 und 6 gelieferten Digitalsignale werden in den D-A-Wandlern 9 und 10 in Analogsignale umgewandelt. Der Ausgang des Ausgangsregisters 6 ist ferner mit dem Mikrocomputer 7 verbunden.

Der Mikrocomputer 7 dient als Steuereinheit und umfaßt (nicht gezeigt) einen Mikroprozessor, eine Schnittstelle, einen RAM, einen ROM und einen Taktgeber zur Erzeugung des zweiten Taktimpulses. Eine Eingabetastatur 11 ist ebenfalls mit dem Mikrocomputer 7 verbunden.

Bei dieser Digitalsignal-Verarbeitungsvorrichtung wird das vom A-D-Wandler 1 dem DSP 2 zugeführte Digitalsignal im Arithmetikprozessor 3 nach Maßgabe des Programms rechnerisch verarbeitet. Beispielsweise führt der Arithmetikprozessor 3 eine Rechenverarbeitung zur Gewinnung einer Filterkurve für die Schallfeldregelung des eingegebenen digitalen Audiosignals und eine Verarbeitung der mittleren Pegeldetektierung für das eingegebene digitale Audiosignal durch. Eine Signalinformation als Rechenergebnis wird dem Ausgangsregister 5 oder 6 zugeführt. Das Ausgangsregister 5 führt die Verschiebung und Ausgabe der Haltesignalinformation synchron mit dem ersten vom Taktgeber 12 zugeführten Taktimpuls durch. Normalerweise wird der zweite Taktimpuls vom MPX 8 dem Ausgangsregister 6 zugeführt. Die Ausgangsregister 5 und 6 führen die Verschiebung und Ausgabe der jeweiligen Haltesignalinformation aus und liefern sie an die D-A-Wandler 9 bzw. 10.

Der Mikrocomputer 7 erzeugt einen Zweiter-Takt-Wahlbefehl zu jedem vorbestimmten Zeitpunkt, wie Fig. 2 zeigt (Schritt S1). Der Zweiter-Takt-Wahlbefehl wird dem MPX 8 zugeführt. Der Zweiter-Takt-Wahlbefehl wird ferner (nicht gezeigt) dem Ausgangsregister 6 zugeführt, um die Eingabe von Daten in das Ausgangsregister 6 zu sperren. Der MPX 8 liefert den zweiten Taktimpuls an das Ausgangsregister 6 nach Maßgabe des Zweiter-Takt-Wahlbefehls. Infolgedessen führt das Ausgangsregister 6 die Verschiebung und Ausgabe der Haltesignaldaten synchron mit dem zweiten Taktimpuls durch, der ihm vom MPX 8 zugeführt wird. Diese Signaldaten werden synchron mit der zeitlichen Steuerung des Betriebs des Mikrocomputers 7 verschoben und ausgegeben. Der Mikrocomputer 7 liest die Signaldaten aus dem Ausgangsregister 6 (Schritt S2), und bei Beendigung des Lesevorgangs (Schritt S3) erzeugt der Mikrocomputer 7 einen Erster-Takt-Wahlbefehl zum MPX 8 (Schritt S4). Der MPX 8 liefert den ersten Taktimpuls an das Ausgangsregister 6 aufgrund des Erster-Takt-Wahlbefehls. Nach Erzeugung des Erster-Takt-Wahlbefehls fragt der Mikrocomputer 7 ab, ob eine Modifikation der Koeffizientendaten entsprechend den vom Ausgangsregister 6 ausgelesenen Signaldaten erforderlich ist (Schritt S5). Wenn die ausgelesene Signalinformation einen mittleren Eingangspegel bezeichnet, wenn z. B. der mittlere Eingangspegel gleich oder größer als ein vorbestimmter Wert ist, wird abgefragt, ob eine erste Gruppe von Koeffizientendaten verwendet wird. Wenn andererseits der mittlere Eingangspegel niedriger als der vorbestimmte Wert ist, wird abgefragt, ob eine zweite Gruppe von Koeffizientendaten, die höhere Werte als die erste Gruppe von Koeffizientendaten darstellen, verwendet wird. Wenn eine Modifikation der Koeffizientendaten erforderlich ist, wird eine neue Gruppe von Koeffizientendaten aus dem ROM im Mikrocomputer 7 ausgelesen und dem Arithmetikprozessor 3 zugeführt (Schritt S6). Der Arithmetikprozessor 3 enthält einen noch zu beschreibenden Koeffizienten-RAM 17, und der Speicherinhalt des Koeffizienten-RAM 17 wird durch die übertragene Gruppe von Koeffizientendaten aktualisiert. Infolgedessen wird die Filterkurve als Rechenergebnis im Arithmetikprozessor 3 modifiziert.

Nach Fig. 3, die den Aufbau des Arithmetikprozessors 3 mit Schnittstelle 4, Ausgangsregistern 5 und 6 im DSP 2 zeigt, wird vom A-D-Wandler 1 einem Eingangsregister 13 ein Digitalsignal zugeführt. Das Eingangsregister 13 ist mit einem Datenbus 14 verbunden. Der Datenbus 14 ist mit einem Datenspeicher 22 zur vorübergehenden Speicherung einer Datengruppe und ferner mit einem von zwei Eingängen eines Multiplizierers 15 verbunden. Ein Pufferspeicher 16 zur Zwischenspeicherung einer Koeffizienteninformation ist mit dem anderen Eingang des Multiplizierers 15 verbunden. Ein Koeffizienten-RAM 17 zur Speicherung einer Gruppe von Koeffizientendaten ist mit dem Pufferspeicher 16 verbunden. Eine Koeffizienteninformation der Koeffizientendaten in der Gruppe von Koeffizientendaten wird nacheinander aus dem RAM 17 nach Maßgabe eines Steuersignals von einer Ablaufsteuereinrichtung 20, die noch beschrieben wird, ausgelesen und dem Pufferspeicher 16 zur Zwischenspeicherung zugeführt. Die im Pufferspeicher 16 zwischengespeicherte Koeffizienteninformation wird dem Multiplizierer 15 zugeführt. Eine Arithmetik-Logik-Einheit bzw. ALE 18 ist vorgesehen, um das Rechenergebnis vom Multiplizierer 15 zu akkumulieren. Das Rechenergebnis vom Multiplizierer 15 wird einem der Eingänge der ALE 18 zugeführt, und der Datenbus 14 ist mit dem anderen Eingang der ALE 18 verbunden. Der Rechenausgang der ALE 18 ist mit einem Akkumulator 19 verbunden, und ein Ausgang des Akkumulators 19 ist mit dem Datenbus 14 verbunden. Eine Speichersteuerschaltung 24 zur Steuerung des Einschreibens und Auslesens von Informationen in einen bzw. aus einem externen Speicher 23 ist mit dem Datenbus 14 verbunden. Ein Verzögerungszeit-RAM 25 zur Speicherung einer Verzögerungszeit-Datengruppe ist mit dem Speichersteuerkreis 24 verbunden. Infolgedessen steuert der Speichersteuerkreis 24 das Einschreiben und Auslesen von Audio-Eingangssignaldaten in den bzw. aus dem externen Speicher 23, so daß die Audiosignaldaten um jede Verzögerungszeitinformation, die im Verzögerungszeit-RAM 25 gespeichert ist, verzögert werden. Der Datenbus 14 ist ferner mit den Ausgangsregistern 5 und 6 verbunden.

Der Betrieb des Eingangsregisters 13, des Multiplizierers 15, des Koeffizienten-RAM 17, der ALE 18, des Akkumulators 19 und des Speichersteuerkreises 24 wird von der Ablaufsteuereinrichtung 20 gesteuert. Diese wird nach Maßgabe eines Verarbeitungsprogramms, das in einen Programmspeicher 30 eingeschrieben ist, und eines Befehls vom Mikrocomputer 7 betrieben. Der Mikrocomputer 7 steuert das Neuschreiben des Verarbeitungsprogramms und das Neuschreiben der Koeffizienteninformation im RAM 17 sowie die Verzögerungszeitdaten des RAM 25 nach Maßgabe der Tastenbetätigung über die Eingabetastatur 11.

In dem den Arithmetikprozessor 3 enthaltenden DSP 2 wird die digitale Audiosignalinformation durch das Eingangsregister 13 dem Datenspeicher 22 zugeführt und dort gespeichert. Die Ablaufsteuereinrichtung 20 steuert den Zeitpunkt des Auslesens der Daten aus dem Eingangsregister 13, den Zeitpunkt der selektiven Übertragung der Daten aus dem Datenspeicher 22 zum Multiplizierer 15, den Zeitpunkt der Ausgabe jeder Koeffizienteninformation aus dem RAM 17, einen Multiplikationszeitpunkt im Multiplizierer 15, einen Additionszeitpunkt in der ALE 18 und einen Zeitpunkt der Ausgabe der Rechenergebnisinformation am Ausgang des Akkumulators 19.

Unter Steuerung durch diese Zeitabläufe wird die eingegebene Audiosignalinformation aus dem Datenspeicher 22 ausgelesen und auf dem Datenbus 14 dem Speichersteuerkreis 24 zugeführt. Dieser schreibt die zugeführten Signaldaten nacheinander in den externen Speicher 23 ein. Andererseits werden die Verzögerungszeitdaten nacheinander aus dem Verzögerungszeit- RAM 25 nach Maßgabe des Steuersignals von der Ablaufsteuereinrichtung 20 ausgelesen. Wenn eine durch die Verzögerungszeitinformation bezeichnete Verzögerungszeit abgelaufen ist, wird die Signalinformation nacheinander aus dem externen Speicher 23 durch den Speichersteuerkreis 24 ausgelesen. Die ausgelesene Signalinformation wird auf dem Datenbus 14 dem Datenspeicher 22 zugeführt und sequentiell als Verzögerungssignalinformation gespeichert.

Die durch die obige Datenverzögerungs-Verarbeitung gebildete Audiosignalinformation oder Verzögerungssignalinformation wird aus dem Datenspeicher 22 nacheinander ausgelesen und dem Multiplizierer 15 zugeführt. Andererseits wird die Koeffizienteninformation nacheinander aus dem RAM 17 ausgelesen und dem Pufferspeicher 16 zur Zwischenspeicherung zugeführt. Dann wird die Koeffizienteninformation nacheinander aus dem Pufferspeicher 16 dem Multiplizierer 15 zugeführt, während die Information nacheinander vom Datenspeicher 22 dem Multiplizierer 15 zugeführt wird. Diese Informationen werden nacheinander im Multiplizierer 15 multipliziert. Ein durch die Multiplikation erhaltener Momentanwert wird einem vorhergehenden Wert (d. h. einem im Akkumulator 19 befindlichen Wert) in der ALE 18 hinzuaddiert. Das von der ALE 18 gebildete Rechenergebnis wird im Akkumulator 19 gehalten. Auf diese Weise werden beispielsweise eine anfängliche Reflexionsschallinformation und eine Filterkurven-Verarbeitungsinformation gebildet.

Die zwischengespeicherten Daten im Ausgangsregister 6 werden zwar vom Mikrocomputer 7 zu jedem vorbestimmten Zeitpunkt bei dem obigen bevorzugten Ausführungsbeispiel ausgelesen, die zwischengespeicherten Daten können aber vom Mikrocomputer 7 auch zu einem Zeitpunkt ausgelesen werden, zu dem von dem Arithmetikprozessor 3 ein Rechenergebnis gewonnen wird.

Wenn die zwischengespeicherten Daten im Ausgangsregister 6, die vom Mikrocomputer 7 auszulesen sind, einen Mittelwert von Eingangssignalen bezeichnen, wird das Programm des DSP 2 vorübergehend so gebildet, daß der Arithmetikprozessor 3 einen Mittelwert in einem Teil des Rechenverarbeitungsvorgangs erstellt.

Bei dem oben beschriebenen Ausführungsbeispiel wird der Taktimpuls zur Ausgabe der zwischengespeicherten Daten aus dem Zwischenspeicher, der die Ausgangsdaten vom Arithmetikprozessor enthält, zwischen dem ersten Taktimpuls, der mit dem Betriebsablauf der Arithmetikprozessoreinrichtung synchron ist, und dem zweiten Taktimpuls, dessen Frequenz niedriger als die des ersten Taktimpulses ist, aufgrund des Wahlbefehls ausgewählt. Die zwischengespeicherten Daten im Zwischenspeicher können mit niedrigerer Geschwindigkeit als der Verarbeitungsgeschwindigkeit des DSP ausgegeben werden. Daher können die Ausgangsdaten des DSP direkt von der Steuereinrichtung wie etwa einem Mikrocomputer ausgelesen werden. Infolgedessen können die Inhalte etwa des Koeffizientenspeichers und des Verzögerungszeitspeichers nach Maßgabe der ausgelesenen Daten aktualisiert werden, wodurch eine effektive Nutzung des DSP stattfindet.

Nach Fig. 4, die ein bevorzugtes Ausführungsbeispiel des Audiogeräts für die Lautstärkeregelung zeigt, wird die Digitalsignal- Verarbeitungsvorrichtung von Fig. 1 verwendet, und der Aufbau des Audiogeräts entspricht demjenigen von Fig. 1 mit der Ausnahme, daß mit dem Mikrocomputer 7 ein Stellungssensor 28 verbunden ist. Der Stellungssensor 28 liefert eine Information, die eine Betriebsstellung einer Schallpegeljustiereinrichtung (nicht gezeigt) bezeichnet. Wenn die Schallpegeljustiereinrichtung eine mechanische Einrichtung ist, wird ihre Betriebsstellung als Spannung von einem Potentiometer aufgenommen, und die Spannung wird in digitale Information umgewandelt. Wenn die Schallpegeljustiereinrichtung eine elektronische Einrichtung ist, ist ein Zähler vorgesehen, der einen Zählwert nach Maßgabe einer Auf-Ab- Befehlstaste auf- und abwärts zählt und eine Digitalinformation bildet. Die Schallpegeleinstelleinrichtung ist an einer rückwärtigen Stufe des D-A-Wandlers 9 vorgesehen.

Bei diesem Audiogerät wird vom A-D-Wandler 1 dem DSP 2 ein Digitalsignal zugeführt und von dem Arithmetikprozessor 3 nach Maßgabe eines Programms arithmetisch verarbeitet. Durch diese arithmetische Verarbeitung wird eine Schaltung gemäß Fig. 5 realisiert. Dabei sind ein Detektierglied 41 und ein Dämpfungsglied bzw. ATT 43 mit dem Ausgang des A-D-Wandlers 1 verbunden. Ein Tiefpaß 42 ist mit einem Ausgang des Detektierglieds 41 verbunden, und das Ausgangssignal des Tiefpasses 42 wird dem Ausgangsregister 6 zugeführt. Das ATT 43 ändert den Dämpfungsgrad nach Maßgabe eines ersten Steuersignals. Ein Filter 44 ist mit einem Ausgang des ATT 43 verbunden. Das Filter 44 ändert die Frequenzkurve nach Maßgabe eines zweiten Steuersignals. Ein Ausgangssignal des Filters 44 wird dem Ausgangsregister 5 zugeführt. Der Betrieb des Tiefpasses 42 und des Filters 44 können durch die gleiche arithmetische Verarbeitung im DSP 2 erhalten werden, die in Fig. 3 gezeigt ist.

Das dem DSP 2 zugeführte digitale Audiosignal wird vom Detektierglied 41 detektiert unter Bildung eines Absolutwerts des digitalen Audiosignals, der einen positiven Pegel bezeichnet.

Das detektierte digitale Audiosignal wird vom Tiefpaß 42 gemittelt und dann im Ausgangsregister 6 als Audio-Eingangssignalpegel zwischengespeichert.

Eine Halteinformation, die den im Ausgangsregister 6 gehaltenen Detektierpegel bezeichnet, wird vom Mikrocomputer 7 entsprechend dem zweiten Taktimpuls ausgelesen.

Der Mikrocomputer 7 liest eine Betriebsstellungsinformation der Schallpegeleinstelleinrichtung vom Stellungssensor 28 beispielsweise zu jeder vorbestimmten Periode aus (Schritt S11 von Fig. 6). Dann wird aus dem ROM im Mikrocomputer 7 eine nach Maßgabe der Betriebsstellungsinformation zu definierende Dämpfungskoeffizienten-Datengruppe ausgelesen (Schritt S12). Dann wird abgefragt, ob das Überschreiben der Dämpfungskoeffizienten-Datengruppe erforderlich ist (Schritt S13). Wenn eine Koeffizientendatengruppe abgerufen wird, die von der momentanen zur arithmetischen Verarbeitung des ATT 43 in dem Arithmetikprozessor 3 verwendeten verschieden ist, wird festgestellt, daß das Überschreiben der Dämpfungskoeffizienten- Datengruppe erforderlich ist. In diesem Fall wird die abgerufene Dämpfungskoeffizienten-Datengruppe aus dem ROM ausgelesen und als das erste Steuersignal dem Arithmetikprozessor 3 zugeführt (Schritt S14).

Danach erzeugt der Mikrocomputer 7 einen Zweiter-Takt-Wahlbefehl (Schritt S15). Der Zweiter-Takt-Wahlbefehl wird dem MPX 8 zugeführt. Der Zweiter-Takt-Wahlbefehl wird außerdem (nicht gezeigt) dem Ausgangsregister 6 zugeführt, um die Dateneingabe in dieses zu sperren. Der MPX 8 liefert einen zweiten Taktimpuls an das Ausgangsregister 6 aufgrund des Zweiter-Takt-Wahlbefehls. Infolgedessen führt das Ausgangsregister 6 die Verschiebung und Ausgabe der Detektierpegelinformation als der Halteinformation synchron mit dem zugeführten zweiten Taktimpuls durch. Das Verschieben und Ausgeben der Detektierpegelinformation erfolgt synchron mit der Betriebssteuerung des Mikrocomputers 7. Infolgedessen liest der Mikrocomputer 7 die Detektierpegelinformation aus dem Ausgangsregister 6 aus (Schritt S16). Wenn das Auslesen beendet ist (Schritt S17), erzeugt der Mikrocomputer 7 einen Erster-Takt-Wahlbefehl (Schritt S18). Dann liefert der MPX 8 einen ersten Taktimpuls an das Ausgangsregister 6 aufgrund des Erster-Takt-Wahlbefehls. Nach Erzeugung des Erster-Takt- Wahlbefehls ruft der Mikrocomputer 7 aus seinem ROM eine Filterkoeffizienten- Datengruppe ab, die nach Maßgabe der aus dem Ausgangsregister 6 ausgelesenen Detektierpegelinformation und der Betriebsstellungsinformation zu definieren ist (Schritt S19). Dann wird abgefragt, ob ein Überschreiben der Filterkoeffizienten- Datengruppe erforderlich ist (Schritt S20). Wenn eine Koeffizientendatengruppe abgerufen wird, die von der momentan zur arithmetischen Verarbeitung des Filterkreises 44 im Arithmetikprozessor 3 verwendeten verschieden ist, wird festgestellt, daß das Überschreiben der Filterkoeffizienten- Datengruppe notwendig ist. In diesem Fall wird die abgerufene Filterkoeffizienten-Datengruppe aus dem ROM ausgelesen und als das zweite Steuersignal dem Arithmetikprozessor 3 zugeführt (Schritt S21).

Durch Überschreiben der Filterkoeffizienten-Datengruppe in dieser Weise wird der diese Filterkoeffizienten-Datengruppe nützende Filterkreis 44 bei der arithmetischen Verarbeitung realisiert, und die Frequenzkurve wird nach Maßgabe der Filterkoeffizienten- Datengruppe geändert.

Die Frequenzkurve des Filterkreises 44 ist derart, daß der Ausgangspegel von Höhen und Tiefen höher als derjenige einer mittleren Frequenzkomponente wird, wenn ein durch die Betriebsstellungsinformation der Schallpegeleinstelleinrichtung bezeichneter Pegel näher an eine MIN-Stellung (Minimum-Stellung) rückt, und flacher wird, wenn der durch die Betriebsstellungsinformation bezeichnete Pegel näher an eine MAX-Stellung (Maximal-Stellung) rückt. Ferner ist die Frequenzkurve derart, daß auch dann, wenn der durch die Betriebsstellungsinformation bezeichnete Pegel nahe der MIN- Stellung liegt, der Ausgangspegel flacher wird, wenn ein Eingangssignalpegel größer wird.

Andererseits wird durch Überschreiben der Dämpfungskoeffizienten- Datengruppe in der obenerwähnten Weise das die Dämpfungskoeffizienten-Datengruppe nützende ATT 43 bei der arithmetischen Verarbeitung realisiert, und der Dämpfungsgrad wird nach Maßgabe der Dämpfungskoeffizienten-Datengruppe geändert.

Fig. 7 zeigt ein sekundäres IIR-Filter, das eine Ersatzschaltung des Tiefpasses 42 und des Filterkreises 44 ist, die im DSP 2 gebildet werden; dabei sind ein Koeffizientenmultiplizierer 31 und ein Verzögerungsglied 32 mit einem Eingang verbunden, dem ein Audiodatensignal zugeführt wird. Ein Ausgang des Verzögerungsglieds 32 ist mit einem Koeffizientenmultiplizierer 33 und einem Verzögerungsglied 34 verbunden. Ein Ausgang des Verzögerungsglieds 34 ist mit einem Koeffizientenmultiplizierer 35 verbunden. Ausgänge der Koeffizientenmultiplizierer 31, 33 und 35 sind mit einem Addierer 36 verbunden. Ein Ausgang des Addierers 36 ist mit einem Verzögerungsglied 37 verbunden. Ein Ausgang des Verzögerungsglieds 37 ist mit einem Koeffizientenmultiplizierer 38 und einem Verzögerungsglied 39 verbunden. Ein Ausgang des Verzögerungsglieds 39 ist mit einem Koeffizientenmultiplizierer 40 verbunden. Ausgänge s der Koeffizientenmultiplizierer 38 und 40 sind ferner mit dem Addierglied 36 verbunden.

Jede Verzögerungszeit der Verzögerungsglieder 32, 34, 37 und 39 entspricht einer Abtastperiode. Infolgedessen ist die dem Multiplizierer 33 zuzuführende Information eine Information, die um einen Abtastwert vor der dem Multiplizierer 31 zuzuführenden Information liegt, und die dem Multiplizierer 35 zuzuführende Information ist eine Information, die um zwei Abtastwerte vor der dem Multiplizierer 31 zuzuführenden Information liegt. Ebenso ist die dem Multiplizierer 40 zuzuführende Information eine Information, die vor der dem Multiplizierer 38 zuzuführenden Information liegt.

Entsprechend der Vorgabe jedes Koeffizienten in den Multiplizierern 31, 33, 35, 38 und 40 können ein Filterkreis und ein Tiefpaß erhalten werden, und ihre Frequenzkurven können geändert werden. Infolgedessen werden im DSP 2 eine Filterkoeffizienten- Datengruppe und eine Tiefpaßkoeffizienten- Datengruppe aus dem Mikrocomputer 7 in dem Koeffizienten-RAM 17 gespeichert und aus dem RAM 17 in einer vorbestimmten Folge ausgelesen und dem Multiplizierer 15 zugeführt. Dabei wird zur Realisierung des Filterkreises 44 eine Filterkoeffizienteninformation nacheinander dem Multiplizierer 15 zugeführt unter Bildung des Filterkreises 44, dessen Frequenzkurve nach Maßgabe der zugeführten Filterkoeffizienten- Datengruppe zu definieren ist. Ferner wird zur Realisierung des Tiefpasses 42 eine Tiefpaßkoeffizienteninformation nacheinander dem Multiplizierer 15 zugeführt unter Bildung des Tiefpasses 42 mit einer Frequenzkurve, die nach Maßgabe der zugeführten Tiefpaßkoeffizienten-Datengruppe zu definieren ist.

Wenn ein solches sekundäres IIR-Filter durch digitale Verarbeitung im DSP 2 gebildet ist, läuft der Betrieb des DSP 2 wie folgt ab:

In einem ersten Schritt wird eine eingegebene Audiosignalinformation d_n aus einer n-ten Adresse im Datenspeicher 22 ausgelesen, und eine Koeffizienteninformation a₂ (entsprechend dem Koeffizienten im Multiplizierer 35) wird aus dem RAM 17 ausgelesen und zum Pufferspeicher 16 überführt. Die Signalinformation d_n wird mit der Koeffizienteninformation a₂ im Multiplizierer 15 multipliziert. In einem dritten Schritt nach dem in zwei Schritten durchgeführten ersten Schritt wird 0 zu einem Multiplikationsergebnis a₂ · d_n in der ALE 18 hinzuaddiert, und das Additionsergebnis wird im Akkumulator 19 gehalten.

In einem zweiten Schritt wird eine Signalinformation d_n-1 aus einer (n-1)-ten Adresse im Datenspeicher 22 ausgelesen und mit einer Koeffizienteninformation a₁ (entsprechend dem Koeffizienten im Multiplizierer 33) multipliziert, die neu aus dem RAM 17 ausgelesen und in den Multiplizierer 15 eingegeben wurde. In einem vierten Schritt wird ein Haltewert im Akkumulator 19 (d. h. das im dritten Schritt gebildete Additionsresultat) einem Multiplikationsresultat a₁ · d_n-1 in der ALE 18 hinzuaddiert, und das Additionsergebnis wird im Akkumulator 19 gehalten.

Im dritten Schritt wird eine Eingangssignalinformation IN aus dem Eingangsregister 13 zu einer (n-2)-ten Adresse im Datenspeicher 22 und zum Multiplizierer 15 überführt und mit einer Koeffizienteninformation a₀ (entsprechend dem Koeffizienten im Multiplizierer 13) im Multiplizierer 15 multipliziert. In einem fünften Schritt wird ein Haltewert im Akkumulator 19 (d. h. das im vierten Schritt gebildete Additionsresultat) einem Multiplikationsresultat a₀ · IN in der ALE 18 hinzuaddiert, und das Additionsergebnis wird im Akkumulator 19 gehalten.

Im vierten Schritt wird eine Signalinformation d_n+2 aus einer (n+2)-ten Adresse des Datenspeichers 22 ausgelesen und mit einer Koeffizienteninformation b₂ (entsprechend dem Koeffizienten im Multiplizierer 40), die neu aus dem RAM 17 in den Multiplizierer 15 gelesen wurde, multipliziert. In einem sechsten Schritt wird ein Haltewert im Akkumulator 19 (d. h. das im fünften Schritt gebildete Additionsresultat) einem Multiplikationsresultat b₂ · d_n+2 in der ALE 18 hinzuaddiert, und das Additionsresultat wird im Akkumulator 19 gehalten.

Im fünften Schritt wird eine Signalinformation d_n+1 aus einer (n+1)-ten Adresse im Datenspeicher 22 ausgelesen und mit einer Koeffizienteninformation b₁ (entsprechend dem Koeffizienten im Multiplizierer 38) in dem Multiplizierer 15 multipliziert. In einem siebten Schritt wird ein Haltewert im Akkumulator 19 (d. h. das im sechsten Schritt gebildete Additionsresultat) einem Multiplikationsergebnis b₁ · d_n+1 in der ALE 18 hinzuaddiert, und das Additionsresultat wird als Ausgangsinformation im Akkumulator 19 gehalten.

Wenn die Eingangsinformation negativ ist, kann das Detektierglied 41 im DSP 2 durch Umkehren eines negativen Vorzeichens der Information in ein positives Vorzeichen gebildet werden. Das ATT 43 kann ferner durch Multiplikation der Eingangsinformation mit der Koeffizienteninformation in der Dämpfungskoeffizienten- Datengruppe im Multiplizierer 15 gebildet werden.

Bei dem obigen bevorzugten Ausführungsbeispiel sind die Pegeldetektiereinrichtung zur Detektierung eines Audio-Eingangssignalpegels und die Filter zum Ändern einer Frequenzkurve nach Maßgabe der Detektierausgangssignale von der Pegeldetektiereinrichtung und der Stellungsdetektiereinrichtung von einem DSP gebildet. Die Erfindung ist jedoch nicht auf dieses bevorzugte Ausführungsbeispiel beschränkt. Beispielsweise kann die Schaltung von Fig. 5 durch eine Analogschaltung verwirklicht werden.

Bei dem oben beschriebenen Audiogerät ist in einer Audiosignalleitung ein Filterkreis vorgesehen, der eine Frequenzkurve ändern kann, und ein Audio-Eingangssignalpegel und eine Betriebsstellung einer Schallpegeleinstelleinrichtung werden detektiert. Die Frequenzkurve des Filterkreises wird nach Maßgabe der detektierten Ausgangswerte geändert. Somit kann eine Kompensation der Frequenzkurve für ein Audio-Eingangssignal durchgeführt werden.

Es ist daher möglich, das Problem zu vermeiden, daß bei hohem Audio-Eingangssignalpegel die Höhen und Tiefen übermäßig verstärkt werden oder bei niedrigem Audio-Eingangssignalpegel die Höhen und Tiefen unzureichend sind. Daher kann ein Hörer ohne Rücksicht auf die Betriebsstellung der Schallpegeleinstelleinrichtung eine gute Tonwiedergabe erreichen.

Fig. 8 zeigt eine weitere bevorzugte Ausführungsform des Audiogeräts für eine Spektralanzeige, wobei die Digitalsignal- Verarbeitungsvorrichtung von Fig. 1 verwendet wird; der Aufbau des Audiogeräts entspricht demjenigen von Fig. 1 mit der Ausnahme, daß ein Anzeiger 29 an den Mikrocomputer 7 angeschlossen ist. Gemäß Fig. 9 führt der Anzeiger 29 die Anzeige von Vertikalstrichen aus, deren Anzahl der Anzahl T von Bändern entspricht (z. B. T=9 in Fig. 9). Der Anzeiger 29 ist aus Flüssigkristallanzeigeelementen oder LEDs aufgebaut.

Bei diesem Audiogerät wird vom A-D-Wandler 1 dem DSP 2 ein Digitalsignal zugeführt und entsprechend einem Programm von dem Arithmetikprozessor 3 verarbeitet. Durch diese arithmetische Verarbeitung wird eine Schaltung entsprechend Fig. 10 realisiert. Dabei sind zwei Filterkreise F₁ und F₂ als Detektiereinrichtungen zum Detektieren eines Signalpegels nur einer Eingangssignalkomponente in einem Bereich, der durch ein zuzuführendes Bereichsbezeichnungssignal bezeichnet ist, mit dem Ausgang des A-D-Wandlers 1 verbunden. Der Filterkreis F₁ umfaßt einen Eingangsschalter SW_IN1, einen Bandpaß 52, ein Detektierglied 53, einen Tiefpaß 54 und einen Ausgangsschalter SW_OUT1, während der Filterkreis F₂ einen Eingangsschalter SW_IN2, einen Bandpaß 57, ein Detektierglied 58, einen Tiefpaß 59 und einen Ausgangsschalter SW_OUT2 umfaßt. Die Bandpässe 52 und 57 sind als bereichsveränderliche Filter ausgeführt, die einen Durchlaßbereich ändern können. Der Durchlaßbereich ist selektiv mit einem Bereich von f₁-f_T vorgegeben (wobei T die Anzahl Bereiche bezeichnet und eine ganze Zahl <2 ist), und zwar durch Ändern einer Koeffizientendatengruppe, wie nachstehend beschrieben wird. Ein Addierglied 60 ist mit Ausgängen der Filterkreise F₁ und F₂ verbunden, so daß die Detektierpegel der Filterkreise F₁ und F₂ im Addierglied 60 addiert werden. Der Addierpegel vom Addierglied 60 wird dem Ausgangsregister 6 zur Zwischenspeicherung für jeden Bereich zugeführt.

Wenn durch Betätigung der Eingabetastatur 11 ein Spektralanzeige- Startbefehl erzeugt und dem Mikrocomputer 7 zugeführt wird, beginnt der Mikrocomputer 7 einen Spektralanzeigebetrieb. Dabei erzeugt der Mikrocomputer 7 beispielsweise einen Befehl zur Bildung jedes Elements wie eines Bandpasses und einen EIN/AUS-Befehl für die Eingangs- und Ausgangsschalter und führt diese Befehle dem DSP 2 zu. Nach Empfang dieser Befehle bildet der DSP 2 die Filterkreise F₁ und F₂ nach Maßgabe eines Programms und führt Rechenoperationen zur Pegeldetektierung für jeden Bereich durch.

Nach Fig. 11 setzt der Mikrocomputer 7 eine Variable m auf 1 und ein Flag F auf 1 (Schritt S31). Dann werden der Bandpaß 52, der ein Band f_m durchläßt, und der Bandpaß 57, der ein Band f_m+1 durchläßt, mit den Detektiergliedern 53 und 58 und den Tiefpässen 54 und 59 im DSP 2 vom Mikrocomputer 7 realisiert (Schritt S32). Dann werden die Eingangsschalter SW_IN1 und SW_IN2 eingeschaltet, und die Ausgangsschalter SW_OUT1 und SW_OUT2 werden ausgeschaltet (Schritt S33). Infolgedessen beginnt der DSP 2 einen Pegeldetektierbetrieb für eine Komponente des Bereichs f_m des Eingangssignals im Filterkreis F₁ nach Maßgabe des Programms und beginnt außerdem einen Pegeldetektierbetrieb für eine Komponente des Bereichs f_m+1 des Eingangssignals im Filterkreis F₂ nach Maßgabe des Programms.

Dann fragt der Mikrocomputer 7 ab, ob das Flag F gleich 0 ist (Schritt S34). Bei F=0 wird der Ausgangsschalter SW_OUT1 eingeschaltet (Schritt S35). Infolgedessen wird die vom Filterkreis F₁ detektierte Komponente des Bereichs f_m (beim nächsten Mal wird allerdings ein Bereich f_n ab der Ausführung des Schritts S35 verwendet) als Information dem Ausgangsregister 6 zugeführt und dort gehalten. Infolgedessen liest der Mikrocomputer 7 den Detektierpegel aus dem Ausgangsregister 6 aus (Schritt S36).

Beim Auslesen des Detektierpegels erzeugt der Mikrocomputer 7 einen Zweiter-Takt-Wahlbefehl entsprechend Fig. 12 (Schritt S61) und liefert diesen an den MPX 8. Der Zweiter-Takt- Wahlbefehl wird ebenfalls dem Ausgangsregister 6 zugeführt (nicht gezeigt), um die Dateneingabe in das Ausgangsregister 6 zu sperren. Der MPX 8 liefert aufgrund des Zweiter-Takt- Wahlbefehls einen zweiten Taktimpuls an das Ausgangsregister 6. Infolgedessen führt das Ausgangsregister 6 die Verschiebung und Ausgabe der Detektierpegelinformation als der Halteinformation synchron mit dem zugeführten zweiten Taktimpuls aus. Verschieben und Ausgeben der Detektierpegeldaten ist synchron mit einer Betriebssteuerung des Mikrocomputers 7. Infolgedessen liest der Mikrocomputer 7 die Detektierpegelinformation aus dem Ausgangsregister 6 aus (Schritt S62), und bei Beendigung des Auslesens (Schritt S63) erzeugt der Mikrocomputer 7 den Erster-Takt-Wahlbefehl (Schritt S64). Dann liefert der MPX 8 aufgrund des Erster-Takt-Wahlbefehls wieder einen ersten Taktimpuls an das Ausgangsregister 6.

Nach dem Auslesen der Detektierpegelinformation aus dem Ausgangsregister 6 setzt der Mikrocomputer 7 sämtliche Koeffizientendaten für die Realisierung des Bandpasses 52 und des Tiefpasses 54 auf 0 und schaltet den Eingangsschalter SW_IN1 aus (Schritt S37). Dann liefert der Mikrocomputer 7 ein Treibersignal an den Anzeiger 29 nach Maßgabe der Detektierpegelinformation, um dadurch eine Spektralanalysatoranzeige durchzuführen (Schritt S38). Nach der Spektralanalysatoranzeige wird der Ausgangsschalter SW_OUT1 ausgeschaltet (Schritt S39), und der Variablen m wird 2 hinzuaddiert unter Bildung einer Variablen n (Schritt S40). Dann wird abgefragt, ob die Variable n größer als die Anzahl T der Bereiche ist (Schritt S41). Bei n < T wird T von der Variablen n subtrahiert (Schritt S42), wogegen bei n ≦ T die Variable n unverändert bleibt.

Dann wird der Bandpaß 52 für den Durchlaß eines Bereichs f_n mit dem Detektierglied 53 und dem Tiefpaß 54 im DSP 2 realisiert (Schritt S43), und der Eingangsschalter SW_IN1 wird eingeschaltet (Schritt S44). Infolgedessen beginnt der DSP 2 die Pegeldetektierung für eine Komponente des Bereichs f_n des Eingangssignals im Filterkreis F₁. Dann wird das Flag F auf 1 gesetzt (Schritt S45), und zu der Variablen m wird 1 hinzuaddiert (Schritt S46). Es wird abgefragt, ob m größer als T ist (Schritt S47). Bei m < T wird die Variable m auf 1 gesetzt (Schritt S48), und bei m ≦T wird die Variable m unverändert beibehalten. Nach Ausführung von Schritt S47 oder S48 geht das Programm zu Schritt S34.

Wenn das Programm nach Ausführung von Schritt S47 oder S48 zu Schritt S34 zurückspringt, wird F=1 gehalten, und infolgedessen geht das Programm zu Schritt S49. In Schritt S49 wird der Ausgangsschalter SW_OUT2 eingeschaltet. Somit wird die vom Filterkreis F₂ detektierte Komponente des Bereichs f_m+1 des Eingangssignals (ab Ausführung von Schritt S49 beim nächsten Mal wird jedoch der Bereich f_n verwendet) als Information dem Ausgangsregister 6 zugeführt und dort gehalten. Infolgedessen liest der Mikrocomputer 7 den Detektierpegel aus dem Ausgangsregister 6 aus (Schritt S50). Der Auslesevorgang des Detektierpegels wird entsprechend den Schritten S61- S64 durchgeführt, wie bereits beschrieben wurde.

Nach dem Auslesen der Detektierpegelinformation aus dem Ausgangsregister 6 setzt der Mikrocomputer 7 sämtliche Koeffizientendaten für die Realisierung des Bandpasses 57 und des Tiefpasses 59 auf 0 und schaltet den Eingangsschalter SW_IN2 aus (Schritt S51). Dann liefert der Mikrocomputer 7 ein Treibersignal an den Anzeiger 29 entsprechend der Detektierpegelinformation, so daß eine Spektralanalysatoranzeige erfolgt (Schritt S52). Nach der Spektralanalysatoranzeige wird der Ausgangsschalter SW_OUT2 ausgeschaltet (Schritt S53), und der Variablen m wird 2 hinzuaddiert unter Bildung einer Variablen n (Schritt S54). Dann wird abgefragt, ob die Variable n größer als die Anzahl T von Bereichen ist (Schritt S55). Bei n < T wird T von der Variablen n subtrahiert (Schritt S57), während bei n ≦ T die Variable n unverändert bleibt.

Dann wird der Bandpaß 57, der den Bereich f_n durchläßt, mit dem Detektierglied 58 und dem Tiefpaß 59 im DSP 2 realisiert (Schritt S57), und der Eingangsschalter SW_IN2 wird eingeschaltet (Schritt S58). Somit beginnt der DSP 2 den Pegeldetektierbetrieb für den Bereich f_n des Eingangssignals im Filterkreis F₂. Dann wird das Flag F auf 0 rückgesetzt (Schritt S59), und das Programm geht zu Schritt S46.

Auf diese Weise wiederholt der Mikrocomputer 7 die Pegeldetektierung unter sequentieller Gewinnung des Detektierpegels für jeden Bereich, der im Ausgangsregister 6 des DSP 2 zu halten ist, und erzeugt nacheinander das Treibersignal entsprechend dem Detektierpegel. Ein Signalpegel für jeden Bereich wird im Anzeiger 29 entsprechend Fig. 9 nach Maßgabe des Treibersignals angezeigt, das den Anzeigepegel der Vertikalstriche der Anzahl T bezeichnet, und der Anzeigepegel für den ausgelesenen Bereich wird jedesmal beim Auslesen der Detektierpegelinformation aktualisiert.

Fig. 13 zeigt die Beziehung zwischen dem Betrieb in jedem Filterkreis, einem Pegeldetektierzeitpunkt und einem Pegelanzeigezeitpunkt. Dabei bezeichnen Pfeile → die Beibehaltung des vorhergehenden Zustands, und 0 zeigt an, daß der Bandpaß und der Tiefpaß nicht realisiert sind.

Der Betrieb des Bandpasses und des Tiefpasses kann mit der gleichen arithmetischen Verarbeitung durch den DSP 2 wie in Fig. 3 erreicht werden. Eine Ersatzschaltung des Bandpasses und des Tiefpasses, die durch den DSP 2 zu bilden ist, kann entsprechend dem sekundären IIR-Filter von Fig. 7 aufgebaut sein.

In Fig. 7 können der Bandpaß und der Tiefpaß gebildet werden, und ihre Frequenzkurven können nach Maßgabe der Vorgabe jedes Koeffizienten in den Multiplizierern 31, 33, 35, 38 und 40 geändert werden. Somit sind eine Koeffizientendatengruppe für die Bereiche f₁-f_n des Bandpasses und eine Koeffizientendatengruppe für den Tiefpaß im Koeffizienten-RAM 17 im DSP 2 gespeichert, und eine Koeffizienteninformation wird aus dem RAM 17 in vorbestimmter Folge ausgelesen und dem Multiplizierer 15 zugeführt. Dabei wird die Koeffizientendatengruppe als das Bereichsbezeichnungssignal dem Multiplizierer 15 zugeführt, um dadurch den Bereich vorzugeben.

Bei dem so aufgebauten Audiogerät für die Spektralanzeige sind wenigstens zwei Pegeldetektiereinrichtungen vorgesehen mit jeweils einem bereichsänderbaren Filter, so daß nur eine Komponente eines Eingangssignals in einem durch ein zuzuführendes Bereichsbezeichnungssignal bezeichneten Bereich durchgelassen wird. Die Detektiereinrichtung detektiert einen Ausgangspegel jedes bereichsänderbaren Filters. Das Bereichsbezeichnungssignal, das einen aus einer Vielzahl von verschiedenen Frequenzbereichen bezeichnet, wird zu einem vorbestimmten Zeitpunkt erzeugt und wird abwechselnd den beiden Pegeldetektiereinrichtungen zugeführt. Ein von den Detektiereinrichtungen detektierter Pegel wird ausgelesen, wenn eine vorbestimmte Zeitdauer nach der Zuführung des Bereichsbezeichnungssignals abgelaufen ist, und der ausgelesene Detektierpegel, der dem bezeichneten Bereich entspricht, wird in einem Anzeiger angezeigt. Es ist daher nicht notwendig, die Anzahl der Pegeldetektiereinrichtungen mit der Anzahl der Frequenzbereiche in Übereinstimmung zu bringen, sondern es sind nur wenigstens zwei Pegeldetektiereinrichtungen erforderlich, wodurch der Aufbau vereinfacht ist. Unter Anwendung des DSP können insbesondere die Pegeldetektiereinrichtungen für verschiedene Bereiche ohne weiteres in einem einzigen Element gebildet werden, so daß das Audiogerät allgemein kompakt gebaut werden kann.

Wie oben erwähnt, wird ferner der von der Pegeldetektiereinrichtung detektierte Pegel ausgelesen, wenn seit der Zuführung des Bereichsbezeichnungssignals zu dem bereichsänderbaren Filter eine vorbestimmte Zeitdauer abgelaufen ist. Mit anderen Worten heißt das, daß der Detektierpegel so lange nicht ausgelesen wird, bis eine Frequenzkurve des bereichsänderbaren Filters bei der Änderung des bezeichneten Bereichs stabil wird. Daher kann die fehlerhafte Pegeldetektierung verhindert werden, was eine präzise Spektralanzeige sicherstellt.

Da ferner wenigstens zwei Pegeldetektiereinrichtungen verwendet werden, kann ein Zeitverlust bis zur Stabilisierung des Betriebs vermieden werden, indem beispielsweise der folgende Betrieb wiederholt wird. Nachdem der Bereich einer der beiden Pegeldetektiereinrichtungen geändert ist, wird der Detektierpegel von der anderen Pegeldetektiereinrichtung ausgelesen. Unmittelbar danach wird der Bereich der anderen Pegeldetektiereinrichtung geändert, und der Detektierpegel wird von der einen Pegeldetektiereinrichtung ausgelesen.

Fig. 14 zeigt einen DSP 50 mit zwei Eingabebausteinen IN₁ und IN₂; ein analoges Audiosignal wird von einer analogen Audiosignalquelle 61, z. B. einem Abstimmgerät, über einen A- D-Wandler 62 dem ersten Eingabebaustein IN₁ zugeführt, und ein digitales Audiosignal wird von einer digitalen Audiosignalquelle 64 wie etwa einem CD-Plattenspieler über eine digitale Audioschnittstelle bzw. DIR 65 dem zweiten Eingabebaustein IN₂ zugeführt. Der erste Eingabebaustein IN₁ ist mit einem Wählschalter 70 verbunden, so daß ein digitales Eingangssignal zum ersten Eingabebaustein 66 zugeführt wird. Der zweite Eingabebaustein IN₂ ist direkt mit einem Eingangsregister 67 verbunden und ebenfalls mit dem Wählschalter 70 gekoppelt. Der Wählschalter 70 liefert selektiv entweder das Digitalsignal vom ersten Eingabebaustein IN₁ oder das Digitalsignal vom zweiten Eingabebaustein IN₂ an das Eingangsregister 66, und zwar nach Maßgabe eines Steuersignals, das in einem Steuerregister 31 gehalten ist, wie noch erläutert wird.

Ausgänge der Eingangsregister 66 und 67 sind mit einem Datenbus 68 verbunden. Der Datenbus 68 ist mit einem Datenspeicher 71 zur zeitweisen Speicherung einer Datengruppe verbunden und ist ferner durch einen Pufferspeicher 79 mit einem von zwei Eingängen eines Multiplizierers 72 verbunden. Ein Koeffizientenspeicher 74 zur Speicherung einer Koeffizientendatengruppe ist über einen Pufferspeicher 73 mit dem anderen Eingang des Multiplizierers 72 verbunden. Eine Koeffizienteninformation der Koeffizientendatengruppe wird sequentiell aus dem Koeffizientenspeicher 74 nach Maßgabe eines Steuersignals von einer Ablaufsteuereinrichtung 80, die noch beschrieben wird, ausgelesen und dem Pufferspeicher 73 zur Zwischenspeicherung zugeführt. Die im Pufferspeicher 73 gehaltene Koeffizienteninformation wird dem Multiplizierer 72 zugeführt. Eine ALE 75 ist vorgesehen zur Akkumulation eines Rechenausgangswerts des Multiplizierers 72. Der Rechenausgangswert vom Multiplizierer 72 wird einem der beiden Eingänge der ALE 75 zugeführt, und der Datenbus 68 ist mit dem anderen Eingang der ALE 75 verbunden. Ein Rechenausgang der ALE 75 ist mit einem Akkumulator 76 verbunden, und ein Ausgang des Akkumulators 76 ist mit dem Datenbus 68 verbunden. Der Datenbus 68 ist außerdem mit Ausgangsregistern 77 und 78 verbunden. Die Ausgangsregister 77 und 78 halten Signalinformation, die arithmetisch verarbeitet wurde, und geben die gehaltene Information an einem ersten Ausgabebaustein OUT₁ bzw. einem zweiten Ausgabebaustein OUT₂ aus.

Die zeitliche Betriebssteuerung der Datenüberführung und der Rechenvorgänge im Datenspeicher 71, im Multiplizierer 72, im Koeffizientenspeicher 74, in der ALE 75, im Akkumulator 76 usw. erfolgt durch die Ablaufsteuereinrichtung 80. Diese wird nach Maßgabe eines Verarbeitungsprogramms, das in einen Programmspeicher 85 eingeschrieben ist, und eines Befehls von einem Mikrocomputer 83 betrieben. Ein Steuersignal als Befehl vom Mikrocomputer 83 wird über eine Schnittstelle 82 dem Steuerregister 81 zugeführt und dort gehalten. Der Mikrocomputer 83 steuert das Überschreiben des Verarbeitungsprogramms und das Überschreiben der Koeffizientendaten im Koeffizientenspeicher 74 entsprechend der Betätigung von Tasten einer Eingabetastatur 84. Das Steuerregister 81 hat eine Vielzahl von Haltebits, deren Halteinhalte vorläufig definiert sind, und dient dem Informationsaustausch wie etwa der Synchronisierung zwischen dem digitalen Audioeingangssignal, dem DSP 50 und dem Mikrocomputer 83 sowie der Wahl der Steuerung des Wählschalters 70.

Der DSP 50 umfaßt ferner Elemente (nicht gezeigt) wie eine Speichersteuerschaltung zur Steuerung des Einschreibens und Auslesens von Information in einen bzw. aus einem externen Speicher zur Vorbereitung einer Verzögerungsinformation und einen Verzögerungszeitspeicher zur Speicherung einer Verzögerungszeit-Datengruppe.

Die DIR 65 ist vorgesehen, um ein zweiphasenmoduliertes Digitalsignal zu demodulieren.

Bei diesem DSP 50 wählt der Wählschalter 70 normalerweise den ersten Eingabebaustein IN₁ aus. In diesem Normalzustand, in dem der erste Eingabebaustein IN₁ ausgewählt ist, wird das vom A-D-Wandler 62 dem ersten Eingabebaustein IN₁ zugeführte digitale Audiosignal als Signalinformation durch den Wählschalter 70 dem Eingangsregister 66 zugeführt. Synchron mit der Signalinformation zum Eingangsregister 66 läuft ein Programmzähler (nicht gezeigt) und zählt von einem Anfangswert aus, und ein Operationsschritt des Programms wird sequentiell aus dem Programmspeicher 85 ausgelesen und der Ablaufsteuereinrichtung 80 zugeführt. Angenommen, daß das in dem Programmspeicher 85 befindliche Programm einen Befehlsschritt für die Überführung der Signalinformation, die in das Eingangsregister 66 eingegeben ist, zum Datenspeicher 71 aufweist, und daß das Programm ein erstes Programm zur Durchführung vorbestimmter Rechenverarbeitungsvorgänge ist, so erzeugt die Ablaufsteuereinrichtung 80 ein Steuersignal als Betriebsbefehl nach Maßgabe des Überführungsbefehlsschritts, wodurch die im Eingangsregister 66 gehaltene Signalinformation auf dem Datenbus 68 zum Datenspeicher 71 überführt und in eine vorbestimmte Adresse im Datenspeicher 71 eingeschrieben wird.

Bei der vorbestimmten arithmetischen Verarbeitung wird die Eingangssignalinformation zum ersten Eingabebaustein IN₁ sequentiell überführt und in den Datenspeicher 71 eingeschrieben, und die im Datenspeicher 71 gespeicherte Signalinformation wird sequentiell ausgelesen und dem Pufferspeicher 79 zugeführt und dort gehalten. Andererseits wird die Koeffizienteninformation sequentiell aus dem Koeffizientenspeicher 74 ausgelesen und dem Pufferspeicher 73 zugeführt und dort gehalten. Die Koeffizienteninformation wird aus dem Pufferspeicher 73 dem Multiplizierer 72 zugeführt, und die Signalinformation wird aus dem Pufferspeicher 79 dem Multiplizierer 72 zugeführt. Dann wird die Koeffizienteninformation sequentiell mit der Signalinformation im Multiplizierer multipliziert. Ein Multiplikationsergebnis des Multiplizierers 72 wird zu einem vorhergehenden Wert (d. h. einem im Akkumulator 76 gehaltenen Wert) in der ALE 75 hinzugefügt. Ein Akkumulationsresultat von der ALE 75 wird dem Akkumulator 76 zugeführt und dort gehalten.

Wenn die gleiche arithmetische Verarbeitung wie durch das erste Programm für das von der DIR 65 dem zweiten Eingabebaustein IN₂ zugeführte digitale Audiosignal angewandt wird, während der erste Eingabebaustein IN₁ im Wählschalter 70 gewählt ist, muß beim Stand der Technik das erste Programm im Programmspeicher 85 in ein zweites Programm umgeschrieben werden, das einen Befehlsschritt zur Überführung der eingegebenen Signalinformation im Eingangsregister 67 in den Datenspeicher 71 enthält, so daß die vorbestimmte arithmetische Verarbeitung durchgeführt werden kann.

Wenn die Eingabetastatur 84 bei ausgewähltem erstem Eingabebaustein IN₁ betätigt wird, um ein Eingabebaustein- Wählbefehlssignal zu erzeugen, liefert der Mikrocomputer 83 ein neues Steuersignal über die Schnittstelle 82 zu einer vorbestimmten Bitposition (die mit dem Wählschalter 70 verbunden ist) in dem Steuerregister 81. Infolgedessen wird der Halteinhalt an der vorbestimmten Bitstelle im Steuerregister 81 beispielsweise von logisch "0" zu logisch "1" invertiert. Daher wird der Wählschalter 70 betätigt und wählt den zweiten Eingabebaustein IN₂. Bei ausgewähltem zweitem Eingabebaustein IN₂ wird das von der DIR 65 dem zweiten Eingabebaustein IN₂ zugeführte digitale Audiosignal als Signalinformation durch den Wählschalter 70 dem Eingangsregister 66 zugeführt. Somit wird die dem zweiten Eingabebaustein IN₂ zugeführte Signalinformation dem Eingangsregister 66 zugeführt und dort gehalten. Infolgedessen muß das im Programmspeicher 85 befindliche erste Programm nicht umgeschrieben werden, wenn die vorbestimmte arithmetische Verarbeitung auszuführen ist. Das heißt also, daß synchron mit der Signalinformation vom zweiten Eingabebaustein IN₂ zum Eingangsregister 66 der Programmzähler aktiviert wird und von einem Anfangswert aus zählt, und daß der Operationsschritt des ersten Programms sequentiell aus dem Programmspeicher 85 ausgelesen und der Ablaufsteuereinrichtung 80 zugeführt wird. Dann erzeugt die Ablaufsteuereinrichtung 80 ein Steuersignal nach Maßgabe des Übertragungsbefehlsschritts im ersten Programm, wodurch die im Eingangsregister 66 gehaltene Signalinformation über den Datenbus 68 dem Datenspeicher 71 zugeführt und in eine vorbestimmte Adresse im Datenspeicher 71 eingeschrieben wird.

Das digitale Audiosignal ist ein paralleles Datensignal, das aus einer Vielzahl von Bits, die eine Audioinformation bezeichnen, Taktbits sowie rechten und linken Kanalbits gebildet ist. Die rechten und linken Kanalbits geben an, welcher der rechten und linken Kanäle die Audioinformation ist. Beispielsweise bezeichnet logisch "1" den linken Kanal, und logisch "0" bezeichnet den rechten Kanal. Die rechten und linken Kanalbits werden dem Steuerregister 81 zugeführt. Synchron mit der Invertierung von logisch "0" zu logisch "1" des rechten und linken Kanalbits wird der Programmzähler angestoßen und zählt von einem Anfangswert aus, und die Ablaufsteuereinrichtung 80 erzeugt ein Steuersignal.

Der Wählschalter liefert zwar selektiv an das Eingangsregister 66 eines der Signale, die dem ersten und dem zweiten Eingabebaustein IN₁ und IN₂ bei dem obigen DSP 50 zugeführt werden, er kann aber auch selektiv einem einzigen Eingangsregister eines von mehreren Signalen zuführen, die drei oder mehr Eingabebausteinen zugeführt sind.

Wie vorstehend beschrieben, ist eine Wähleinrichtung vorgesehen, die selektiv einen von mehreren Eingabebausteinen mit einem einzigen Eingangsregister nach Maßgabe eines Steuersignals verbindet. Somit kann die gleiche arithmetische Verarbeitung, die bei einem dem ersten Eingabebaustein zugeführten Digitalsignal angewandt wird, auch bei einem dem zweiten Eingabebaustein zugeführten Digitalsignal angewandt werden, ohne daß ein in einen internen Speicher eingeschriebenes Programm umgeschrieben werden muß. Infolgedessen kann die Anzahl der im internen Speicher des Mikrocomputers zu speichernden Programme verringert werden, so daß kein Speicher mit großer Speicherkapazität benötigt wird und Kosten gesenkt werden. Außerdem kann die Häufigkeit des Neuschreibens des Programms im DSP verringert werden, wodurch die Verarbeitungsbelastung durch den Mikrocomputer verringert wird.

Außerdem können die beiden dem ersten und dem zweiten Eingabebaustein zugeführten Digitalsignale gleichzeitig unter Nutzung des DSP mit Kaskadenschaltung oder gleichzeitiger Eingabe von Ausgangssignalen von zwei Systemen aus einem 4- Kanal-A-D-Wandler verarbeitet werden.

Claims (7)

1. Digitalsignal-Verarbeitungsvorrichtung, mit:
einem Arithmetikprozessor (3) zur arithmetischen Verarbeitung eines digitalen Eingangs-Audiosignals mit Hochgeschwindigkeit, nach Maßgabe eines vorbestimmten Programms;
einer Halteeinrichtung (6) zum Halten einer Ausgangsinformation des Arithmetikprozessors (3) und zur Ausgabe einer gehaltenen Information synchron mit einem zuzuführenden Taktimpuls;
einem D/A-Umsetzer zum Umsetzen der gehaltenen Ausgangsinformation in ein Analogsignal; und
einer Taktimpulserzeugungseinrichtung (8), die der Halteeinrichtung (6) einen ersten Taktimpuls synchron mit einem Betriebszeitpunkt des Arithmetikprozessors zuführt;
dadurch gekennzeichnet, daß
eine Steuereinrichtung (7) zum Bilden eines Wahlbefehls vorgesehen ist, um die gehaltene Information der Halteeinrichtung zu lesen, und daß
die Taktimpulserzeugungseinrichtung (8) aufgrund des Wahlbefehls der Halteeinrichtung (6) einen zweiten Taktimpuls zuführt, dessen Frequenz niedriger als die des ersten Taktimpulses ist.

2. Digitalsignal-Verarbeitungsvorrichtung nach Anspruch 1, gekennzeichnet dadurch, daß die Steuereinrichtung (7) eine Ausgangsinformation aus der Halteeinrichtung (6) ausliest, einen Pegel des im Arithmetikprozessor (3) verarbeiteten digitalen Tonsignals nach Maßgabe der gelesenen Ausgangsinformation erfaßt und den Arithmetikprozessor (3) nach Maßgabe des erfaßten Pegels steuert.

3. Digitalsignal-Verarbeitungsvorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch
eine Mehrzahl von Eingabebausteinen (IN₁, IN₂) zur Eingabe von zu verarbeitenden Digitalsignalen;
eine den Eingabebausteinen entsprechende Mehrzahl von Eingangsregistern (66, 67) zum Halten der den Eingabebausteinen zugeführten Digitalsignale, wobei Ausgänge der Eingangsregister mit einem gemeinsamen Datenbus (68) verbunden sind; und
eine Wähleinrichtung (70) zum selektiven Verbinden eines der Eingabebausteine mit einem der Eingangsregister nach Maßgabe eines Steuersignals.

4. Digitalsignal-Verarbeitungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Wähleinrichtung (70) ein Steuerregister (81) aufweist zum Halten eines Eingabebaustein-Wählbefehlssignals, das der Wähleinrichtung extern als das Steuersignal zuführbar ist.

5. Verwendung einer Digitalsignal-Verarbeitungsvorrichtung nach Anspruch 1 in einem Audiogerät zur Kompensation einer Frequenzkurve eines Audio-Eingangssignals in einem Tonsystem mit einer Schallpegeleinstelleinrichtung in einer Audiosignalleitung, gekennzeichnet durch
eine Pegeldetektiereinrichtung (41), die einen Pegel des Audio-Eingangssignals detektiert;
eine Stellungsdetektiereinrichtung (28), die eine Betriebsstellung der Schallpegeleinstelleinrichtung detektiert; und
eine in der Audiosignalleitung vorgesehene Filtereinrichtung (44), deren Frequenzkurve nach Maßgabe von Ausgangssignalen der Pegeldetektiereinrichtung (41) und der Stellungsdetektiereinrichtung (28) zu ändern ist, wobei die Pegeldetektiereinrichtung (41) und die Filtereinrichtung (44) in Arithmetikverarbeitung durch die Digitalsignal-Verarbeitungsvorrichtung (2) realisiert sind.

6. Verwendung einer Digitalsignal-Verarbeitungsvorrichtung nach Anspruch 1 in einem Audiogerät, gekennzeichnet durch
wenigstens zwei Pegeldetektiereinrichtungen (F₁, F₂) mit jeweils einem bereichsänderbaren Filter (52, 57), das nur eine Komponente eines Eingangssignals in einem von einem zuzuführenden Bereichsbezeichnungssignal bezeichneten Bereich durchläßt, zur Detektierung von Ausgangspegeln der bereichsänderbaren Filter (52, 57);
einen Bezeichnungssignalerzeuger zur Erzeugung des Bereichsbezeichnungssignals, der einen von mehreren verschiedenen Frequenzbereichen zu einem vorbestimmten Zeitpunkt bezeichnet und das Bereichsbezeichnungssignal abwechselnd nacheinander den beiden Pegeldetektiereinrichtungen (F₁, F₂) zuführt; und
eine Steuereinrichtung (7), die einen Detektierpegel der Pegeldetektiereinrichtung ausliest, wenn nach der Zuführung des Bereichsbezeichnungssignals zu den bereichsänderbaren Filtern (52, 57) eine vorbestimmte Zeitdauer abgelaufen ist, und an einem Anzeiger (29) den jedem Bereich entsprechenden ausgelesenen Detektierpegel anzeigt, wobei die Pegeldetektiereinrichtungen (F₁, F₂) in Arithmetikverarbeitung durch die Digitalsignal-Verarbeitungsvorrichtung realisiert sind.

7. Verwendung einer Digitalsignal-Verarbeitungsvorrichtung in einem Audiogerät nach Anspruch 6, dadurch gekennzeichnet, daß zusätzlich zu dem bereichsänderbaren Filter (52, 57) jede Pegeldetektiereinrichtung ein Detektierglied (53, 58) zur Detektierung eines Ausgangssignals des bereichsänderbaren Filters und einen Tiefpaß (54, 59) zur Mittelung eines Ausgangssignals vom Detektierglied (53, 58) aufweist.