JPH0733811B2 - 自動車の制御装置 - Google Patents
自動車の制御装置Info
- Publication number
- JPH0733811B2 JPH0733811B2 JP59190091A JP19009184A JPH0733811B2 JP H0733811 B2 JPH0733811 B2 JP H0733811B2 JP 59190091 A JP59190091 A JP 59190091A JP 19009184 A JP19009184 A JP 19009184A JP H0733811 B2 JPH0733811 B2 JP H0733811B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- voltage
- battery
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
- F02D41/2425—Particular ways of programming the data
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、常時バッテリによってバックアップされた書
き換え可能な制御用メモリを有する自動車の制御装置に
関する。
き換え可能な制御用メモリを有する自動車の制御装置に
関する。
最近では、自動車の各種制御装置の分野にも多くのマイ
クロコンピュータ技術が導入され活用されている。その
中で、例えば自動車エンジンの燃焼状態の制御に関し、
当該エンジンの経年変化に応じてその都度新しく制御デ
ータ（点火時期、空燃比等の）を記憶（書き込み）し、
この最新の制御データに基づいて制御を行う、いわゆる
学習制御装置と言われるものがある（例えば、特開昭57
−186041号公報参照）。
クロコンピュータ技術が導入され活用されている。その
中で、例えば自動車エンジンの燃焼状態の制御に関し、
当該エンジンの経年変化に応じてその都度新しく制御デ
ータ（点火時期、空燃比等の）を記憶（書き込み）し、
この最新の制御データに基づいて制御を行う、いわゆる
学習制御装置と言われるものがある（例えば、特開昭57
−186041号公報参照）。
この学習制御装置では、一般に常に最新の制御データを
記憶するための書き換え可能な揮発性のメモリ（RAM）
を有しており、このメモリの人出力をROMを備えたCPUの
制御指令によって制御することによってエンジンの燃焼
状態などを管理するようになっている。
記憶するための書き換え可能な揮発性のメモリ（RAM）
を有しており、このメモリの人出力をROMを備えたCPUの
制御指令によって制御することによってエンジンの燃焼
状態などを管理するようになっている。
そして、上記メモリは揮発性であるところから、常時バ
ッテリに接続されバッテリ電圧によってその制御データ
の記憶状態をバックアップされるようになっている。
ッテリに接続されバッテリ電圧によってその制御データ
の記憶状態をバックアップされるようになっている。
ところが、自動車の場合、一般の制御装置と異なり、バ
ッテリのディスチャージが生じ易くそれによって上記バ
ックアップ電圧が低下したり、あるいは改造、修理など
のために修理工場などでバッテリ自体を取外してしまっ
たりすることが多く、その場合に上記メモリの新しい制
御データを消失してしまうことも起こり得る。そして、
その後このような電圧低下、電源断によるメモリ異変の
情況を無視してそのまま制御を行うと誤ったデータによ
り不適切な制御を行ってしまうことになる。
ッテリのディスチャージが生じ易くそれによって上記バ
ックアップ電圧が低下したり、あるいは改造、修理など
のために修理工場などでバッテリ自体を取外してしまっ
たりすることが多く、その場合に上記メモリの新しい制
御データを消失してしまうことも起こり得る。そして、
その後このような電圧低下、電源断によるメモリ異変の
情況を無視してそのまま制御を行うと誤ったデータによ
り不適切な制御を行ってしまうことになる。
（発明の目的） 本発明は、以上のような問題点を解消するためになされ
たもので、バッテリ電源の遮断を含めてバッテリから書
き込みメモリへのバックアップ電圧が、所定電圧以下に
低下したことを自動的に検出し、一旦そのような状態に
なった場合には新にバックアップ電圧が正常な値になっ
たとしても当該書き込みメモリの動作を停止させて少な
く共以後当該書き込みメモリからの制御データによる制
御は行わないようにするとともに基本となる固定メモリ
からの制御データを入力してメモリし、該新に入力され
た基本制御データを使用して制御を実行するようにする
ことによって誤った制御データによる不適切な制御を生
じないようにした自動車の制御装置を提供することを目
的とするものである。
たもので、バッテリ電源の遮断を含めてバッテリから書
き込みメモリへのバックアップ電圧が、所定電圧以下に
低下したことを自動的に検出し、一旦そのような状態に
なった場合には新にバックアップ電圧が正常な値になっ
たとしても当該書き込みメモリの動作を停止させて少な
く共以後当該書き込みメモリからの制御データによる制
御は行わないようにするとともに基本となる固定メモリ
からの制御データを入力してメモリし、該新に入力され
た基本制御データを使用して制御を実行するようにする
ことによって誤った制御データによる不適切な制御を生
じないようにした自動車の制御装置を提供することを目
的とするものである。
（発明の構成） 本発明は、以上の目的を達成するために、基本制御デー
タを記憶した書き換え不能な固定メモリと、常時バッテ
リによってバックアップされ上記基本制御データを基に
新たな制御データを記憶してゆく書き換え可能な書き込
みメモリと、この書き込みメモリの記憶データに基づい
て自動車を制御する制御手段と、上記バッテリから上記
書き込みメモリへのバックアップ電圧が所定電圧以下に
低下したことを検出する電圧低下検出手段と、該電圧低
下検出手段により上記バックアップ電圧が所定電圧以下
に低下したことが検出されたことを記憶する電圧低下記
憶手段と、該電圧低下記憶手段に上記バッテリから書き
込みメモリへのバックアップ電圧低下の事実が記憶され
ている時は上記制御手段による上記書き込みメモリから
の記憶データの出力動作を停止する一方、上記固定メモ
リの基本制御データを入力するデータ再生手段とから自
動車の制御装置を構成したことを特徴とするものであ
る。
タを記憶した書き換え不能な固定メモリと、常時バッテ
リによってバックアップされ上記基本制御データを基に
新たな制御データを記憶してゆく書き換え可能な書き込
みメモリと、この書き込みメモリの記憶データに基づい
て自動車を制御する制御手段と、上記バッテリから上記
書き込みメモリへのバックアップ電圧が所定電圧以下に
低下したことを検出する電圧低下検出手段と、該電圧低
下検出手段により上記バックアップ電圧が所定電圧以下
に低下したことが検出されたことを記憶する電圧低下記
憶手段と、該電圧低下記憶手段に上記バッテリから書き
込みメモリへのバックアップ電圧低下の事実が記憶され
ている時は上記制御手段による上記書き込みメモリから
の記憶データの出力動作を停止する一方、上記固定メモ
リの基本制御データを入力するデータ再生手段とから自
動車の制御装置を構成したことを特徴とするものであ
る。
（作用） したがって、以上の構成では、一旦バックアップ電圧が
所定電圧以下に低下すると、その状態を自動的に検出記
憶して以後は当該メモリからのデータの出力動作を停止
させるとともに固定メモリからの基本制御データによっ
て制御を行うようになるから、当該メモリの誤った制御
データによる不適切な制御を防止し、可及的に適切な制
御を実現することが可能となる。
所定電圧以下に低下すると、その状態を自動的に検出記
憶して以後は当該メモリからのデータの出力動作を停止
させるとともに固定メモリからの基本制御データによっ
て制御を行うようになるから、当該メモリの誤った制御
データによる不適切な制御を防止し、可及的に適切な制
御を実現することが可能となる。
（実施例） 以下、本発明の一実施例を図面第１図〜第３図を参照し
て詳細に説明する。
て詳細に説明する。
先ず第１図は、上記実施例による自動車の制御装置の構
成を示す電気回路図である。図中、符号１は、自動車に
搭載されたバッテリであり、このバッテリ１には、イグ
ニッションコイルSWおよび書き換え可能な書き込みメモ
リ（RAM:以下単にメモリという）２がそれぞれ接続され
ている。メモリ２は、例えばエンジンの燃焼制御を行う
ための各種の制御データ（点火時期、空燃比等）を当該
エンジンの経年変化に応じて書きかえた常時新しいデー
タを記憶しており、CPU（中央情報処理装置、特許請求
の範囲中の制御手段に該当する）３の制御指令に応じて
そのデータをCPU3に入力するようになっている。そし
て、CPU3は、当該入力されたデータに基づいてエンジン
の燃焼状態を制御する（いわゆる学習制御）。
成を示す電気回路図である。図中、符号１は、自動車に
搭載されたバッテリであり、このバッテリ１には、イグ
ニッションコイルSWおよび書き換え可能な書き込みメモ
リ（RAM:以下単にメモリという）２がそれぞれ接続され
ている。メモリ２は、例えばエンジンの燃焼制御を行う
ための各種の制御データ（点火時期、空燃比等）を当該
エンジンの経年変化に応じて書きかえた常時新しいデー
タを記憶しており、CPU（中央情報処理装置、特許請求
の範囲中の制御手段に該当する）３の制御指令に応じて
そのデータをCPU3に入力するようになっている。そし
て、CPU3は、当該入力されたデータに基づいてエンジン
の燃焼状態を制御する（いわゆる学習制御）。
上記メモリ２は、常時上記バッテリ１に接続されてい
て、バッテリ１により電源入力をバックアップされてい
る。
て、バッテリ１により電源入力をバックアップされてい
る。
一方、符号４は、所定のスレッショルドレベル（第２図
（ｂ）の（ｔ））を持つ差動アンプであり、抵抗R1およ
びコンデンサC1よりなる充電回路の中点Ｐの電位（入
力）が当該スレッショルドレベル以上になったことを検
出して出力を発生する。すなわち、この差動アンプ４
は、上記バッテリ１からメモリ２へのバックアップ電圧
の検出手段として機能し、バッテリ１からメモリ２への
バックアップ電圧が正常状態になった場合には、コンデ
ンサC1のチャージアップにより抵抗R1を介して略バッテ
リ電圧（第２図（ａ））に近い値の電位（第２図
（ｂ））が入力として供給されるので、差動アンプ４
は、出力Ｈ（第２図（ｃ））を発生する。そして、この
Ｈ出力が、Ｄタイプの第１のフリップフロップ回路（以
下、単にFF回路と略称する）５のデータ入力端子（Ｄ）
にデータ入力して供給される。一方、符号６は、クロッ
ク信号発生器であり、第２図（ｄ）に示す周期のクロッ
ク信号を発生して上記第１のFF回路５およびこの第１の
FF回路５に直列に設けられた同じくＤタイプの第２のFF
回路７の各クロック入力端子（CK）にクロック入力とし
て供給する。
（ｂ）の（ｔ））を持つ差動アンプであり、抵抗R1およ
びコンデンサC1よりなる充電回路の中点Ｐの電位（入
力）が当該スレッショルドレベル以上になったことを検
出して出力を発生する。すなわち、この差動アンプ４
は、上記バッテリ１からメモリ２へのバックアップ電圧
の検出手段として機能し、バッテリ１からメモリ２への
バックアップ電圧が正常状態になった場合には、コンデ
ンサC1のチャージアップにより抵抗R1を介して略バッテ
リ電圧（第２図（ａ））に近い値の電位（第２図
（ｂ））が入力として供給されるので、差動アンプ４
は、出力Ｈ（第２図（ｃ））を発生する。そして、この
Ｈ出力が、Ｄタイプの第１のフリップフロップ回路（以
下、単にFF回路と略称する）５のデータ入力端子（Ｄ）
にデータ入力して供給される。一方、符号６は、クロッ
ク信号発生器であり、第２図（ｄ）に示す周期のクロッ
ク信号を発生して上記第１のFF回路５およびこの第１の
FF回路５に直列に設けられた同じくＤタイプの第２のFF
回路７の各クロック入力端子（CK）にクロック入力とし
て供給する。
そして、上記第１のFF回路５は、上記クロック信号の入
力周期で上記データ入力を読み込みレジストして当該デ
ータ入力に対応したＱ出力（第２図（ｅ））を発生す
る。すなわち、上記電圧検出手段として機能する差動ア
ンプ４の検出結果は上記クロック信号の周期で常時監視
されることになる。
力周期で上記データ入力を読み込みレジストして当該デ
ータ入力に対応したＱ出力（第２図（ｅ））を発生す
る。すなわち、上記電圧検出手段として機能する差動ア
ンプ４の検出結果は上記クロック信号の周期で常時監視
されることになる。
上記第１のFF回路５のＱ出力（第２図（ｅ））は、上記
第２のFF回路７のデータ入力として供給されるとともに
NAND回路８の一方の入力としても供給される。第２のFF
回路７は、上記クロック信号により第１のFF回路５の上
記Ｑ出力（第２図（ｅ））を読み込みレジストして、第
２図（ｆ）に示すＱ出力を発生し、このＱ出力を上記NA
ND回路８の他方の入力として供給する。
第２のFF回路７のデータ入力として供給されるとともに
NAND回路８の一方の入力としても供給される。第２のFF
回路７は、上記クロック信号により第１のFF回路５の上
記Ｑ出力（第２図（ｅ））を読み込みレジストして、第
２図（ｆ）に示すＱ出力を発生し、このＱ出力を上記NA
ND回路８の他方の入力として供給する。
そして、NAND回路８は、上記第１のFF回路５のＱ出力
（第２図（ｅ））と第２のFF回路７のＱ出力とのNAND論
理を取り、第２図（ｇ）に示す論理値信号を得、その出
力をRS・FF回路９のリセット入力として供給する。この
場合、当該入力がＬレベル（所定値以下の電圧低下経歴
がある場合）であると、RS・FF回路９は、リセットされ
てそのＱ出力（第２図（ｈ））は、それまでの状態がＨ
（通常の状態）であればＨからＬに反転して同電圧低下
の事実があったことを記憶保持する。
（第２図（ｅ））と第２のFF回路７のＱ出力とのNAND論
理を取り、第２図（ｇ）に示す論理値信号を得、その出
力をRS・FF回路９のリセット入力として供給する。この
場合、当該入力がＬレベル（所定値以下の電圧低下経歴
がある場合）であると、RS・FF回路９は、リセットされ
てそのＱ出力（第２図（ｈ））は、それまでの状態がＨ
（通常の状態）であればＨからＬに反転して同電圧低下
の事実があったことを記憶保持する。
このRS・FF回路９のＱ出力の反転、すなわちＬレベルの
信号入力によりCPU3はバッテリ１からメモリ２へのバッ
クアップ電圧が所定電圧以下に低下していたことを判定
認識し、上記メモリ２からの制御データの読み出しを中
止してその出力動作を停止させる一方、逆に例えばCPU3
内蔵の書き換え不能な固定メモリROMからの基本制御デ
ータを上記メモリ２に対し入力（新に書き込み）する。
つまり、この場合、CPU3はメモリ２のデータ出力動作停
止手段として機能すると同時に新にROMからの基本制御
データを入力して制御データを再生する制御データ再生
手段としても機能する。そして、それ以後上記入力され
た基本制御データを基に新しく学習された制御データが
再度書き込まれて制御データの更新がなされるまでは、
上記ROMより入力された基本制御データによって可及的
に適切なシステムの制御が行なわれる。
信号入力によりCPU3はバッテリ１からメモリ２へのバッ
クアップ電圧が所定電圧以下に低下していたことを判定
認識し、上記メモリ２からの制御データの読み出しを中
止してその出力動作を停止させる一方、逆に例えばCPU3
内蔵の書き換え不能な固定メモリROMからの基本制御デ
ータを上記メモリ２に対し入力（新に書き込み）する。
つまり、この場合、CPU3はメモリ２のデータ出力動作停
止手段として機能すると同時に新にROMからの基本制御
データを入力して制御データを再生する制御データ再生
手段としても機能する。そして、それ以後上記入力され
た基本制御データを基に新しく学習された制御データが
再度書き込まれて制御データの更新がなされるまでは、
上記ROMより入力された基本制御データによって可及的
に適切なシステムの制御が行なわれる。
以上の場合において、電圧低下の経歴がなくNAND回路８
の論理値信号がＨの場合には、上記RS・FF回路９はリセ
ットされず、第２図（ｉ）のセット信号によりセット状
態をそのまま継続することになり、CPU3はメモリ２から
のデータに基づいて通常の制御動作をそのまま継続する
ことになる。
の論理値信号がＨの場合には、上記RS・FF回路９はリセ
ットされず、第２図（ｉ）のセット信号によりセット状
態をそのまま継続することになり、CPU3はメモリ２から
のデータに基づいて通常の制御動作をそのまま継続する
ことになる。
以上の電圧低下経歴を有する場合を含むメモリ出力停止
動作の概略をフローチャートにして示すと第３図のよう
になる。
動作の概略をフローチャートにして示すと第３図のよう
になる。
すなわち、先ず第１図の制御回路への電源の再投入によ
り制御動作をスタートして、ステップS1の動作で各制御
回路部を初期状態にイニシャライズする。この状態で
は、バッテリ１からメモリ２のバックアップ電圧は正常
となっており、メモリ２は当該正常な電圧によりバック
アップされてはいるが、電源断経歴を有し、通常の正規
な制御を行えない可能性を有するものとする。
り制御動作をスタートして、ステップS1の動作で各制御
回路部を初期状態にイニシャライズする。この状態で
は、バッテリ１からメモリ２のバックアップ電圧は正常
となっており、メモリ２は当該正常な電圧によりバック
アップされてはいるが、電源断経歴を有し、通常の正規
な制御を行えない可能性を有するものとする。
すなわち、バッテリディスチャージ或いはバッテリの取
外しにより、過去にメモリ２に供給される電圧が所定電
圧以下或いは零に低下していたとすると、当該バッテリ
電圧はバッテリ電源の再投入時に第２図（ａ）のように
立上ることになり、この電圧が抵抗R1、コンデンサC1の
充電回路を通して第２図（ｂ）の電圧となり、さらにこ
の電圧が差動アンプ４よりなる電圧検出手段で検出され
る。そして、その検出値信号第２図（ｃ）が第１、第２
のFF回路5,7およびNAND回路８でデジタル的に処理され
てそれまでの当該バッテリからの電圧バックアップ状態
がＨまたはＬの論理値信号として示される。すなわち、
上記電源投入前にバッテリ１からメモリ２へのバックア
ップ電圧が所定値以下に低下していたとすると、差動ア
ンプ４の出力第２図（ｃ）がＬレベルからＨレベルに立
上ることになり、第１のFF回路５のＱ出力第２図（ｅ）
もＬからＨとなり、他方の第２のFF回路７のＱ出力第２
図（ｆ）は所定の時定数遅れてＨからＬとなる。従っ
て、NAND回路８の入力は上記第２のFF回路７の時定数の
期間内は共にＨレベルとなり、その出力第２図（ｇ）は
Ｌとなる。つまり、このＬ出力によって上記バッテリ１
からメモリ２へのバックアップ電圧が所定電圧以下（零
となった場合をも含む）になっていたことが示される。
外しにより、過去にメモリ２に供給される電圧が所定電
圧以下或いは零に低下していたとすると、当該バッテリ
電圧はバッテリ電源の再投入時に第２図（ａ）のように
立上ることになり、この電圧が抵抗R1、コンデンサC1の
充電回路を通して第２図（ｂ）の電圧となり、さらにこ
の電圧が差動アンプ４よりなる電圧検出手段で検出され
る。そして、その検出値信号第２図（ｃ）が第１、第２
のFF回路5,7およびNAND回路８でデジタル的に処理され
てそれまでの当該バッテリからの電圧バックアップ状態
がＨまたはＬの論理値信号として示される。すなわち、
上記電源投入前にバッテリ１からメモリ２へのバックア
ップ電圧が所定値以下に低下していたとすると、差動ア
ンプ４の出力第２図（ｃ）がＬレベルからＨレベルに立
上ることになり、第１のFF回路５のＱ出力第２図（ｅ）
もＬからＨとなり、他方の第２のFF回路７のＱ出力第２
図（ｆ）は所定の時定数遅れてＨからＬとなる。従っ
て、NAND回路８の入力は上記第２のFF回路７の時定数の
期間内は共にＨレベルとなり、その出力第２図（ｇ）は
Ｌとなる。つまり、このＬ出力によって上記バッテリ１
からメモリ２へのバックアップ電圧が所定電圧以下（零
となった場合をも含む）になっていたことが示される。
そして、このＬ出力がRS・FF回路９のリセット端子Ｒに
供給されると、電圧低下状態記憶手段としての機能を有
するRS・FF回路９は、セット入力の入力状態にかかわら
ずそのＱ出力第２図（ｈ）の出力状態を反転（通常の場
合）しＬレベルにしてステップS2の動作で電圧低下の事
実を記憶する。そして、その反転出力をCPU3の入力ポー
トに入力する。
供給されると、電圧低下状態記憶手段としての機能を有
するRS・FF回路９は、セット入力の入力状態にかかわら
ずそのＱ出力第２図（ｈ）の出力状態を反転（通常の場
合）しＬレベルにしてステップS2の動作で電圧低下の事
実を記憶する。そして、その反転出力をCPU3の入力ポー
トに入力する。
一方、CPU3は、当該入力からステップS3の動作で上記電
圧低下の事実の有無を判断し、上記の場合には電圧低下
の事実ありとしてステップS4の動作で第２図（ｉ）の信
号によりRS・FF回路９を再セット（再度待機）した後
に、ステップS5の動作でメモリ２に当該CPU3内蔵のROM
データに基づいて基本制御データの新たな書き込みを行
う。そして、その後は以上のROMからの基本制御データ
によって可及的に適切な通常の制御（ステップS6）が行
なわれる。
圧低下の事実の有無を判断し、上記の場合には電圧低下
の事実ありとしてステップS4の動作で第２図（ｉ）の信
号によりRS・FF回路９を再セット（再度待機）した後
に、ステップS5の動作でメモリ２に当該CPU3内蔵のROM
データに基づいて基本制御データの新たな書き込みを行
う。そして、その後は以上のROMからの基本制御データ
によって可及的に適切な通常の制御（ステップS6）が行
なわれる。
なお、以上のステップS3の動作で電圧低下の事実がない
場合には、そのまま通常の制御動作（ステップS6）に移
される。
場合には、そのまま通常の制御動作（ステップS6）に移
される。
なお、この場合、他の実施例として上記セット信号（第
２図（ｉ））は、イグニッションスイッチSWのOFFでＬ
レベルとなり、ONでＨレベルとなる信号でもよい。その
場合には、上記ステップS4のRS・FF回路９のセット動作
は不要である。
２図（ｉ））は、イグニッションスイッチSWのOFFでＬ
レベルとなり、ONでＨレベルとなる信号でもよい。その
場合には、上記ステップS4のRS・FF回路９のセット動作
は不要である。
（発明の効果） 本発明は、以上に説明したように、基本制御データを記
憶した書き換え不能な固定メモリと、常時バッテリによ
ってバックアップされ上記基本制御データを基に新たな
制御データを記憶してゆく書き換え可能な書き込みメモ
リと、この書き込みメモリの記憶データに基づいて自動
車を制御する手段と、上記バッテリから上記書き込みメ
モリへのバックアップ電圧が所定電圧以下に低下したこ
とを検出する電圧低下検出手段と、該電圧低下検出手段
により上記バックアップ電圧が所定電圧以下に低下した
ことが検出されたことを記憶する電圧低下記憶手段と、
該電圧低下記憶手段に上記バッテリから書き込みメモリ
へのバックアップ電圧低下の事実が記憶されている時は
上記制御手段による上記書き込みメモリからの記憶デー
タの出力動作を停止する一方、上記固定メモリの基本制
御データを入力するデータ再生手段とから自動車の制御
装置を構成したので、バッテリから書き込みメモリへの
バックアップ電圧が電圧零となる場合を含めて所定電圧
以下に低下した事実がある場合には自動的に当該書き込
みメモリからのデータの出力動作を停止させることがで
きるとともに固定メモリからの基本制御データによって
可及的に適切な制御を行うことができる。
憶した書き換え不能な固定メモリと、常時バッテリによ
ってバックアップされ上記基本制御データを基に新たな
制御データを記憶してゆく書き換え可能な書き込みメモ
リと、この書き込みメモリの記憶データに基づいて自動
車を制御する手段と、上記バッテリから上記書き込みメ
モリへのバックアップ電圧が所定電圧以下に低下したこ
とを検出する電圧低下検出手段と、該電圧低下検出手段
により上記バックアップ電圧が所定電圧以下に低下した
ことが検出されたことを記憶する電圧低下記憶手段と、
該電圧低下記憶手段に上記バッテリから書き込みメモリ
へのバックアップ電圧低下の事実が記憶されている時は
上記制御手段による上記書き込みメモリからの記憶デー
タの出力動作を停止する一方、上記固定メモリの基本制
御データを入力するデータ再生手段とから自動車の制御
装置を構成したので、バッテリから書き込みメモリへの
バックアップ電圧が電圧零となる場合を含めて所定電圧
以下に低下した事実がある場合には自動的に当該書き込
みメモリからのデータの出力動作を停止させることがで
きるとともに固定メモリからの基本制御データによって
可及的に適切な制御を行うことができる。
従って、本発明によれば、メモリのバックアップ電圧低
下時のメモリデータ消失による誤った制御データに基づ
いて不適切な制御が行なわれることを確実に防止するこ
とができる。
下時のメモリデータ消失による誤った制御データに基づ
いて不適切な制御が行なわれることを確実に防止するこ
とができる。
第１図は本発明の一実施例による自動車の制御装置の構
成を示す電気回路図、第２図はその要部の信号のタイム
チャート、第３図は第１図の制御装置の動作を説明する
ためのフローチャートである。 １……バッテリ ２……メモリ ３……CPU ４……差動アンプ ５……第１のFF回路 ７……第２のFF回路 ９……RS・FF回路
成を示す電気回路図、第２図はその要部の信号のタイム
チャート、第３図は第１図の制御装置の動作を説明する
ためのフローチャートである。 １……バッテリ ２……メモリ ３……CPU ４……差動アンプ ５……第１のFF回路 ７……第２のFF回路 ９……RS・FF回路
Claims (1)
- 【請求項１】基本制御データを記憶した書き換え不能な
固定メモリと、常時バッテリによってバックアップされ
上記基本制御データを基に新たな制御データを記憶して
ゆく書き換え可能な書き込みメモリと、この書き込みメ
モリの記憶データに基づいて自動車を制御する制御手段
と、上記バッテリから上記書き込みメモリへのバックア
ップ電圧が所定電圧以下に低下したことを検出する電圧
低下検出手段と、該電圧低下検出手段により上記バック
アップ電圧が所定電圧以下に低下したことが検出された
ことを記憶する電圧低下記憶手段と、該電圧低下記憶手
段に上記バッテリから書き込みメモリへのバックアップ
電圧低下の事実が記憶されている時は上記制御手段によ
る上記書き込みメモリからの記憶データの出力動作を停
止する一方、上記固定メモリの基本制御データを入力す
るデータ再生手段とを備えてなる自動車の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190091A JPH0733811B2 (ja) | 1984-09-10 | 1984-09-10 | 自動車の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190091A JPH0733811B2 (ja) | 1984-09-10 | 1984-09-10 | 自動車の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6166844A JPS6166844A (ja) | 1986-04-05 |
| JPH0733811B2 true JPH0733811B2 (ja) | 1995-04-12 |
Family
ID=16252214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190091A Expired - Fee Related JPH0733811B2 (ja) | 1984-09-10 | 1984-09-10 | 自動車の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0733811B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949350A (ja) * | 1982-09-13 | 1984-03-21 | Nippon Denso Co Ltd | 車輛制御用コンピュータにおけるバックアップメモリの内容保護装置 |
-
1984
- 1984-09-10 JP JP59190091A patent/JPH0733811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6166844A (ja) | 1986-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461003A (en) | Circuit arrangement for preventing a microcomputer from malfunctioning | |
| US4580222A (en) | Control device for a back-up memory set in a vehicle control computer | |
| JPS6243714A (ja) | 回路装置 | |
| JPH0733811B2 (ja) | 自動車の制御装置 | |
| JP4281222B2 (ja) | 不揮発性メモリ書き込み装置 | |
| JPH0822422A (ja) | メモリ装置 | |
| JPH07115739A (ja) | エアバッグ電子制御装置 | |
| US6269032B1 (en) | Electronic control unit having voltage responsive data writing | |
| JPH0142002B2 (ja) | ||
| JP3662409B2 (ja) | 電源監視回路及びその電源監視方法 | |
| JPS60211525A (ja) | 電源瞬断記憶装置 | |
| JPH0325813B2 (ja) | ||
| JP6162011B2 (ja) | 自動車用電子制御装置 | |
| JP2765502B2 (ja) | バックアップ給電回路 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPH0143650Y2 (ja) | ||
| JP2809752B2 (ja) | メモリアクセス回路 | |
| JPS61148554A (ja) | Ｃ−ｍｏｓ使用のメモリ装置 | |
| JPS59201123A (ja) | 割込み処理方式 | |
| JP3077552B2 (ja) | データ記憶回路のバックアップ装置 | |
| KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| KR900000848Y1 (ko) | 자동차의 전원 다운 검출회로 | |
| KR900008241Y1 (ko) | 스태틱 램의 메모리 데이터 백업회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |