JPH07336622A - 子画面表示装置 - Google Patents

子画面表示装置

Info

Publication number
JPH07336622A
JPH07336622A JP14869294A JP14869294A JPH07336622A JP H07336622 A JPH07336622 A JP H07336622A JP 14869294 A JP14869294 A JP 14869294A JP 14869294 A JP14869294 A JP 14869294A JP H07336622 A JPH07336622 A JP H07336622A
Authority
JP
Japan
Prior art keywords
screen
signal
circuit
child
child screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14869294A
Other languages
English (en)
Inventor
Akinori Ihara
昭典 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP14869294A priority Critical patent/JPH07336622A/ja
Publication of JPH07336622A publication Critical patent/JPH07336622A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】 子画面画像の動きに応じて、子画面を透過表
示させることにより、従来、子画面に隠れていた部分の
親画面の内容を子画面の内容と同時に表示させることの
できる子画面表示装置を提供すること。 【構成】 動き検出回路3−6によって子画面画像の動
きを検出し、その動き検出信号に応じて、子画面表示領
域での子画面と親画面との混合の割合を演算係数生成回
路3−9で決定する。その混合の割合によって、混合器
3−10で子画面と親画面との混合を行い、子画面画像
が静止画状態の場合に子画面の透過表示を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、親画面中に子画面を表
示(PIP表示)させる子画面表示装置に関し、特に子
画面画像の動きに応じて、子画面を透過表示させること
のできる子画面表示装置を提供することを目的としてい
る。
【0002】
【従来の技術】図11に従来例を示す。この従来例は、
親画面上の任意の位置に任意の表示サイズを持つ子画面
を表示できる子画面表示回路であるが、ここでは、子画
面にするための入力信号を縦:横それぞれ1/3サイズ
に縮小して、子画面を親画面の右上に表示する場合を例
に説明する。なお、子画面表示回路の書き込み側は、子
画面の入力信号に同期した4fscレート(1ラインあたり
910画素)のシステムクロック(WCK) とし、子画面表
示回路の読み出し側は、親画面の入力信号に同期した4f
scレート(1ラインあたり910画素)のシステムクロ
ック(RCK) とする。
【0003】子画面の入力信号に同期した水平同期信号
(WHD) と垂直同期信号(WVD) より、ライトリセット生成
回路11−1において、フレームメモリ11−5の書き
込みのリセットパルスを生成する。また、子画面の入力
信号に同期した水平同期信号と垂直同期信号より、セレ
クトパルス生成回路11−2において、フレームメモリ
11−5の書き込み動作を規制するためのセレクトパル
スを生成する。子画面信号を生成するためにデジタル化
された入力データ(VW )を、前記リセットパルスと前
記セレクトパルスに従って、フレームメモリ11−5に
書き込む。この際の書き込み動作は、3ライン毎に1ラ
インがセレクトされ、さらにその1ライン分の画素デー
タが3画素毎に1画素にセレクトされてメモリに書き込
まれるよう、前記リセットパルスと前記セレクトパルス
によって制御される。
【0004】書き込まれたデータは、以下のようにして
読み出される。親画面信号に同期した水平同期信号(RH
D) と垂直同期信号(RVD) より、リードリセット生成回
路11−3において、読み出しのリセットパルスを生成
し、フレームメモリ11−5の読み出しを行う。これに
より縦:横各々1/3に縮小された子画面信号(V
w’)が生成される。
【0005】次に、親画面信号に同期した水平同期信号
と垂直同期信号より、エリアパルス生成回路11−4に
おいて、子画面の表示エリアを決めるエリアパルスを生
成し、スイッチ回路(11−6)に入力された親画面信
号(VR )と子画面信号(Vw’)をそのエリアパルス
で切り換えることにより、親画面と子画面との結合を行
う。
【0006】
【発明が解決しようとする課題】以上のような子画面表
示回路での子画面表示例を図12に示す。図に示すよう
に、子画面表示部分は親画面の映像を見ることができな
い。ここで、子画面を表示する目的は、視聴者にとって
親画面に必要な情報があり、さらに子画面にも必要な情
報がある場合であるが、従来の回路では、子画面表示に
より親画面上での必要な情報が子画面に隠される場合が
あり、不都合な面があった。
【0007】この発明が解決しようとする課題は、子画
面画像の動きに応じて、子画面を透過表示させることに
より、従来、子画面に隠れていた部分の親画面の内容を
子画面の内容と同時に表示させることのできる子画面表
示装置を提供することを目的としている。
【0008】
【課題を解決するための手段】そこで、上記課題を解決
するたに本発明は、親画面上の所定の位置に所定の表示
サイズを持つ子画面を表示する子画面表示装置におい
て、子画面画像内容の動きを検出する動き検出回路と、
前記動き検出回路からの動き検出信号に応じて、子画面
表示領域での子画面の信号と親画面の信号との混合比率
を決定する混合比率決定回路と、前記混合比率に応じ
て、前記子画面の信号と前記親画面の信号とを混合し出
力する混合回路とを設け、前記混合比率決定回路は、前
記動き検出信号に応じて、前記子画面画像内容が動画状
態であると判断したときには、前記親画面の信号を混合
しない混合比率を決定し、前記動き検出信号に応じて、
前記子画面画像内容が静止画状態であると判断したとき
には、前記子画面の信号と前記親画面の信号とを所定比
率で混合する混合比率を決定することを特徴とする子画
面表示装置を提供するものである。
【0009】
【実施例】本発明は、子画面を透過表示させることがで
きれば、従来、子画面に隠れていた部分の親画面の内容
と子画面の内容とを同時に見ることができる点に着目し
た。図9に、子画面を透過表示させた場合の例を示す。
子画面表示の期間において、従来のように親画面の信号
と子画面の信号を切り換えてPIP表示するのではな
く、親画面の信号と子画面の信号をある任意の比率で混
合することで透過したような表示を行う。
【0010】さらにその混合比を、子画面の映像の動き
に応じて可変させる。例えば、子画面の映像が静止画の
ような場合は、子画面の内容に変化が少ないので、子画
面を透過表示させても視聴者に子画面の情報が十分に伝
わるので、親画面の内容が見えるように子画面を透過さ
せる。一方、子画面の内容に変化が有る場合には、子画
面を透過表示させると、視聴者に子画面の情報が十分に
伝わらなくなるので、子画面の表示を従来通り(図12
参照)に行う。
【0011】本発明の子画面表示装置の一実施例を図1
に示し、以下、動作説明を行う。子画面の生成段階まで
(親画面との合成の前段まで)は、従来例で記述した回
路と同様であり、子画面にするための入力信号を縦:横
それぞれ1/3サイズに縮小して子画面を表示する場合
を例に説明する。
【0012】なお、子画面表示回路の書き込み側は、子
画面の入力信号に同期した4fscレート(1ラインあたり
910画素)のシステムクロック(WCK) とし、子画面表
示回路の読み出し側は、親画面の入力信号に同期した4f
scレート(1ラインあたり910画素)のシステムクロ
ック(RCK) とする。
【0013】子画面の入力信号に同期した水平同期信号
(WHD) と垂直同期信号(WVD) とより、ライトリセット生
成回路3−1において、フレームメモリ3−5の書き込
みのリセットパルスを生成する。また、子画面の入力信
号に同期した水平同期信号と垂直同期信号とより、セレ
クトパルス生成回路3−2において、メモリの書き込み
動作を規制するためのセレクトパルスを生成する。そし
て、子画面信号を生成するためにデジタル化された入力
データ(VW :例8 ヒ゛ット)を、前記リセットパルス
と前記セレクトパルスに従って、フレームメモリ3−5
に書き込む。この際の書き込み動作は、3ライン毎に1
ラインをセレクトし、さらにその1ライン分の画素デー
タを3画素毎に1画素にセレクトする書き込み動作であ
る。
【0014】読み出しは、親画面信号に同期した水平同
期信号(RHD) と垂直同期信号(RVD)とより、リードリセ
ット生成回路3−3において、読み出しのリセットパル
スを生成し、そのリセットパルスに従って行う。これに
より縦:横各々1/3に縮小した子画面信号が生成され
る。(ここまでの動作は従来例と同様)
【0015】以上の方法で生成された子画面の信号を動
き検出回路3−6に入力する。動き検出回路3−6の構
成例を図2に示す。この動き検出回路はフィールドメモ
リ(あるいはフレームメモリ)4−1と減算器4−2と
から構成されている。入力された子画面の現信号は、フ
ィールドメモリ4−1(あるいはフレームメモリ)を介
して、以前に入力された1フィールド前(1フレーム
前)の子画面の前信号と比較され、そのフィールド間
(あるいはフレーム間)の差信号が動き検出回路からの
出力となる。
【0016】前記差信号を図1に示す次段の積算回路3
−7に入力する。積算回路の構成例を図3に示す。この
積算回路は、絶対値変換回路5−1、比較回路5−2、
NAND回路5−3、カウンタ回路5−4、D−FF回
路5−5から構成される。
【0017】入力された差信号は絶対値変換回路5−1
において絶対値(|差信号|)に変換され、比較回路5
−2においてその|差信号|と任意に設定した比較値と
が比較される。比較回路5−2はその比較結果に基づい
て、図4に示すようなレベルを出力する。次に、親画面
信号に同期した水平同期信号(RHD) と垂直同期信号(RV
D) とよりエリアパルス生成回路3−4で生成されたエ
リアパルス(子画面表示期間はHi)と、比較回路5−
2の出力とをNAND回路5−3に入力する。NAND
回路5−3の出力は、例えば入力レベルが1(H:ヘキ
サ、16進数)の時のみカウント動作を行うカウンタ回
路5−4に入力される。カウンタ回路5−4の出力はD
−FF回路5−5においてフィールド毎(あるいはフレ
ーム毎)にラッチされ、その積算値が出力される。
【0018】以上の動き検出回路3−6及び積算回路3
−7においては、子画面映像の動きを検出し、任意に設
定したレベル以上の動きを持つ画素の数をフィールド毎
に積算する。
【0019】次に、積算回路3−7から出力されるフィ
ールド毎の積算値を積算値フィルタ回路3−8に入力す
る。積算値フィルタ回路3−8では、積算値をフィール
ド周期で時間軸方向にフィルタ処理する。積算値フィル
タ回路3−8について3タップの場合の構成例を図5に
示す。この積算値フィルタ回路は、D−FF回路7−
1,7−2、乗算器7−3,7−4,7−5、及び加算
器7−6から構成される。
【0020】積算値フィルタ回路に入力されるデータは
フィールド周期であり、まず、D−FF回路7−1に入
力される。D−FF回路7−1,7−2の入出力に対し
て、[ 1/4 1/2 1/4]のタップ係数で各乗算器7−3,
7−4,7−5により乗算を行い、それぞれの出力を加
算器7−6にて加算する。
【0021】この積算値フィルタ回路の処理により、積
算値の急激な変化が緩和される。その例を図13に示
す。積算値の急激な変化の緩和により、子画面の透過度
の急激な変化による画面表示品位の悪化を避けることが
可能となる。
【0022】次に、積算値フィルタ回路3−8の出力を
演算係数生成回路3−9に入力する。(この積算値フィ
ルタ回路3−8と演算係数生成回路3−9とが混合比率
決定回路を構成する。)演算係数生成回路の構成例を図
6に示す。演算係数生成回路は係数変換回路9−1、及
びスイッチ回路9−2,9−3から構成される。係数変
換回路9−1において、入力のレベルに対応して任意に
設定した係数に変換して出力する。係数変換回路9−1
は、例えば、入力が4000(H)以上の時を子画面の
動画状態として、スイッチ9−2に係数k1 =10
(H)を出力し、スイッチ9−3に係数k2 =00
(H)を出力する。また、係数変換回路9−1は、入力
が4000(H)未満の時を子画面の静止画状態とし
て、子画面を透過表示させるために、スイッチ9−2に
係数k1 (00<k1 <10)を出力し、スイッチ9−
3に係数k2 (00<k2 <10)を出力する。(な
お、子画面の動画状態と静止画状態との判別基準を、こ
の例では4000(H)で行ったが、使用状況に応じて
判別基準は適宜決めればよい。)
【0023】スイッチ回路9−2には係数k1 の他に0
(H)が、スイッチ回路9−3には係数k2 の他にF
(H)が供給される。スイッチ回路9−2,9−3は、
エリアパルス生成回路3−4から供給されるエリアパル
ス(子画面表示期間はHi)に従って、入力される信号
を図7のように切り換えて出力する。
【0024】図1に戻って、メモリ3−5より出力され
た子画面データは混合器3−10に入力され、親画面信
号(VR :例8ヒ゛ット)も混合器3−10に入力され
る。混合器3−10は、演算係数生成回路3−9で得ら
れた係数k11,k22に従って、子画面の信号と親画面の
信号とを混合する。(スイッチ回路9−2の出力を係数
k11、スイッチ回路9−3の出力を係数k22とする。)
【0025】混合器の構成例を図8に示す。混合器は乗
算回路10−1,10−2と加算回路10−3から構成
されている。係数k11 ,k22 は各々乗算回路10−
1と乗算回路10−2に与えられ、子画面の信号と親画
面の信号とに対して、各々以下の係数で乗算を行う。
【0026】 子画面の信号 × (k11 /10(H) ) ;0 ≦(k11 /10(H) )≦1 親画面の信号 × (k22 /10(H) ) ;0 ≦(k22 /10(H) )≦1
【0027】そして、乗算回路10−1,10−2の出
力を加算回路10−3において加算することにより親画
面と子画面の結合を行う。子画面が動画と判断されたと
きは、k11=10(H) ,k22=00(H) であるので、子画面
信号は透過表示されず従来と同様に親画面の一部に表示
される。子画面が静止画と判断されたときは、00<k
11 <10,00<k22 <10であるので、子画面信
号に親画面信号が混合され、子画面が透過表示状態とな
る。
【0028】以上の動作により、子画面の内容の動きに
応じて、親画面と子画面の混合比を変えることが可能な
PIP表示装置が実現できる。また、前述した積算回路
3−7、積算値フィルタ回路3−8、及び演算係数生成
回路3−9の代用として、ROM(またはRAM、また
はコントロールマイコン)を用いてもよい。その実施例
を図10に示す。
【0029】ROM3−11は、動き検出回路3−6の
差信号から子画面の動きを特定し、演算係数k11 、及
びk22 を出力する。その係数によって、親画面と子画
面の混合比を変えることが可能なPIP表示装置が実現
できる。
【0030】
【発明の効果】以上の通り、本発明の子画面表示装置
は、子画面の映像の動きに適応して、子画面を透過表示
と通常表示とに切り換えることができ、これによって、
子画面の内容を十分に伝えられると同時に、子画面に隠
れていた部分の親画面の内容を子画面と共に表示でき、
使用者の使い勝手が向上する。
【図面の簡単な説明】
【図1】一実施例のブロック構成を示す図である。
【図2】動き検出回路の構成を示す図である。
【図3】積算回路の構成を示す図である。
【図4】積算回路内の比較回路の出力を示す図である。
【図5】積算値フィルタ回路の構成を示す図である。
【図6】演算係数生成回路の構成を示す図である。
【図7】演算係数生成回路内のスイッチ回路の出力を示
す図である。
【図8】混合器の構成を示す図である。
【図9】実施例による子画面の透過表示例を示す図であ
る。
【図10】他の実施例の構成を示す図である。
【図11】従来例の構成を示す図である。
【図12】従来例による子画面の表示例を示す図であ
る。
【図13】積算値フィルタ回路の効果例を示す図であ
る。
【符号の説明】
3−1 ライトリセット生成回路 3−2 セレクトパルス生成回路 3−3 リードリセット生成回路 3−4 エリアパルス生成回路 3−5 フレームメモリ 3−6 動き検出回路 3−7 積算回路 3−8 積算値フィルタ回路 3−9 演算係数生成回路 3−10 混合器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】親画面上の所定の位置に所定の表示サイズ
    を持つ子画面を表示する子画面表示装置において、 子画面画像内容の動きを検出する動き検出回路と、 前記動き検出回路からの動き検出信号に応じて、子画面
    表示領域での子画面の信号と親画面の信号との混合比率
    を決定する混合比率決定回路と、 前記混合比率に応じて、前記子画面の信号と前記親画面
    の信号とを混合し出力する混合回路とを設け、 前記混合比率決定回路は、前記動き検出信号に応じて、
    前記子画面画像内容が動画状態であると判断したときに
    は、前記親画面の信号を混合しない混合比率を決定し、
    前記動き検出信号に応じて、前記子画面画像内容が静止
    画状態であると判断したときには、前記子画面の信号と
    前記親画面の信号とを所定比率で混合する混合比率を決
    定することを特徴とする子画面表示装置。
JP14869294A 1994-06-07 1994-06-07 子画面表示装置 Pending JPH07336622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14869294A JPH07336622A (ja) 1994-06-07 1994-06-07 子画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14869294A JPH07336622A (ja) 1994-06-07 1994-06-07 子画面表示装置

Publications (1)

Publication Number Publication Date
JPH07336622A true JPH07336622A (ja) 1995-12-22

Family

ID=15458470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14869294A Pending JPH07336622A (ja) 1994-06-07 1994-06-07 子画面表示装置

Country Status (1)

Country Link
JP (1) JPH07336622A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843919A1 (de) * 1998-09-24 2000-03-30 Siemens Ag Verfahren zum Einblenden von Nebenbildern in ein Hauptbild
WO2002049351A2 (en) * 2000-12-15 2002-06-20 Koninklijke Philips Electronics N.V. Picture-in-picture repositioning and/or resizing based on video content analysis
WO2002080536A1 (en) * 2001-03-30 2002-10-10 Koninklijke Philips Electronics N.V. Adaptive picture-in-picture
JP2007158982A (ja) * 2005-12-08 2007-06-21 Hitachi Ltd 再生装置、再生方法、記録方法、映像表示装置及び記録媒体
JP2007158983A (ja) * 2005-12-08 2007-06-21 Hitachi Ltd 再生装置、再生方法、記録方法、映像表示装置及び記録媒体
US7898580B2 (en) 2005-03-31 2011-03-01 Kabushiki Kaisha Toshiba Camera apparatus with magnified playback features

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843919A1 (de) * 1998-09-24 2000-03-30 Siemens Ag Verfahren zum Einblenden von Nebenbildern in ein Hauptbild
DE19843919B4 (de) * 1998-09-24 2004-07-22 Infineon Technologies Ag Verfahren zum Einblenden von Nebenbildern in ein Hauptbild
WO2002049351A2 (en) * 2000-12-15 2002-06-20 Koninklijke Philips Electronics N.V. Picture-in-picture repositioning and/or resizing based on video content analysis
WO2002049351A3 (en) * 2000-12-15 2002-11-14 Koninkl Philips Electronics Nv Picture-in-picture repositioning and/or resizing based on video content analysis
JP2004516722A (ja) * 2000-12-15 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ビデオコンテンツ解析に基づくピクチャ・イン・ピクチャの位置変え及び/又は大きさの変更
WO2002080536A1 (en) * 2001-03-30 2002-10-10 Koninklijke Philips Electronics N.V. Adaptive picture-in-picture
US7898580B2 (en) 2005-03-31 2011-03-01 Kabushiki Kaisha Toshiba Camera apparatus with magnified playback features
US8436920B2 (en) 2005-03-31 2013-05-07 Kabushiki Kaisha Toshiba Camera apparatus with magnified playback features
JP2007158982A (ja) * 2005-12-08 2007-06-21 Hitachi Ltd 再生装置、再生方法、記録方法、映像表示装置及び記録媒体
JP2007158983A (ja) * 2005-12-08 2007-06-21 Hitachi Ltd 再生装置、再生方法、記録方法、映像表示装置及び記録媒体
JP4534974B2 (ja) * 2005-12-08 2010-09-01 株式会社日立製作所 再生装置、再生方法、記録方法、映像表示装置及び記録媒体
JP4534975B2 (ja) * 2005-12-08 2010-09-01 株式会社日立製作所 再生装置、再生方法、記録方法、映像表示装置及び記録媒体

Similar Documents

Publication Publication Date Title
US5475442A (en) Television signal processor for processing any of a plurality of different types of television signals
JPH0564911B2 (ja)
JPH087567B2 (ja) 画像表示装置
EP0821340B1 (en) Video signal processing apparatus for converting video signals to conform to a display device
JPH11220701A (ja) 走査線変換装置及びフリッカ除去装置
CA2309605C (en) System and methods for 2-tap/3-tap flicker filtering
JPH07336622A (ja) 子画面表示装置
US6404458B1 (en) Apparatus for converting screen aspect ratio
JP2000059735A (ja) 画像処理装置および方法、並びに提供媒体
US6928118B1 (en) Device and method for displaying video
JPH04180373A (ja) 二画面テレビジョン受像機
JPS60206383A (ja) テレビジヨン受像機
JP4334160B2 (ja) 子画面表示用の映像信号処理回路
JP2944284B2 (ja) 多画面表示装置
JP3003539B2 (ja) テレビジョン受像機
JP2721387B2 (ja) ビデオ信号処理回路
JP3297753B2 (ja) スキャンコンバータ
KR0164057B1 (ko) 디지탈 영상신호 혼합장치
JPH11185031A (ja) 解像度変換方法、解像度変換装置、その装置を含むシステム、及び記憶媒体
JP2910884B2 (ja) 2画面表示機能を備えた映像機器
JP2792050B2 (ja) ノンインターレース走査識別装置
JP2737148B2 (ja) 画像記憶装置
JPH01235483A (ja) 画像拡大処理回路
JPH1013757A (ja) 画像表示装置
JPH07184118A (ja) 二画面テレビ