JPH1013757A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH1013757A
JPH1013757A JP15945096A JP15945096A JPH1013757A JP H1013757 A JPH1013757 A JP H1013757A JP 15945096 A JP15945096 A JP 15945096A JP 15945096 A JP15945096 A JP 15945096A JP H1013757 A JPH1013757 A JP H1013757A
Authority
JP
Japan
Prior art keywords
field
signal
vertical
interpolation processing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15945096A
Other languages
English (en)
Inventor
Satoru Kondo
悟 近藤
Masanori Kurita
昌徳 栗田
Nobuhiko Wakayama
信彦 若山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP15945096A priority Critical patent/JPH1013757A/ja
Publication of JPH1013757A publication Critical patent/JPH1013757A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ノンインターレース方式の親画面映像中にイ
ンターレース方式の奇数若しくは偶数のフィールド映
像、又はインターレース方式のフィールド映像と走査線
数が同数のノンインターレース方式のフィールド映像を
子画面として映出する場合において、いずれの映像につ
いても適正な垂直補間処理を行う。 【解決手段】 子画面映像信号は、予め対応付けられた
第1のフィールドメモリ2及び第2のフィールドメモリ
3に交互に記憶される。このため、子画面映像の同期信
号HD、VDを基にフィールド判定部6でいずれのフィール
ドであるかにつき判定し、同フィールドに対応したフィ
ールド設定信号をフリップフロップ9より制御部4へ出
力する。同制御部は同信号を基にメモリを設定する。一
方、垂直補間処理の設定は、前記のフィールドの判定を
基に補間処理設定部11が垂直補間処理部10に対し行う。
同処理部10は同設定に基づき所要の垂直補間処理を行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は画像表示装置に係
り、より詳細には、ノンインターレース方式の親画面映
像の中にインターレース方式の奇数若しくは偶数のフィ
ールド映像、又はインターレース方式のフィールド映像
と走査線数が同数のノンインターレース方式のフィール
ド映像を子画面として映出する場合において、いずれの
フィールド映像についても適正な垂直補間処理を行い、
良好な子画面映像を得るようにした画像表示装置に関す
る。
【0002】
【従来の技術】ノンインターレース方式の親画面映像の
中に、インターレース方式のフィールド映像、又はイン
ターレース方式のフィールド映像と走査線数が同数のノ
ンインターレース方式のフィールド映像を子画面として
映出する場合、従来は図3(A)又は(B)に示すよう
に処理していた。図3において、(A)はフィールドメ
モリを1つとした構成であり、(B)は同メモリを2つ
とした構成である。同図(A)において、子画面映像
(子映像)VsはA/D変換部21でアナログ信号からディ
ジタル信号へ変換された後、制御部23の制御の基にフィ
ールドメモリ22にフィールド単位で記憶される。同記憶
されたフィールド映像は制御部23の制御の基に読み出さ
れ、垂直補間処理部24による垂直補間処理に供される。
この垂直補間処理部24による垂直補間処理は親画面映像
(親映像)Vmに同期するように行われ、同処理により走
査線が親映像Vmに合致するものとなる。
【0003】しかし、インターレース方式の走査線にお
いては偶数フィールドと奇数フィールドとで1/2H
(水平周期)のずれがあるので、本来はこのずれに応じ
てフィールドごとに別の処理を行うべきであるところ
(後述のB図で説明)、(A)図の場合の垂直補間処理
は固定されたものである。従って、子映像Vsがインター
レース方式の場合には偶数フィールド又は奇数フィール
ドいずれに対しても同じ補間処理が行われることにな
る。つまり、図2において、元の映像の偶数フィールド
を(イ)図、奇数フィールドを(ニ)図とし、垂直補間
処理部24による補間処理を例えば、偶数フィールドに対
する処理(固定)で行うものとした場合、偶数フィール
ド(イ)の場合の処理は(ロ)図(補間映像)に示すよ
うに、補間後の1ライン目は元の1ライン目となり、補
間後の2ライン目は元の1ライン目と2ライン目とから
作り出される。以下、同様の処理を行う。奇数フィール
ド(ニ)の場合も上記偶数フィールドと同様の処理とな
り、(ホ)図のようになる。一方、子映像Vsがノンイン
ターレース方式の場合には各フィールドで同じ補間処理
が行われる。垂直補間処理部24により垂直補間処理され
た映像信号は合成部26へ送られ、ここでA/D変換部25
によりディジタル変換した親映像に合成され、親子画面
の映像となる。
【0004】上記に対し、図3(B)はフィールドメモ
リを第1のフィールドメモリ32と第2のフィールドメモ
リ33の2つ設けた場合である。同図(B)において、前
記同様に子映像VsはA/D変換部31でディジタル信号へ
変換された後、フィールドごと交互に第1のフィールド
メモリ32又は第2のフィールドメモリ33へ記憶される。
この場合、各フィールドメモリと偶数フィールド、奇数
フィールドとの関係を予め定めておく。例えば、偶数フ
ィールドは第1のフィールドメモリ32に記憶し、奇数フ
ィールドは第2のフィールドメモリ33に記憶するという
ようにである。なお、子映像Vsがノンインターレース方
式の場合にもフィールドごとに交互に記憶される。上記
各メモリへの振り分けは制御部34が行う。各フィールド
メモリに記憶された映像データはメモリ毎交互に読み出
され、垂直補間処理部35により垂直補間処理するが、こ
の垂直補間処理部35にはインターレース方式の偶数フィ
ールドに対する処理と奇数フィールドに対する処理の双
方を設けておく。
【0005】制御部34は、フィールドメモリよりのデー
タを読み出しに合わせ、垂直補間処理部35の補間処理を
そのフィールドに対応する処理へ設定する。図2におい
て、偶数フィールド(イ)については前述と同様の処理
となり、奇数フィールド(ニ)の場合には同図(ハ)に
示すように、補間後の1ライン目は元の1ライン目と2
ライン目とから作り出され、補間後の2ライン目は元の
2ライン目となる。以下、同様の処理を行う。これによ
り、偶数フィールド及び奇数フィールドそれぞれについ
て同図(ロ)、(ハ)のように適正な垂直補間処理が行
われる。(ロ)(ハ)図のように、偶数フィールドと奇
数フィールドとでは1ラインずれて補間される。これに
対し、前述の(A)図の場合には同じ位置で補間される
こととなる。一方、子映像Vsがノンインターレース方式
の映像信号である場合にもインターレース方式と同様に
処理が切り換わり、フィールド毎に異なる処理となる。
垂直補間処理部35による補間処理後の映像合成(合成部
37)については前述の(A)図の場合と同様である。
【0006】
【発明が解決しようとする課題】前述のように、従来に
おいては図3(A)又は(B)の構成により親子画面映
像を生成していた。しかし、前述のように、インターレ
ース方式の偶数フィールドと奇数フィールドとは走査線
が1/2H(水平周期)ずれている。そのため、図3
(A)のようにいずれのフィールドに対しても同じ垂直
補間処理を行う方法は、どちらかのフィールドの補間処
理が不適切に行われていることになる。
【0007】また、図3(B)においては、インターレ
ース方式の映像については適正な処理となるが、ノンイ
ンターレース方式の場合にはフィールド毎に本来同じ処
理を行うべきであるのに対し、インターレース方式の場
合と同様にフィールド毎にその処理が切り換わる。その
ため、この場合にもいずれか一方のフィールドの補間処
理が不適切に行われることになる。従来においてはこの
ような不具合があった。特に、今後、子画面映像を従来
より大きくして表示する場合、このような不具合は解消
されなければならない。本発明は上記従来の不具合の解
消を図ったものであり、子画面映像がインターレース方
式、又はノンインターレース方式のいずれであっても適
正な垂直補間処理が行われ、良好な合成映像を得るよう
にした画像表示装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、ノンインター
レース方式の親画面映像中に、インターレース方式の偶
数フィールド又は奇数フィールドの映像信号、又はイン
ターレース方式のフィールドと走査線が同数のノンイン
ターレース方式の映像信号を子画面として表示する画像
表示装置において、子画面映像信号のフィールドが、イ
ンターレース方式における偶数フィールド若しくは奇数
フィールド、又はノンインターレース方式のフィールド
のいずれであるかを判定し、判定信号を出力するフィー
ルド判定手段と、前記子画面映像に垂直同期した所要パ
ルス幅の垂直パルスを生成する垂直パルス生成手段と、
前記フィールド判定手段よりの判定信号と、前記垂直パ
ルス生成手段よりの垂直パルスとを基に、フィールドの
種別に対応したフィールド設定信号を出力するフィール
ド設定手段と、前記フィールド設定手段よりのフィール
ド設定信号に基づき、前記子画面映像信号をフィールド
ごとに記憶し、同記憶した信号をフィールド毎交互に読
み出して出力するフィールドメモリ手段と、前記フィー
ルド判定手段よりの判定信号と、前記垂直パルス生成手
段よりの垂直パルスとを基に、前記フィールドメモリ手
段より出力されたフィールド毎の映像信号につき垂直補
間処理をなす垂直補間処理手段と、前記垂直補間処理手
段よりの映像信号を親画面映像に子画面として合成する
映像合成手段とで構成した画像表示装置を提供するもの
である。
【0009】
【発明の実施の形態】ディジタル変換された子画面映像
信号は、予めフィールドと対応付けられた第1のフィー
ルドメモリ及び第2のフィールドメモリに交互に記憶さ
れる。この各フィールドメモリへの振り分けのため、子
画面映像信号の同期信号を基に偶数フィールド、奇数フ
ィールド又はノンインターレースのフィールドのいずれ
であるかにつき判定し、同判定に基づきフィールドの種
別を特定する。同フィールドの種別に対応したフィール
ド設定信号を基にフィルドメモリを設定する。一方、垂
直補間処理についてはインターレース方式の偶数フィー
ルドに対する処理と、奇数フィールドに対する処理の双
方を設けておく。また、ノンインターレース信号につい
ては奇数フィールドに対する処理で行う。
【0010】そのため、垂直補間処理についてもフィー
ルドに合わせて補間処理を設定する必要があるが、この
設定は、前記のフィールドの判定を基に補間処理設定部
が垂直補間処理部に対し行う。これにより、フィールド
メモリより読み出された映像データにつき、そのフィー
ルドに対応した垂直補間処理が行われ、同処理後の映像
が親画面映像信号に合成される。なお、上記の各フィー
ルドメモリに対する記憶及び読み出し、更に垂直補間処
理を元の子画面映像に同期して行うため、同子画面映像
信号の垂直同期信号を基にパルス幅を狭くした垂直パル
スを生成し、同垂直パルスを基準に同期処理を行う。
【0011】
【実施例】以下、図面に基づいて本発明による画像処理
装置を説明する。図1は本発明による画像処理装置の一
実施例を示す要部ブロック図である。図において、Vmは
アナログの親画面映像信号(以下、親映像信号)、Vsは
アナログの子画面映像信号(以下、子映像信号)、1は
子映像信号Vsをディジタル信号に変換する第1のA/D
変換部、2及び3はそれぞれ予め定めたフィールド映像
データ(偶数又は奇数フィールド)を記憶する第1のフ
ィールドメモリ(以下、第1のメモリ部)及び第2のフ
ィールドメモリ(以下、第2のメモリ部)、4は第1の
メモリ部2及び第2のメモリ部3の記憶と読み出しとを
制御する制御部、5は子映像信号Vsから水平同期信号HD
及び垂直同期信号VDとを分離する同期分離部、6は同期
分離部5よりの水平同期信号HDと垂直同期信号VDとを基
にフィールドがインターレース方式のフィールド又はノ
ンインターレース方式のフィールドかを判定するフィー
ルド判定部である。
【0012】また、7は前記垂直同期信号VDを微分し、
パルス幅を狭くした垂直パルスを生成する第1の微分回
路、8はフィールド判定部6よりの判定信号を微分し、
フィールドがいずれのフィールドからいずれのフィール
ドへ変化したかを示す信号を出力する第2の微分回路、
9は前記垂直パルスをトリガパルスとし、第2の微分回
路出力信号でセット又はリセットされ、フィールドに対
応したフィールド設定信号を前記制御部4へ送出するフ
リップフロップ(例えば、T−フリップフロップ)、10
はフィールド毎に垂直補間処理を行う垂直補間処理部、
11は前記垂直補間処理部10の補間処理を設定する補間処
理設定部、12はアナログの親映像信号Vmをディジタル信
号に変換する第2のA/D変換部、13は親映像信号と子
画面映像とを合成し、親子画面にする合成部である。
【0013】次に、本発明の動作について説明する。第
1のA/D変換部1でディジタル化した子映像に係るフ
ィールド映像信号はメモリ部に記憶させるが、この場
合、フィールドとメモリ部とを予め対応させておく。例
えば、インターレース方式における奇数フィールドにつ
いては第1のメモリ部2、偶数フィールドについては第
2のメモリ部3というようにである。また、ノンインタ
ーレース方式のフィールドについては各メモリ部に交互
に記憶させる。なお、ノンインターレース方式の各フィ
ールドは、インターレース方式の奇数フィールド又は偶
数フィールドのように1/2H(水平周期)のずれはな
く、いずれのフィールドも同じ形態である。
【0014】上記の各メモリ部への振り分けは制御部4
が行うが、そのためにはフィールドの内容(種別)を識
別する必要がある。このフィールドの識別は以下のよう
に行う。同期分離部5により、子映像Vsの水平同期信号
HDと垂直同期信号VDとが分離される。インターレース方
式の場合、前述したように奇数フィールドと偶数フィー
ルドとは1/2Hのずれがあるが、このずれは水平同期
信号HDと垂直同期信号VDとの位相関係に現れている。従
って、このHDとVDとの位相関係を基にフィールドが奇数
のものか、又は偶数のものかを判定することができる。
フィールド判定部6はこのHDとVDとの位相関係を基にフ
ィールドを判定し、奇数フィールドの場合には例えば、
H(ハイ)を出力し、偶数フィールドの場合にはL(ロ
ー)を出力するようにしておく。
【0015】従って、インターレース方式の映像の場合
にはこの奇数フィールドと偶数フィールドとが交互に変
化するので、フィールド判定部6の出力(判定信号)は
H→L→H…のように変化したものとなる。これに対
し、ノンインターレース方式の場合には、一般に奇数フ
ィールドの形態で一定であり、従って、フィールド判定
部6の判定信号は一定の状態(例えばH)となる。上記
の判定信号を第2の微分回路8で微分処理する。一般
に、HとLの変化をする入力波形を微分した場合、L→
Hに変化する場合の微分出力と、H→Lに変化する場合
の微分出力とはその出力の極性(正負)は反対となる。
【0016】従って、第2の微分回路8で微分処理する
ことによりその微分出力は、フィールドが奇数フィール
ドから偶数フィールドに変化したものか、又はその逆の
変化をしたものかを示す信号となる。例えば、前者の変
化をセット信号、後者の変化をリセット信号とし、フリ
ップフロップ9をセット又はリセットするように使用す
る。このフリップフロップ9はTタイプのフリップフロ
ップのように、パルスが1つ入力するごとにその出力の
極性が反転するものであり、上記のセット信号印加時は
上記反転動作を行わしめるが、リセット印加時は一旦リ
セット後、反転動作を行う。また、フリップフロップ9
には第1の微分回路7よりのパルス(垂直パルスと称す
る)を入力している。同第1の微分回路7は同期分離部
5よりの垂直同期信号VDを微分処理する。この微分処理
により垂直同期信号VDに同期した幅の狭い上記垂直パル
スが得られる。パルス幅を狭くする目的は、上記のフリ
ップフロップ9等、本装置におげるディジタル処理上、
垂直同期信号VDそのもののパルス幅では広すぎるためで
ある。
【0017】この垂直パルスは一連の処理の垂直同期の
基準とするものである。以上のように構成することによ
り、フリップフロップ9からはフィールドの種別を示す
信号(フィールド設定信号と称す)が出力される。即
ち、インターレース方式の奇数フィールド若しくは偶数
フィールド、又はノンインターレースのフィールドのい
ずれかを示す信号である。このフィールド設定信号を制
御部4へ送出し、同制御部4はこのフィールド設定信号
に基づき、インターレース方式の奇数フィールドの映像
については第1のメモリ部2(前記例引用)、偶数フィ
ールドについては第2のメモリ部3(同)、ノンインタ
ーレース方式のフィールドについては第1のメモリ部2
と第2のメモリ部3とに交互に記憶させ、また読み出
す。
【0018】一方、前記フィールド判定部6の出力(判
定信号)及び第1の微分回路7の出力(垂直パルス)と
が補間処理設定部11へ送られる。同補間処理設定部11
は、前記制御部4により読み出された映像データに対す
る垂直補間処理を設定するものである。つまり、垂直補
間処理部10による垂直補間処理が、インターレース方式
の奇数フィールドと、ノンインターレースのフィールド
については奇数フィールドとしての補間処理を行い、イ
ンターレース方式の偶数フィールドについては偶数フィ
ールドとしての補間処理を行うようにするためである。
具体的には、前述の図2(イ)(偶数フィールド)につ
いては(ロ)図の補間処理、(ニ)(奇数フィールルド
及びノンインターレースのフィールド)については
(ハ)図の補間処理を行う。
【0019】フィールドの種別については、前記フィー
ルド判定部6の判定信号を基に奇数フィールド、偶数フ
ィールド又はノンインターレースのフィールドかが判明
でき、補間処理設定部11はこれに基づき垂直補間処理部
10を所要の処理方法に設定する。なお、垂直パルスは垂
直補間処理の同期維持に使用される。以上の結果、メモ
リ部より読み出されたフィールドに適した垂直補間処理
が行われ、走査線数が親映像と合致するものとなる。垂
直補間処理部10で補間処理された子映像信号は合成部13
へ送られ、ここでノンインターレースの親映像に合成さ
れる。この合成により、親映像中に適正な垂直補間処理
された子映像のある2画面映像(PIP)が生成され
る。
【0020】
【発明の効果】以上説明したように本発明によれば、ノ
ンインターレース方式の親画面映像の中に、インターレ
ース方式の奇数若しくは偶数のフィールド映像、又はイ
ンターレース方式のフィールド映像と走査線数が同数の
ノンインターレース方式のフィールド映像を子画面とし
て映出する場合において、いずれのフィールド映像であ
っても適正な垂直補間処理が行われ、同処理後の映像が
親映像に合成される。従って、いずれのフィールドに対
しても固定の方式で垂直補間処理をしていた従来の方法
に比し、良好な子画面映像とすることができ、高品位な
合成映像を得ることができる。以上から、本発明は親子
映像を映出する画像表示装置の性能向上に寄与しうるも
のといえる。
【図面の簡単な説明】
【図1】本発明による画像表示装置の一実施例を示す要
部ブロック図である。
【図2】垂直補間処理の説明図である。
【図3】(A)(B)とも従来の画像表示装置の例を示
す要部ブロック図である。
【符号の説明】
Vm 親画面映像信号 Vs 子画面映像信号 1 第1のA/D変換部 2 第1のフィールドメモリ 3 第2のフィールドメモリ 4 制御部 5 同期分離部 6 フィールド判定部 7 第1の微分回路 8 第2の微分回路 9 フリップフロップ 10 垂直補間処理部 11 補間処理設定部 12 第2のA/D変換部 13 合成部 21、31 第1のA/D変換部 22 フィールドメモリ 23、34 制御部 24、35 垂直補間処理部 26、37 合成部 32 第1のフィールドメモリ 33 第2のフィールドメモリ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ノンインターレース方式の親画面映像中
    に、インターレース方式の偶数フィールド又は奇数フィ
    ールドの映像信号、又はインターレース方式のフィール
    ドと走査線が同数のノンインターレース方式の映像信号
    を子画面として表示する画像表示装置において、子画面
    映像信号のフィールドが、インターレース方式における
    偶数フィールド若しくは奇数フィールド、又はノンイン
    ターレース方式のフィールドのいずれであるかを判定
    し、判定信号を出力するフィールド判定手段と、前記子
    画面映像に垂直同期した所要パルス幅の垂直パルスを生
    成する垂直パルス生成手段と、前記フィールド判定手段
    よりの判定信号と、前記垂直パルス生成手段よりの垂直
    パルスとを基に、フィールドの種別に対応したフィール
    ド設定信号を出力するフィールド設定手段と、前記フィ
    ールド設定手段よりのフィールド設定信号に基づき、前
    記子画面映像信号をフィールドごとに記憶し、同記憶し
    た信号をフィールド毎交互に読み出して出力するフィー
    ルドメモリ手段と、前記フィールド判定手段よりの判定
    信号と、前記垂直パルス生成手段よりの垂直パルスとを
    基に、前記フィールドメモリ手段より出力されたフィー
    ルド毎の映像信号につき垂直補間処理をなす垂直補間処
    理手段と、前記垂直補間処理手段よりの映像信号を親画
    面映像に子画面として合成する映像合成手段とで構成し
    たことを特徴とする画像表示装置。
  2. 【請求項2】 前記フィールド判定手段を、子画面映像
    信号から水平同期信号と垂直同期信号とを分離する同期
    分離部と、前記同期分離部よりの水平同期信号と垂直同
    期信号とを基に、インターレース方式の偶数フィールド
    若しくは奇数フィールド、又はノンインターレース方式
    のフィールドのいずれであるかにつき判定し、判定信号
    を出力するフィールド判定部とで構成したことを特徴と
    する請求項1記載の画像表示装置。
  3. 【請求項3】 前記垂直パルス生成手段を、子画面映像
    信号の垂直同期信号を微分する微分回路で構成したこと
    を特徴とする請求項1記載の画像表示装置。
  4. 【請求項4】 前記フィールド設定手段を、前記フィー
    ルド判定手段よりの判定信号を微分する微分回路と、前
    記垂直パルス生成手段よりの垂直パルスを入力信号と
    し、前記微分回路よりの信号でセット又はリセットさ
    れ、フィールドの種別に対応したフィールド設定信号を
    出力するフリップフロップとで構成したことを特徴とす
    る請求項1記載の画像表示装置。
  5. 【請求項5】 前記フィールドメモリ手段を、子画面映
    像信号をアナログ信号からディジタル信号に変換するA
    /D変換部と、前記A/D変換部よりの映像信号をフィ
    ールド毎に記憶する第1のメモリ部及び第2のメモリ部
    と、前記第1のメモリ部及び第2のメモリ部の記憶と読
    み出しとを制御する制御部とで構成し、同制御部が、前
    記フィールド設定手段よりのフィールド設定信号に基づ
    き、偶数フィールドの映像信号又はノンインターレース
    方式の一方のフィールド映像信号については前記第1の
    メモリ部に記憶させ、奇数フィールドの映像信号又はノ
    ンインターレース方式の他方のフィールド映像信号は前
    記第2のメモリ部に記憶させるとともに、フィールド毎
    に交互に読み出すようにしてなることを特徴とする請求
    項1記載の画像表示装置。
  6. 【請求項6】 前記垂直補間処理手段を、フィールドご
    とに予め設定してなる垂直補間処理に基づき前記フィー
    ルドメモリ手段よりの映像信号について垂直補間処理を
    なす垂直補間処理部と、前記フィールド判定手段よりの
    判定信号と、前記垂直パルス生成手段よりの垂直パルス
    とを基に、前記垂直補間処理部の垂直補間処理を設定す
    る垂直補間処理設定部とで構成したことを特徴とする請
    求項1記載の画像表示装置。
JP15945096A 1996-06-20 1996-06-20 画像表示装置 Pending JPH1013757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15945096A JPH1013757A (ja) 1996-06-20 1996-06-20 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15945096A JPH1013757A (ja) 1996-06-20 1996-06-20 画像表示装置

Publications (1)

Publication Number Publication Date
JPH1013757A true JPH1013757A (ja) 1998-01-16

Family

ID=15694030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15945096A Pending JPH1013757A (ja) 1996-06-20 1996-06-20 画像表示装置

Country Status (1)

Country Link
JP (1) JPH1013757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063317A (ko) * 1999-12-22 2001-07-09 윤종용 픽쳐인픽쳐 신호 변환장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063317A (ko) * 1999-12-22 2001-07-09 윤종용 픽쳐인픽쳐 신호 변환장치 및 그 방법

Similar Documents

Publication Publication Date Title
KR100367432B1 (ko) 영상 표시 장치 및 영상 표시 방법
KR100246088B1 (ko) 화소수변환장치
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
EP0746154B1 (en) A subpicture signal vertical compression circuit
JP2001320680A (ja) 信号処理装置および方法
JPH10276411A (ja) インタレース/プログレッシブ走査変換回路
JP3572725B2 (ja) 画像表示装置
JP3617130B2 (ja) 映像信号処理回路及び画像表示装置
JPH1013757A (ja) 画像表示装置
JP3083044B2 (ja) 映像合成回路
JP3500854B2 (ja) 副画面映像信号垂直圧縮回路
JPH0865639A (ja) 画像処理装置
KR0133459B1 (ko) 영상신호처리기의 화면크기 변환회로
JP2001022330A (ja) 信号処理装置及びそれを用いた表示装置
JP3186097B2 (ja) 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置
JP3297753B2 (ja) スキャンコンバータ
JP4432154B2 (ja) インターレース駆動パネル用フィールド反転パルス作成装置
JPH06149194A (ja) 画像表示装置
JPH08317344A (ja) ディスプレイ装置
JPH06113222A (ja) 画像文字データ演算装置
JPH03219786A (ja) 高精細テレビジョン信号変換装置
JPH1066001A (ja) 液晶表示装置
JP2000023107A (ja) 映像信号処理回路
JPH07134575A (ja) 映像信号変換装置
JP2000105825A (ja) 画像拡大装置