JPS60206383A - テレビジヨン受像機 - Google Patents
テレビジヨン受像機Info
- Publication number
- JPS60206383A JPS60206383A JP6404784A JP6404784A JPS60206383A JP S60206383 A JPS60206383 A JP S60206383A JP 6404784 A JP6404784 A JP 6404784A JP 6404784 A JP6404784 A JP 6404784A JP S60206383 A JPS60206383 A JP S60206383A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- signal
- interlace
- correction circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２ぺ、゛
産業上の利用分野
本発明は、カラーテレビジョン受像機のアンテナ入力か
ら入る入力テレビジョン信号と、他の映像機器、例えば
ビデオテープレコーダー、ビデオディスクプレーヤー、
テレビカメラ、パーソナルコンピュータ等、からの信号
を同時に１つの画面に表示するようにしたテレビジョン
受像機に関するものである。
ら入る入力テレビジョン信号と、他の映像機器、例えば
ビデオテープレコーダー、ビデオディスクプレーヤー、
テレビカメラ、パーソナルコンピュータ等、からの信号
を同時に１つの画面に表示するようにしたテレビジョン
受像機に関するものである。
従来例の構成とその問題点
近年、各種の映像機器２例えばビデオテープレコーダ、
ビデオディスクプレーヤー、テレビカメラ、パーソナル
コンピュータと一般のテレビジョン受像機の接続が盛ん
になり、ニューメディアとしてますます発展していくと
思われる。一方、１台のテレビジョン受像機で同時に２
つの異外っだ映像を写し出す手段が以前から試みられて
いる。
ビデオディスクプレーヤー、テレビカメラ、パーソナル
コンピュータと一般のテレビジョン受像機の接続が盛ん
になり、ニューメディアとしてますます発展していくと
思われる。一方、１台のテレビジョン受像機で同時に２
つの異外っだ映像を写し出す手段が以前から試みられて
いる。
第１図はその具体的な画面表示例で、テレビジョン受像
機１における親画面２と子画面３の表示状態を示してい
る。
機１における親画面２と子画面３の表示状態を示してい
る。
第２図はその構成例であり、図において、アン３ぺ゛
テナ１１から入力された信号は、チューナ１２゜映像中
間周波回路１３を通過して映像、音声信号に復調され、
この復調された映像、音声信号と。
間周波回路１３を通過して映像、音声信号に復調され、
この復調された映像、音声信号と。
他の映像機器１４からの映像音声信号が切換回路１６に
加えられ、切換命令回路１５、例えばリモートコントロ
ール送信機からの命令により切換回路１６からは色・映
像信号処理回路１７．同期回路１８．音声回路１９へ供
給される第１の信号と、色・映像信号処理回路２４．同
期回路２８．音声回路３２へ供給される第２の信号の２
つが出力される。第１の信号は第１図の親画面２となり
、第２の信号は第１図の子画面３となる。
加えられ、切換命令回路１５、例えばリモートコントロ
ール送信機からの命令により切換回路１６からは色・映
像信号処理回路１７．同期回路１８．音声回路１９へ供
給される第１の信号と、色・映像信号処理回路２４．同
期回路２８．音声回路３２へ供給される第２の信号の２
つが出力される。第１の信号は第１図の親画面２となり
、第２の信号は第１図の子画面３となる。
色・映像信号処理回路２４を通過した信号はＡ／Ｄ変換
器２５ＶｔＣよってディジタル化され、同期回路２８の
同期信号出力をカウントして第１フイールドか第２フイ
ールドの判別回路２９と、同期回路１８の同期信号出力
をカウントして第１フイールドか第２フイールドかを判
別する回路３１の２つの判別回路出力でインタ−レース
補正回路３３全通して、子画面３の同期信号からはそれ
に同期したクロックで１フイールドメモリ２６に書きこ
み、親画面２の同期信号に同期したクロックで読み出し
Ｄ／Ａ変換器２７によってアナログ信号に変換され、２
画面作成回路２２で親画面２の信号に子画面３の信号を
挿入し受像管２３に映像信号を映し出す。
器２５ＶｔＣよってディジタル化され、同期回路２８の
同期信号出力をカウントして第１フイールドか第２フイ
ールドの判別回路２９と、同期回路１８の同期信号出力
をカウントして第１フイールドか第２フイールドかを判
別する回路３１の２つの判別回路出力でインタ−レース
補正回路３３全通して、子画面３の同期信号からはそれ
に同期したクロックで１フイールドメモリ２６に書きこ
み、親画面２の同期信号に同期したクロックで読み出し
Ｄ／Ａ変換器２７によってアナログ信号に変換され、２
画面作成回路２２で親画面２の信号に子画面３の信号を
挿入し受像管２３に映像信号を映し出す。
テレビジョンの映像信号はインターレース方式（フィー
ルド奇数フィールドと偶数フィールドに分かれ、時間軸
的に交互に現われ、受像管上でも交互に間を埋める）を
採用している。第３図は子画面信号と親画面信号の位相
関係の一例を示している。この場合、１フイールドメモ
リ２６への書き込みと読み出しが重なり、このメモリで
ｂ１′では子画面のｂ１情報（偶数フィールド１）が、
そして後半のａ１’にはｂｌの前のａｌ（奇数フィール
ド１）の内容が読み出される。
ルド奇数フィールドと偶数フィールドに分かれ、時間軸
的に交互に現われ、受像管上でも交互に間を埋める）を
採用している。第３図は子画面信号と親画面信号の位相
関係の一例を示している。この場合、１フイールドメモ
リ２６への書き込みと読み出しが重なり、このメモリで
ｂ１′では子画面のｂ１情報（偶数フィールド１）が、
そして後半のａ１’にはｂｌの前のａｌ（奇数フィール
ド１）の内容が読み出される。
第４図１〜■は受像管上での子画面の再生状態を示しだ
もので横線は走査線、左側の数字は内容を、右側の奇（
偶）ｉは奇数（偶数）フィールドのｉ番目の走査線を示
している。
もので横線は走査線、左側の数字は内容を、右側の奇（
偶）ｉは奇数（偶数）フィールドのｉ番目の走査線を示
している。
６ペ、゛
第４図１は１フイールドメモリ２６に書き込まれた内容
が奇数フィールドのみまたは偶数フィールドのみであり
、書きこんだフィールドと同じフィールドで読み出した
時で何ら問題なく子画面３は再生される。
が奇数フィールドのみまたは偶数フィールドのみであり
、書きこんだフィールドと同じフィールドで読み出した
時で何ら問題なく子画面３は再生される。
しかし、第３図の様な書きこみ、読み出しをすると第４
図１１や第４図１１１の様に内容が波状になり見苦しい
ものとなるｏ ｆｆの場合は下側、１１１の場合は上側
が波状になる。
図１１や第４図１１１の様に内容が波状になり見苦しい
ものとなるｏ ｆｆの場合は下側、１１１の場合は上側
が波状になる。
第４図１１は途中まで親子のフィールドが同一（奇と奇
または偶と偶）で、途中から親と子のフィールドが異な
った場合（奇と偶または偶と奇）、第４図１〜■ （奇と偶または偶と奇）途中から親と子のフィールドが
同一（奇と奇または偶と偶）の場合で、親と子のフィー
ルドが同一の時は正常で、親と子のフィールドが異なっ
た時は波状となる。
または偶と偶）で、途中から親と子のフィールドが異な
った場合（奇と偶または偶と奇）、第４図１〜■ （奇と偶または偶と奇）途中から親と子のフィールドが
同一（奇と奇または偶と偶）の場合で、親と子のフィー
ルドが同一の時は正常で、親と子のフィールドが異なっ
た時は波状となる。
ここで第４図１１の場合の補正の方法を述べる。
第４図１ｖはインターレースが逆転した時から奇数フィ
ールドで読み出し番地を１つ遅らせた場合で、６ベー
− 第４図Ｖはインターレースが逆転した時から偶数フィー
ルドで読み出し番地を１つ進ませた場合で、いずれもイ
ンターレース逆転のととろけ異和感があるが、その後は
正常になる。
ールドで読み出し番地を１つ遅らせた場合で、６ベー
− 第４図Ｖはインターレースが逆転した時から偶数フィー
ルドで読み出し番地を１つ進ませた場合で、いずれもイ
ンターレース逆転のととろけ異和感があるが、その後は
正常になる。
このようにして第２図において子画面映像信号の同期信
号より子画面フィールド判別回路２９と、親画面映像信
号の同期信号より親画面フィールド判別回路３１の出力
でもって第４図１ｖやＶのライン補正を行なうインター
レース補正回路３３でメモリコントローラ３０を制御す
る。
号より子画面フィールド判別回路２９と、親画面映像信
号の同期信号より親画面フィールド判別回路３１の出力
でもって第４図１ｖやＶのライン補正を行なうインター
レース補正回路３３でメモリコントローラ３０を制御す
る。
これは通常のテレビジョン映像信号の場合は有効でアル
が、パーソナルコンピュータ等の映像信号はインターレ
ースしておらずノンインターレースといわれる方法で送
られている。親画面がこのノンインターレースの信号の
場合は、上述したインターレース補正を行なうと逆に見
づらい画面となってしまう。これは、ノンインターレー
スの信号の場合、垂直同期信号の中の水平同期パルスは
整数倍（２６２本や２６３本）であり、第１フイールド
、第２フイールドの判別がおかしくなり、７ペ、゛ その結果子画面が見づらくなるのである。
が、パーソナルコンピュータ等の映像信号はインターレ
ースしておらずノンインターレースといわれる方法で送
られている。親画面がこのノンインターレースの信号の
場合は、上述したインターレース補正を行なうと逆に見
づらい画面となってしまう。これは、ノンインターレー
スの信号の場合、垂直同期信号の中の水平同期パルスは
整数倍（２６２本や２６３本）であり、第１フイールド
、第２フイールドの判別がおかしくなり、７ペ、゛ その結果子画面が見づらくなるのである。
発明の目的
本発明は上記従来の欠点を除去するもので、親画面の信
号がインターレース信号の場合もノンインターレース信
号の場合も子画面を正常に映し出すことのできるテレビ
ジョン受像機を提供することを目的とする。
号がインターレース信号の場合もノンインターレース信
号の場合も子画面を正常に映し出すことのできるテレビ
ジョン受像機を提供することを目的とする。
発明の構成
本発明においては、２画面テレビジョン受像機において
、親画面がインターレース信号の場合はインターレース
補正回路を動作させ、親画面がノンインターレース信号
の場合はインターレース補正回路を停止するようにしだ
ものであり、その結果、子画面の映像が安定に見えるよ
うにしたものである。
、親画面がインターレース信号の場合はインターレース
補正回路を動作させ、親画面がノンインターレース信号
の場合はインターレース補正回路を停止するようにしだ
ものであり、その結果、子画面の映像が安定に見えるよ
うにしたものである。
実施例の説明
本発明の一例としては、第５図のように親画面の隣り合
う２つの垂直同期信号内の水平パルスをカウントしてそ
の２つを比較して第１フイールドと第２フイールドの差
がない時はインターレース補正回路を停止させるように
するものである。
う２つの垂直同期信号内の水平パルスをカウントしてそ
の２つを比較して第１フイールドと第２フイールドの差
がない時はインターレース補正回路を停止させるように
するものである。
また、本発明の他の例としては、パーソナルコンピュー
タ等のノンインターレースの信号を親画面で受信する時
には外部回路によりインターレース補正回路３３を停止
させる第６図のような方法がある。３４はインターレー
ス補正回路スイッチング回路である。３６はパーソナル
コンピュータ等の入力の時スイッチがオンオフする。
タ等のノンインターレースの信号を親画面で受信する時
には外部回路によりインターレース補正回路３３を停止
させる第６図のような方法がある。３４はインターレー
ス補正回路スイッチング回路である。３６はパーソナル
コンピュータ等の入力の時スイッチがオンオフする。
いずれもインターレースされた信号ではインタ−レース
補正回路３３全動作させ、ノンインターレース信号では
インターレース補正回路３３を停止させることにより、
いずれの場合においても良好な子画面の映像を得ること
ができる。
補正回路３３全動作させ、ノンインターレース信号では
インターレース補正回路３３を停止させることにより、
いずれの場合においても良好な子画面の映像を得ること
ができる。
発明の効果
このように、本発明によれば、親画面の信号がインター
レースした信号である場合にはインターレースの補正を
行なうことにより子画面は正常に映出される。また、親
画面の信号がノンインターレースの信号である場合は奇
数・偶数フィールド等がないため、子画面は正常に映し
出される。
レースした信号である場合にはインターレースの補正を
行なうことにより子画面は正常に映出される。また、親
画面の信号がノンインターレースの信号である場合は奇
数・偶数フィールド等がないため、子画面は正常に映し
出される。
９ ぺ−；゛
第１図は本発明が適用されるテレビジョン受像機の具体
的な画面表示例を示す斜視図、第２図は従来例の２画面
テレビジョン受像機のブロック図、第３図は親画面信号
と子画面信号の位相関係を示す波形図、第４図は受像管
での子画面の再生状態を示す正面図、第６図、第６図は
おのおの本発明の一実施例におけるテレビジョン受像機
のブロック図である。 １２・・・・・・チューナ、１３・・・・・・映像中間
周波回路、１４・・・・・・外部映像機器、１６・・・
・・・切換回路、１７゜２４・・・・・・色映像処理回
路、１８，２８・・・・・・同期回路、２２・・・・・
・２画面作成回路、２３・・・・・・受像管、２６・・
・・・・Ａ／Ｄ変換器、２６・・印・メモリ、２了・・
・・・・Ｄ／Ａ変換器、２９・・・・・・子画面フィー
ルド判別回路、３ｏ・・・・・・メモリコントローラ、
３１・・・・・・親画面フィールド判別回路、３３・・
・・・・インターレース補正回路、３４・・・・・・イ
ンターレース補正回路スイッチング回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図 ＜、Ｖ）
的な画面表示例を示す斜視図、第２図は従来例の２画面
テレビジョン受像機のブロック図、第３図は親画面信号
と子画面信号の位相関係を示す波形図、第４図は受像管
での子画面の再生状態を示す正面図、第６図、第６図は
おのおの本発明の一実施例におけるテレビジョン受像機
のブロック図である。 １２・・・・・・チューナ、１３・・・・・・映像中間
周波回路、１４・・・・・・外部映像機器、１６・・・
・・・切換回路、１７゜２４・・・・・・色映像処理回
路、１８，２８・・・・・・同期回路、２２・・・・・
・２画面作成回路、２３・・・・・・受像管、２６・・
・・・・Ａ／Ｄ変換器、２６・・印・メモリ、２了・・
・・・・Ｄ／Ａ変換器、２９・・・・・・子画面フィー
ルド判別回路、３ｏ・・・・・・メモリコントローラ、
３１・・・・・・親画面フィールド判別回路、３３・・
・・・・インターレース補正回路、３４・・・・・・イ
ンターレース補正回路スイッチング回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図 ＜、Ｖ）
Claims (1)
- 第１．第２の異なるテレビジョン映像信号を得る手段と
、前記２つの映像信号からそれぞれ水平と垂直の同期信
号を得る手段と、前記第２の映像信号を１水平走査周波
数ごとに第２のクロックで書き込み第１のクロックで読
み出す１フイールドメモリ手段を有して第２の映像を第
１の映像に挿入するようにするとともに、第１フイール
ドと第２フイールドを検出する手段と、第１フイールド
と第２フイールドを判別する手段を有し前記１フイール
ドメモリから信号を読み出す時に読み出しのアドレスを
制御する手段と、前記第１の映像信号がインターレース
していない映像信号であることを検出したときに上記の
アドレス制御手段を停止させる手段とを有することを特
徴とするテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6404784A JPS60206383A (ja) | 1984-03-30 | 1984-03-30 | テレビジヨン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6404784A JPS60206383A (ja) | 1984-03-30 | 1984-03-30 | テレビジヨン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206383A true JPS60206383A (ja) | 1985-10-17 |
| JPH0314272B2 JPH0314272B2 (ja) | 1991-02-26 |
Family
ID=13246792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6404784A Granted JPS60206383A (ja) | 1984-03-30 | 1984-03-30 | テレビジヨン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206383A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298176A (ja) * | 1988-07-13 | 1990-12-10 | Seiko Epson Corp | 画像処理装置 |
| EP0584693A2 (en) * | 1992-08-21 | 1994-03-02 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| JPH07131707A (ja) * | 1988-07-13 | 1995-05-19 | Seiko Epson Corp | 画像処理装置 |
| JPH0895541A (ja) * | 1988-07-13 | 1996-04-12 | Seiko Epson Corp | コンピュータシステム |
| US5680178A (en) * | 1988-07-13 | 1997-10-21 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648767A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Two-screen television receiver |
-
1984
- 1984-03-30 JP JP6404784A patent/JPS60206383A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648767A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Two-screen television receiver |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298176A (ja) * | 1988-07-13 | 1990-12-10 | Seiko Epson Corp | 画像処理装置 |
| JPH07131707A (ja) * | 1988-07-13 | 1995-05-19 | Seiko Epson Corp | 画像処理装置 |
| JPH0895541A (ja) * | 1988-07-13 | 1996-04-12 | Seiko Epson Corp | コンピュータシステム |
| US5680178A (en) * | 1988-07-13 | 1997-10-21 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| US5793439A (en) * | 1988-07-13 | 1998-08-11 | Seiko Epson Corporation | Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| US5929933A (en) * | 1988-07-13 | 1999-07-27 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| US5929870A (en) * | 1988-07-13 | 1999-07-27 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| US5973706A (en) * | 1988-07-13 | 1999-10-26 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| US5986633A (en) * | 1988-07-13 | 1999-11-16 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| USRE37879E1 (en) | 1988-07-13 | 2002-10-15 | Seiko Epson Corporation | Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream |
| EP0584693A2 (en) * | 1992-08-21 | 1994-03-02 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| EP0584693A3 (en) * | 1992-08-21 | 1994-05-11 | Thomson Consumer Electronics | Displaying an interlaced video signal with a noninterlaced video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314272B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0564911B2 (ja) | ||
| JPH0526196B2 (ja) | ||
| JPH06209438A (ja) | 高品位テレビを利用した多重再生方法および多重再生装置 | |
| JPS63193779A (ja) | テレビジヨン受像機 | |
| JPS60206383A (ja) | テレビジヨン受像機 | |
| JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
| JPH04180373A (ja) | 二画面テレビジョン受像機 | |
| JPH07336622A (ja) | 子画面表示装置 | |
| JPH1127599A (ja) | ２画面表示テレビジョン及び２画面表示の為の追い越し制御回路 | |
| JP2532688B2 (ja) | 二画面テレビ | |
| JP2834732B2 (ja) | ビデオメモリの制御回路 | |
| JP2537812B2 (ja) | 映像信号処理装置 | |
| JPH01202991A (ja) | ビデオ信号記録再生装置 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JP2782718B2 (ja) | 画像処理装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JP2900958B2 (ja) | 字幕移動回路 | |
| JPH0646795B2 (ja) | ２画面テレビ受信機 | |
| KR0143167B1 (ko) | 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JPH042540Y2 (ja) | ||
| JP2625482B2 (ja) | 多画面動画表示装置 | |
| JPH09121328A (ja) | ビデオテープレコーダの高速再生回路 | |
| JPS62150977A (ja) | 同期ずれ画面消去回路 | |
| JPS62269482A (ja) | 画像処理装置 |