JPH042540Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、フイールドメモリの書き込み及び読
み出し制御回路に係り、テレビジヨン信号（TV
信号）とフイールドメモリから読み出されたTV
信号との切り換え時、接続された信号が一致する
よう、同期信号の配列を整えたフイールドメモリ
の書き込み及び読み出し制御回路に関する。

従来の技術 従来、放送されているTV信号の内の任意の画
像を選択して取り出し、TV画面上で静止画とし
て再生したいという要請があり、それを実現する
手段としてTV信号の内の任意のフイールドを書
き込み、又は読み出すフイールドメモリ回路があ
つた。

いま、NTSC方式TV信号の１フイールド分を
上記フイールドメモリ回路に書き込もうとする
と、最初のフイールド１Ｆと次のフイールド２Ｆ
とで書き込み、読み出しする関係が異なる。この
ことにつき説明するに、第４図は従来のフイール
ドメモリの書き込み及び読み出し制御回路の動作
説明用信号波形図である。ここで、第４図Ａはフ
イールドメモリに書き込まれるべきTV信号の垂
直同期パルス、同図Ｂはフイールドメモリに書き
込まれるべきTV信号の水平同期パルス、同図Ｃ
はフイールドメモリに書き込まれた１ＦのTV信
号のフイールドメモリ読み出し時の垂直同期パル
ス、同図Ｄはフイールドメモリに書き込まれた２
ＦのTV信号のフイールドメモリ読み出し時の垂
直同期パルスを夫々示す。

フイールドメモリに書き込まれた１フイールド
のTV信号を継続して読み出す場合、前記１Ｆ又
は２Ｆの各フイールドにおける水平同期パルス間
隔は保持されていなければならない。そこで、１
フイールド分を書き込む場合、１Ｆでは時刻t₄〜
t₅の262H区間が書き込まれ、２Ｆで時刻t₅〜t₆の
263H区間が書き込まれる。

今、１Ｆをフイールドメモリに書き込み、時刻
t₅からその読み出しを行なうと、第４図Ｃに示す
如く、時刻t₅以降水平同期パルス間隔262Hで繰
り返し読み出され、その垂直同期パルス幅は
2.5Hとなる。一方、２Ｆをフイールドメモリに
書き込み、時刻t₆以降読み出した場合、第４図Ｄ
に示す如く、水平同期パルス間隔263Hで繰り返
し読み出され、その垂直同期パルス幅は3.5Hと
なる。

考案が解決しようとする問題点 しかるに、上記１Ｆのフイールドメモリ読み出
し開始後、入来しているTV信号と、１Ｆの１回
目の読み出し終了時点での垂直同期パルスの時間
ズレは、TV信号の垂直同期パルス周期が262.5H
であるのに対して、フイールドメモリから読み出
された１Ｆの垂直同期パルス周期は262Hである
ため、１Ｆの方が0.5H進みの方向に生じる。２
回目の読み出し時点で、その時間ズレは1Hとな
り、読み出し回数を重ねる度に漸次0.5Hずつ増
加してゆく。このため、TV信号からフイールド
メモリ読み出し信号への切り換え時、前記両者の
関係は良好に接続されるが、フイールドメモリ読
み出し終了後、TV信号に復帰するとき、上記の
如く時間ズレがあるため垂直同期パルスの配列不
一致のために同期ズレが発生し、映像が乱れて見
苦しくなる。また、フイールドメモリにより２Ｆ
のTV信号を書き込んだ後読み出した場合、その
垂直同期パルス周期263Hであり、遅れの方向に
やはり0.5Hの時間ズレを生じ、上記と同様に、
映像が乱れて見苦しくなる等の問題点があつた。

そこで、本考案はフイールドメモリ読み出し信
号とTV信号の夫々の垂直同期パルスの前縁の時
刻が一致した時点で、上記フイールドメモリ読み
出し信号からTV信号へ切り換えることにより、
上記問題点を解決したフイールドメモリの書き込
み及び読み出し制御回路を提供することを目的と
する。

問題点を解決するための手段 本考案になるフイールドメモリの書き込み及び
読み出し制御回路は、フイールドメモリに供給さ
れる第１のTV信号とフイールドメモリから読み
出される第２のTV信号との両垂直同期パルスの
前縁が夫々一致するか否かを検出する検出回路
と、外部よりの読み出し指示信号入来時は、検出
回路の出力検出信号に無関係に第１のTV信号の
垂直同期パルスを検出してからフイールドメモリ
に読み出し制御信号を供給し、外部よりの書き込
み指示信号入来時は検出回路よりの出力検出信号
が供給された時点でフイールドメモリに書き込み
制御信号を供給する制御信号発生手段とより構成
されている。

作 用 フイールドメモリの読み出しTV信号（第２の
TV信号）とフイールドメモリに供給される第１
のTV信号との間では、フイールドメモリを１回
読み出す毎に0.5Hの時間ズレがあるため、上記
検出回路により両者の垂直同期パルスの前縁が一
致したことを検出した時点で前記フイールドメモ
リから読み出されている第２のTV信号から第１
のTV信号への切り換えを行なう。

実施例 第１図は本考案になるフイールドメモリの書き
込み及び読み出し制御回路の一実施例を示すブロ
ツク系統図を示す。同図中、１はフイールドメモ
リ、２は書き込みアドレス発生回路、３は読み出
しアドレス発生回路、４は選択回路、１０はスイ
ツチ回路を示す。スイツチ回路１０は選択回路４
の出力端子１６よりの信号によりTV信号書き込
み時は端子１０ａ側に接続され、一方フイールド
メモリ１の読み出し時は端子１０ｂ側に切換接続
される。ここで、TV信号をフイールドメモリ１
へ書き込む場合、入力端子１１へ入来したTV信
号はフイールドメモリ１へ入力され、書き込みア
ドレス発生回路２のアドレス信号に基づいて、書
き込みが行なわれる。また、上記TV信号はスイ
ツチ回路１０を介して読み出しアドレス発生回路
３及び出力端子１７へ供給される。このため、書
き込み時は、フイールドメモリ１へTV信号が書
き込まれると同時に、出力端子１７へもTV信号
が出力されている。一方、選択回路４の入力端子
１３及び１４へはTV信号の垂直同期パルスが供
給され、選択回路４は入力端子１２より入来する
Ｒ／Ｗ（読み出し／書き込み）信号に基づいて、
出力端子１５よりアドレス信号、又出力端子１６
より制御信号を出力している。

読み出し時は、スイツチ回路１０が端子１０ｂ
側に接続されるため、読み出しアドレス発生回路
３へフイールドメモリ１の読み出し信号が供給さ
れる一方、出力端子１７へ出力される。読み出し
アドレス発生回路３はフイールドメモリ１へアド
レス信号を供給し、一方選択回路４の入力端子１
４へは読み出し信号の垂直同期パルスを供給す
る。

ここで、１Ｆを書き込み、その後読み出す場
合、第４図に示す如く、時刻t₄を書き込みアドレ
スの零番地、また時刻t₅を読み出しアドレスの零
番地に夫々設定している。

第２図は、第１図図示ブロツク系統中の選択回
路の一実施例の回路系統図を示す。

同図中、第１図と同一構成部分には同一符号を
付してある。ここで、入力端子１３へはTV信号
の垂直同期パルスが入来し、書き込み垂直同期パ
ルス検出器５を経て、第３図Ａに示すパルス幅の
狭い信号ａとなる。一方、入力端子１４へは、書
き込み時はTV信号、読み出し時は、フイールド
メモリ１の読み出し信号の夫々の垂直同期パルス
が入来し、読み出し垂直同期パルス検出器６を経
て、第３図Ｂに示す信号ｂとなる。このため、信
号ｂのパルス周期は、書き込み時は262.5H、読
み出し時は262H（あるいは263H）となる。また、
入力端子１２へ入来するＲ／Ｗ信号ｄは第３図Ｄ
に示す如く、ハイレベルV_Hは書き込み、ローレ
ベルV_Lは読み出し状態を示し、パルス発生回路
７へ供給される。垂直走査周期のパルスａ，ｂは
パルス発生回路７内のNAND回路１８を通して
OR回路１９に供給され、ここで上記Ｒ／Ｗ信号
ｄをインバータ２０により位相反転した信号と論
理和をとられる。このため、OR回路１９の出力
信号ｃは第３図Ｃに示す如くになる。Ｊ−Ｋフリ
ツプフロツプ９は、そのクロツク（CK）端子に
入来するＲ／Ｗ信号ｄの立ち下がりで動作し、ま
たそのクリア（Ｃ）端子に入来する上記信号ｃの
立ち下がりによりクリアされる。ここで、初期状
態においてはフリツプフロツプ９出力端子より
そのＫ入力端子に印加される信号はハイレベルで
あるのに対し、そのＪ入力端子には常にハイレベ
ルV_Hの信号が印加されているから、上記信号ｄ
の最初の立ち下がり時刻t₁で、フリツプフロツプ
９はそのＱ出力端子より第３図Ｅにｅで示す如く
ハイレベルの信号を出力し、その後そのクリア端
子に印加される信号ｃがローレベルとなる時刻t₃
までその状態を継続し、時刻t₃でローレベルとな
る信号を出力する。この出力信号ｅはNAND回
路２１〜２３よりなるゲート回路８のリセツト
（Ｒ）端子へ供給され、一方、前記書き込み垂直
同期パルス検出器５からの検出パルスａがゲート
回路８は、Ｒ端子へ入来する出力信号ｅがハイレ
ベルとなつた状態で、Ｓ端子へ検出パルスａが入
来すると、その立ち上がりの入来時刻t₂でセツト
され、NAND回路２２より出力端子１６へ出力
されるゲート出力信号ｆは第３図Ｆにｆで示す如
くハイレベルとなる。その後、出力信号ｅがロー
レベルとなると、ゲート回路８はリセツトされ、
ゲート出力信号ｆはローレベルとなる。

上述の様な動作を行なう選択回路４にて、TV
信号書き込みからフイールドメモリ１の読み出し
状態へ移行する場合、まず、時刻t₁にてＲ／Ｗ信
号ｄがローレベルとなり、それに伴い最初の垂直
同期パルス入来時刻t₂で出力端子１６の出力信号
ｆはハイレベルとなり、前記フイールドメモリ１
へ読み出し制御信号として供給され、同時にスイ
ツチ回路１０を端子１０ｂ側に切り換える。ま
た、選択回路４の出力端子１５を介してフイール
ドメモリ１へ読み出しアドレス信号が供給され
て、第３図の時刻t₂の信号ｂを零番地として読み
出しが開始される。そして、第１図に示すスイツ
チ回路１０の端子１０ｂに入来するフイールドメ
モリ１の読み出し信号がスイツチ回路１０を通し
て出力端子１７へ出力される。

つぎに、読み出し信号からTV信号へ復帰する
場合、Ｒ／Ｗ信号ｄがハイレベルとされる。しか
る後に、前述の如く検出パルスａとｂとの同期ズ
レが525フイールド毎に零となる時刻t₃にて、選
択回路４の出力端子１６の出力信号ｆはローレベ
ルとなる。この出力信号ｆはフイールドメモリ１
へ書き込み制御信号として印加される一方、スイ
ツチ回路１０に供給されてこれを端子１０ａ側に
切り換える。これにより、フイールドメモリ１は
時刻t₃まで読み出しを継続し、その読み出し出力
信号が出力端子１７へ出力され、上記時刻t₃で入
力端子１１に入来するTV信号がスイツチ回路１
０を介して出力端子１７へ出力される。従つて、
モニタ表示装置には時刻t₂〜t₃まで静止画が表示
され、時刻t₃になつた時点で入力TV信号による
画像が表示される。

考案の効果 上述の如く、本考案によれば、フイールドメモ
リから読み出されている第２のTV信号からフイ
ールドメモリに供給される第１のTV信号への切
り換え時、接続されたTV信号に乱れがないよう
に同期信号の配列を整えることが出来、又継続し
てフイールドメモリから読み出す時は完全な静止
画として見ることが出来、さらに静止画開始及び
終了時において映像乱れがなく速やかにTV信号
へ復帰することが出来る等の特長を有する。

【図面の簡単な説明】

第１図は本考案になるフイールドメモリの書き
込み及び読み出し制御回路の一実施例を示すブロ
ツク系統図、第２図は第１図図示ブロツク系統中
の選択回路の一実施例の回路系統図、第３図は第
２図図示回路の動作説明用信号波形図、第４図は
従来のフイールドメモリの書き込み及び読み出し
制御回路の動作説明用信号波形図である。 １……フイールドメモリ、２……書き込みアド
レス発生回路、３……読み出しアドレス発生回
路、４……選択回路、５……書き込み垂直同期パ
ルス検出器、６……読み出し垂直同期パルス検出
器、７……パルス発生回路、８……ゲート回路、
９……Ｊ−Ｋフリツプフロツプ、１０……スイツ
チ回路。

Claims (1)

【実用新案登録請求の範囲】
1. フイールドメモリの書き込み時は該フイールド
   メモリに供給される第１のテレビジヨン信号を選
   択出力し、該第１のテレビジヨン信号が１フイー
   ルドに極めて近い期間で、かつ、水平走査期間の
   自然数倍の期間分書き込まれた該フイールドメモ
   リの読み出し時には該フイールドメモリから読み
   出された第２のテレビジヨン信号を選択出力する
   回路において、該第１及び第２のテレビジヨン信
   号の両垂直同期パルスの前縁が夫々一致するか否
   かを検出する検出回路と、外部よりの読み出し指
   示信号入来時は、該検出回路の出力検出信号に無
   関係に該第１のテレビジヨン信号の垂直同期パル
   スを検出してから該フイールドメモリに読み出し
   制御信号を供給し、外部よりの書き込み指示信号
   入来時は該検出回路よりの出力検出信号が供給さ
   れた時点で該フイールドメモリに書き込み制御信
   号を供給する制御信号発生手段とより構成したフ
   イールドメモリの書き込み及び読み出し制御回
   路。