JPH07321065A - シリサイド接点を有する半導体デバイス及び製造方法 - Google Patents
シリサイド接点を有する半導体デバイス及び製造方法Info
- Publication number
- JPH07321065A JPH07321065A JP7075859A JP7585995A JPH07321065A JP H07321065 A JPH07321065 A JP H07321065A JP 7075859 A JP7075859 A JP 7075859A JP 7585995 A JP7585995 A JP 7585995A JP H07321065 A JPH07321065 A JP H07321065A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- palladium
- gate
- silicide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 101
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 236
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 118
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 70
- 125000006850 spacer group Chemical group 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 27
- 239000002019 doping agent Substances 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 5
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 238000000348 solid-phase epitaxy Methods 0.000 abstract description 5
- 230000007704 transition Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 235000020061 kirsch Nutrition 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000010671 solid-state reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/154—Solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体デバイス用のシリサイド化接点を提供
すること。 【構成】 パラジウム層をシリコン基板上に付着させ、
パラジウムを基板と反応させてパラジウムシリサイドを
生成させ、基板から未反応のパラジウムを除去し、パラ
ジウムシリサイドおよび基板上にドープしたシリコンを
生成させ、そのシリコンをパラジウムシリサイド中を移
動させ、基板上に再結晶させて基板上にエピタキシアル
に再結晶したシリコン領域を形成させ、パラジウムシリ
サイドをエピタキシアルに再結晶したシリコン領域の上
に持ち上げてそのためのシリサイド化接点を形成し、ド
ープしたシリコンを基板上から除去することによって得
られる半導体デバイス用の接点。
すること。 【構成】 パラジウム層をシリコン基板上に付着させ、
パラジウムを基板と反応させてパラジウムシリサイドを
生成させ、基板から未反応のパラジウムを除去し、パラ
ジウムシリサイドおよび基板上にドープしたシリコンを
生成させ、そのシリコンをパラジウムシリサイド中を移
動させ、基板上に再結晶させて基板上にエピタキシアル
に再結晶したシリコン領域を形成させ、パラジウムシリ
サイドをエピタキシアルに再結晶したシリコン領域の上
に持ち上げてそのためのシリサイド化接点を形成し、ド
ープしたシリコンを基板上から除去することによって得
られる半導体デバイス用の接点。
Description
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスに
関し、より詳しくは、半導体デバイス用のシリサイド化
接点に関する。
関し、より詳しくは、半導体デバイス用のシリサイド化
接点に関する。
【０００２】
【従来の技術】リソグラフィ技術によって相補型金属酸
化膜半導体（ＣＭＯＳ）デバイスの横方向の寸法がさら
に縮小できるようになってきたため、極浅接合を有する
高性能トランジスタを形成するために、隆起ソース領域
およびドレイン領域がますます広く使用されるようにな
っている。しかし、隆起ソースドレイン領域には固有の
諸問題がある。たとえば、トランジスタ構造のソース／
ドレイン領域と分離フィールド酸化物との界面、および
隆起ソース／ドレイン領域とゲート導体に隣接する側壁
スペーサとの界面に物理的ファセットが形成される。困
ったことに、シリサイド接点はこれらのファセット中に
「スパイク」を生じることがあり、このスパイクは下の
基板に突きささり、浅い接合を突き抜ける。このような
欠陥は好ましくない有害なデバイス漏洩の原因になりう
る。
化膜半導体（ＣＭＯＳ）デバイスの横方向の寸法がさら
に縮小できるようになってきたため、極浅接合を有する
高性能トランジスタを形成するために、隆起ソース領域
およびドレイン領域がますます広く使用されるようにな
っている。しかし、隆起ソースドレイン領域には固有の
諸問題がある。たとえば、トランジスタ構造のソース／
ドレイン領域と分離フィールド酸化物との界面、および
隆起ソース／ドレイン領域とゲート導体に隣接する側壁
スペーサとの界面に物理的ファセットが形成される。困
ったことに、シリサイド接点はこれらのファセット中に
「スパイク」を生じることがあり、このスパイクは下の
基板に突きささり、浅い接合を突き抜ける。このような
欠陥は好ましくない有害なデバイス漏洩の原因になりう
る。
【０００３】隆起ソース領域およびドレイン領域を有す
るトランジスタを構築するには、トランジスタの浅い接
合を形成するために、ドーパントの拡散を高度に制御す
る必要がある。現在の技術では、デバイスのチャンネル
領域への電気接続を形成するために、隆起ソース領域お
よびドレイン領域の付着に先立ってイオン注入を使用し
ている。しかし、隆起ソース領域およびドレイン領域の
付着に伴う高温のために、注入したドーパントの分布が
最適デバイス性能点を超えてさらに拡散してしまうこと
がある。
るトランジスタを構築するには、トランジスタの浅い接
合を形成するために、ドーパントの拡散を高度に制御す
る必要がある。現在の技術では、デバイスのチャンネル
領域への電気接続を形成するために、隆起ソース領域お
よびドレイン領域の付着に先立ってイオン注入を使用し
ている。しかし、隆起ソース領域およびドレイン領域の
付着に伴う高温のために、注入したドーパントの分布が
最適デバイス性能点を超えてさらに拡散してしまうこと
がある。
【０００４】さらに、シリサイド化接合の形成が隆起ソ
ース領域およびドレイン領域と集積される際に問題が起
こることがある。ゲート導体が隆起ソース領域およびド
レイン領域から充分に分離されていない場合に、シリサ
イド化プロセスによってゲートとソース領域およびドレ
イン領域との間に不都合な接触が生ずることがある。
ース領域およびドレイン領域と集積される際に問題が起
こることがある。ゲート導体が隆起ソース領域およびド
レイン領域から充分に分離されていない場合に、シリサ
イド化プロセスによってゲートとソース領域およびドレ
イン領域との間に不都合な接触が生ずることがある。
【０００５】ロダー（Rodder）とチャプマン（Chapma
n）の１９９１年３月５日発行の米国特許第４９９８１
５０号および第５０７９１８０号は、エピタキシアル付
着によって形成される隆起「トレンチ」領域を開示して
いる。浅いトランジスタ接合を維持しながらオーバーラ
ップ容量の側方調整を行うために薄い側壁絶縁体が用い
られる。電界絶縁領域と隆起ソース領域およびドレイン
領域とを分離するために、第２の絶縁スペーサが用いら
れる。その結果、基板内へのスパイクの形成の傾向が抑
制される。不都合なことに、上記特許に開示された方法
は慎重な表面調整と高温のエピタキシアル付着処理を必
要とする。さらに、隆起ソース／ドレイン領域と分離ゲ
ートの上面との距離を長くするために側壁スペーサが用
いられる。エピタキシアル層の付着または成長によって
隆起ソース領域およびドレイン領域が形成される。上記
特許では高温処理の欠点を認めているが、あいにくこれ
に伴うアニーリングを含んでおり、これが基板内での望
ましくないドーパントの拡散の原因になる。そのうえ、
上記特許では側壁スペーサの厚みを１００−３００ｎｍ
に制限している。
n）の１９９１年３月５日発行の米国特許第４９９８１
５０号および第５０７９１８０号は、エピタキシアル付
着によって形成される隆起「トレンチ」領域を開示して
いる。浅いトランジスタ接合を維持しながらオーバーラ
ップ容量の側方調整を行うために薄い側壁絶縁体が用い
られる。電界絶縁領域と隆起ソース領域およびドレイン
領域とを分離するために、第２の絶縁スペーサが用いら
れる。その結果、基板内へのスパイクの形成の傾向が抑
制される。不都合なことに、上記特許に開示された方法
は慎重な表面調整と高温のエピタキシアル付着処理を必
要とする。さらに、隆起ソース／ドレイン領域と分離ゲ
ートの上面との距離を長くするために側壁スペーサが用
いられる。エピタキシアル層の付着または成長によって
隆起ソース領域およびドレイン領域が形成される。上記
特許では高温処理の欠点を認めているが、あいにくこれ
に伴うアニーリングを含んでおり、これが基板内での望
ましくないドーパントの拡散の原因になる。そのうえ、
上記特許では側壁スペーサの厚みを１００−３００ｎｍ
に制限している。
【０００６】ロス（Roth）とキルシュ（kirsch）の１９
９２年６月２日発行の米国特許第５１１８６３９号は、
調製した核生成サイト上にシリコンを付着させることに
よる隆起ソース領域およびドレイン領域の形成を開示し
ている。このようなパターン付きサイトによって、選択
的付着プロセスの伝搬が可能になる。このような導電性
物質の付着の最終結果として、ゲート電極が絶縁スペー
サおよびキャップ物質で絶縁された、表面基板への接点
が出来る。上記特許では高温の選択的ポリシリコン付着
の使用を想定し、核生成サイト界面の調製は重要ではな
いとしている。
９２年６月２日発行の米国特許第５１１８６３９号は、
調製した核生成サイト上にシリコンを付着させることに
よる隆起ソース領域およびドレイン領域の形成を開示し
ている。このようなパターン付きサイトによって、選択
的付着プロセスの伝搬が可能になる。このような導電性
物質の付着の最終結果として、ゲート電極が絶縁スペー
サおよびキャップ物質で絶縁された、表面基板への接点
が出来る。上記特許では高温の選択的ポリシリコン付着
の使用を想定し、核生成サイト界面の調製は重要ではな
いとしている。
【０００７】デ＝ラ＝モネダ（De La Moneda）の１９７
８年２月７日発行の米国特許第４０７２５４５号は、接
点の形成と切り離してソース／ドレインを形成する方法
を開示している。上記特許では接点にはイオン注入法を
用い、接合にはエピタキシアル付着法を使用している。
しかしこの特許は、湿式エッチングによるゲート酸化物
の除去、およびそれに続くシード領域へのエピタキシア
ル・シリコンの付着を必要とする。
８年２月７日発行の米国特許第４０７２５４５号は、接
点の形成と切り離してソース／ドレインを形成する方法
を開示している。上記特許では接点にはイオン注入法を
用い、接合にはエピタキシアル付着法を使用している。
しかしこの特許は、湿式エッチングによるゲート酸化物
の除去、およびそれに続くシード領域へのエピタキシア
ル・シリコンの付着を必要とする。
【０００８】プフィースター（Pfiester）とシワン（Si
van）の１９９０年８月１４日発行の米国特許第４９４
８７４５号は、ゲートのパターン形成のためにゲート電
極上で絶縁キャップを使用する方法を開示している。つ
いでキャップを除去してポリシリコンの二回目の付着が
出来るようにする。ポリシリコンの二回目の付着はフィ
ールド酸化物領域上まで横に延びる。上記特許では隆起
ソース電極およびドレイン電極とゲート電極とを分離す
るために側壁スペーサを用いている。この場合も、この
ような構造は選択的なシリコンの成長が複雑なために制
限される。
van）の１９９０年８月１４日発行の米国特許第４９４
８７４５号は、ゲートのパターン形成のためにゲート電
極上で絶縁キャップを使用する方法を開示している。つ
いでキャップを除去してポリシリコンの二回目の付着が
出来るようにする。ポリシリコンの二回目の付着はフィ
ールド酸化物領域上まで横に延びる。上記特許では隆起
ソース電極およびドレイン電極とゲート電極とを分離す
るために側壁スペーサを用いている。この場合も、この
ような構造は選択的なシリコンの成長が複雑なために制
限される。
【０００９】このように、半導体デバイス技術では、信
頼性があり、製造可能な隆起ソース／ドレイン電界効果
構造が依然として求められている。
頼性があり、製造可能な隆起ソース／ドレイン電界効果
構造が依然として求められている。
【００１０】
【発明が解決しようとする課題】本発明の一目的は、改
良された半導体デバイスを提供することにある。
良された半導体デバイスを提供することにある。
【００１１】本発明のもう一つの目的は、半導体デバイ
ス用のシリサイド化接点を提供することにある。
ス用のシリサイド化接点を提供することにある。
【００１２】本発明のもう一つの目的は、信頼性を持っ
て製造できるゲート電極を有し、隆起ソース領域および
ドレイン領域を含有する半導体デバイスを提供すること
にある。
て製造できるゲート電極を有し、隆起ソース領域および
ドレイン領域を含有する半導体デバイスを提供すること
にある。
【００１３】本発明のもう一つの目的は、実質的に結晶
欠陥のない隆起ソース領域およびドレイン領域を有する
半導体デバイスを提供することにある。
欠陥のない隆起ソース領域およびドレイン領域を有する
半導体デバイスを提供することにある。
【００１４】本発明のもう１つの目的は、隆起ソース領
域およびドレイン領域への低抵抗パラジウムシリサイド
接点を有する半導体デバイスを提供することにある。
域およびドレイン領域への低抵抗パラジウムシリサイド
接点を有する半導体デバイスを提供することにある。
【００１５】
【課題を解決するための手段】本発明の上記その他の目
的を達成するために、シリコン基板上にパラジウム層を
付着させ、パラジウムを基板と反応させてパラジウムシ
リサイドを生成させ、基板から未反応のパラジウムを除
去し、パラジウムシリサイドおよび基板上にシリコンを
付着させ、基板へのドーパントの導入をパラジウムシリ
サイドによって防止しながらシリコンにドーパントを注
入し、シリコンをパラジウムシリサイド中を移動させて
基板上に再結晶させ、基板上にエピタキシアルに再結晶
したシリコン領域を形成することにより、半導体デバイ
ス用の接点を形成する。パラジウムシリサイドをエピタ
キシアルに再結晶したシリコン領域の上に持ち上げて高
度にドープしたしたシリコンへのシリサイド化接点を形
成する。上記その他の目的、特徴、態様、および利点
は、以下の本発明の詳細な説明によってより容易に明ら
かとなり、よりよく理解できるであろう。
的を達成するために、シリコン基板上にパラジウム層を
付着させ、パラジウムを基板と反応させてパラジウムシ
リサイドを生成させ、基板から未反応のパラジウムを除
去し、パラジウムシリサイドおよび基板上にシリコンを
付着させ、基板へのドーパントの導入をパラジウムシリ
サイドによって防止しながらシリコンにドーパントを注
入し、シリコンをパラジウムシリサイド中を移動させて
基板上に再結晶させ、基板上にエピタキシアルに再結晶
したシリコン領域を形成することにより、半導体デバイ
ス用の接点を形成する。パラジウムシリサイドをエピタ
キシアルに再結晶したシリコン領域の上に持ち上げて高
度にドープしたしたシリコンへのシリサイド化接点を形
成する。上記その他の目的、特徴、態様、および利点
は、以下の本発明の詳細な説明によってより容易に明ら
かとなり、よりよく理解できるであろう。
【００１６】
【実施例】まず図１には半導体デバイス、またはより詳
しくは、金属酸化膜半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）２が示されている。半導体デバイス２は、半
導体基板８上に付着したゲート酸化物すなわち絶縁膜６
と、ポリシリコン層１２と、シリサイド層１４と、誘電
層または絶縁層１６とを備えるシリサイド化ゲート４を
含む。分離層１０はデバイス２を他のデバイスから分離
する機能を持ち、たとえば浅いトレンチ分離層が用いら
れる。シリサイド化ゲート４および分離層１０は従来の
技術で形成できる。一般に、ゲート酸化膜６の厚みは５
ｎｍ程度でよく、ポリシリコン層１２の厚みは１５０ｎ
ｍ程度でよく、ｎ+またはｐ+ドープ可能であり、誘電ま
たは絶縁キャップ層１６の厚みは２００ｎｍ程度でよ
い。シリサイド層１４はたとえばＷ、Ｔｉ、Ｔａなどの
耐熱性金属またはＴｉＳｉ2などの金属シリサイドから
構成することが出来る。
しくは、金属酸化膜半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）２が示されている。半導体デバイス２は、半
導体基板８上に付着したゲート酸化物すなわち絶縁膜６
と、ポリシリコン層１２と、シリサイド層１４と、誘電
層または絶縁層１６とを備えるシリサイド化ゲート４を
含む。分離層１０はデバイス２を他のデバイスから分離
する機能を持ち、たとえば浅いトレンチ分離層が用いら
れる。シリサイド化ゲート４および分離層１０は従来の
技術で形成できる。一般に、ゲート酸化膜６の厚みは５
ｎｍ程度でよく、ポリシリコン層１２の厚みは１５０ｎ
ｍ程度でよく、ｎ+またはｐ+ドープ可能であり、誘電ま
たは絶縁キャップ層１６の厚みは２００ｎｍ程度でよ
い。シリサイド層１４はたとえばＷ、Ｔｉ、Ｔａなどの
耐熱性金属またはＴｉＳｉ2などの金属シリサイドから
構成することが出来る。
【００１７】側壁スペーサ１８はゲート導体の側壁に隣
接して、たとえば、窒化ケイ素の通常の低圧化学蒸着お
よびエッチングによって形成される。以下にさらに説明
するように、側壁スペーサ１８の厚みは、ある物質がゲ
ート導体の両面に生成または成長するのを防止し、適切
な接合の形成を可能にするのに適したものでなければな
らない。たとえば、ある種の応用例では、側壁スペーサ
１８の適切な厚みは約２０−３０ｎｍ程度でよい。
接して、たとえば、窒化ケイ素の通常の低圧化学蒸着お
よびエッチングによって形成される。以下にさらに説明
するように、側壁スペーサ１８の厚みは、ある物質がゲ
ート導体の両面に生成または成長するのを防止し、適切
な接合の形成を可能にするのに適したものでなければな
らない。たとえば、ある種の応用例では、側壁スペーサ
１８の適切な厚みは約２０−３０ｎｍ程度でよい。
【００１８】本発明によれば、次にパラジウム金属を付
着するために活性シリコン接合表面２０を調製する。な
お、その調製には、４０：１の水：緩衝ＨＦ中への４０
秒間浸漬と、それに続いて残留するゲート酸化物、フォ
トレジスト、および界面汚染物膜の除去のための水洗、
およびイソプロパノール乾燥が含まれる。
着するために活性シリコン接合表面２０を調製する。な
お、その調製には、４０：１の水：緩衝ＨＦ中への４０
秒間浸漬と、それに続いて残留するゲート酸化物、フォ
トレジスト、および界面汚染物膜の除去のための水洗、
およびイソプロパノール乾燥が含まれる。
【００１９】次に、図２に示すように、パラジウム２３
をデバイス２上に付着させる。０．２５ｎｍＣＭＯＳプ
ロセスに伴う縦横比のため、厚み約１５ｎｍのパラジウ
ム層の付着が必要になる。パラジウム２３の付着にはス
パッタリングが好ましい方法である。典型的なスパッタ
リングの条件には、約６００ワットの（直流）電力、ア
ルゴン・ガス中、および約６ｍＴｏｒｒ程度のスパッタ
リング・ガス圧が含まれる。この条件下で、１５ｎｍの
パラジウム膜の付着に約２０秒かかる。
をデバイス２上に付着させる。０．２５ｎｍＣＭＯＳプ
ロセスに伴う縦横比のため、厚み約１５ｎｍのパラジウ
ム層の付着が必要になる。パラジウム２３の付着にはス
パッタリングが好ましい方法である。典型的なスパッタ
リングの条件には、約６００ワットの（直流）電力、ア
ルゴン・ガス中、および約６ｍＴｏｒｒ程度のスパッタ
リング・ガス圧が含まれる。この条件下で、１５ｎｍの
パラジウム膜の付着に約２０秒かかる。
【００２０】次に、図３ではパラジウム２３を活性シリ
コン表面２０と反応させて、金属に富む接合シリサイド
２４、具体的にはパラジウムシリサイドをこの表面２０
上に形成させる。この反応によってシリコン基板の一部
がパラジウムシリサイド２４として消費され、こうして
形成されたパラジウムシリサイド２４の一部がシリコン
表面２０の元の表面の下にくることに留意されたい。た
とえば、窒素中約３０分間の低温アニーリング（たとえ
ば約３５０℃）でパラジウムと活性シリコンとの固相反
応が開始する。パラジウムは活性シリコン表面２０と反
応して、これらの表面２０上にパラジウムシリサイド２
４を形成するが、パラジウム２３は側壁スペーサ１８、
キャップ層１６、または分離層１０上のフィールド酸化
物領域２２とは反応しない。厚み約１５ｎｍのパラジウ
ム層２３は厚み約３３ｎｍのパラジウムシリサイド２４
を生成する。側壁スペーサ１８がゲート４をパラジウム
シリサイド２４から絶縁していることに留意されたい。
コン表面２０と反応させて、金属に富む接合シリサイド
２４、具体的にはパラジウムシリサイドをこの表面２０
上に形成させる。この反応によってシリコン基板の一部
がパラジウムシリサイド２４として消費され、こうして
形成されたパラジウムシリサイド２４の一部がシリコン
表面２０の元の表面の下にくることに留意されたい。た
とえば、窒素中約３０分間の低温アニーリング（たとえ
ば約３５０℃）でパラジウムと活性シリコンとの固相反
応が開始する。パラジウムは活性シリコン表面２０と反
応して、これらの表面２０上にパラジウムシリサイド２
４を形成するが、パラジウム２３は側壁スペーサ１８、
キャップ層１６、または分離層１０上のフィールド酸化
物領域２２とは反応しない。厚み約１５ｎｍのパラジウ
ム層２３は厚み約３３ｎｍのパラジウムシリサイド２４
を生成する。側壁スペーサ１８がゲート４をパラジウム
シリサイド２４から絶縁していることに留意されたい。
【００２１】次いで、図４では、パラジウムシリサイド
２４を残して、未反応パラジウム金属を側壁スペーサ１
８、キャップ層１６およびフィールド酸化物領域２２か
らはがさなければならない。そのような剥離には、たと
えば１：１０：１０のＨＣｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ
溶液を含む湿式エッチング液を使うことが出来る。毎分
約１００ｎｍのエッチング速度では、１５ｎｍのパラジ
ウム膜を４０秒で充分に剥離できる。
２４を残して、未反応パラジウム金属を側壁スペーサ１
８、キャップ層１６およびフィールド酸化物領域２２か
らはがさなければならない。そのような剥離には、たと
えば１：１０：１０のＨＣｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ
溶液を含む湿式エッチング液を使うことが出来る。毎分
約１００ｎｍのエッチング速度では、１５ｎｍのパラジ
ウム膜を４０秒で充分に剥離できる。
【００２２】次いで、図５では、非晶質または微粒子状
のシリコンの膜または層２６を、たとえばスパッタリン
グ法でデバイス２上に付着させる。さらに具体的には、
シリコン層２６をゲート４、側壁スペーサ１８、パラジ
ウムシリサイド２４、および分離層１０上に付着させ
る。例を挙げれば、シリコン層２６は約４０ｎｍ程度の
厚みに付着させる。シリコンが必要なのはパラジウムシ
リサイド２４の平面状の表面上だけなので、シリコン層
２６の形状整合性は重要でないことに留意されたい。次
に、必要に応じて、それが適切ならば、シリコン層２６
に適切なドーパント物質を注入する。適切なドーパント
物質はデバイス２の極性に依存する。有利なことに、パ
ラジウムシリサイド２４は高度の核停止力を有するの
で、パラジウムシリサイド２４は注入された物質が基板
８中に導入されるのを防止する。シリコンの厚みと注入
エネルギーは共にデバイスの設計に応じて最適化でき
る。
のシリコンの膜または層２６を、たとえばスパッタリン
グ法でデバイス２上に付着させる。さらに具体的には、
シリコン層２６をゲート４、側壁スペーサ１８、パラジ
ウムシリサイド２４、および分離層１０上に付着させ
る。例を挙げれば、シリコン層２６は約４０ｎｍ程度の
厚みに付着させる。シリコンが必要なのはパラジウムシ
リサイド２４の平面状の表面上だけなので、シリコン層
２６の形状整合性は重要でないことに留意されたい。次
に、必要に応じて、それが適切ならば、シリコン層２６
に適切なドーパント物質を注入する。適切なドーパント
物質はデバイス２の極性に依存する。有利なことに、パ
ラジウムシリサイド２４は高度の核停止力を有するの
で、パラジウムシリサイド２４は注入された物質が基板
８中に導入されるのを防止する。シリコンの厚みと注入
エネルギーは共にデバイスの設計に応じて最適化でき
る。
【００２３】次に、デバイス２をたとえば約６００℃の
温度でアニーリングする。このような温度では、パラジ
ウムシリサイド２４は、スパッタリングで付着したシリ
コン２６の固相エピタキシの移動媒体として作用する。
非晶質でシードなしのシリコン層２６はパラジウムシリ
サイド２４中を移動し、図６に示すように、活性シリコ
ン接合表面２０上にエピタキシアルに付着してドープし
たエピタキシアル・シリコン領域２８を形成する。パラ
ジウムシリサイドとシリコン基板の界面はシリコンの再
結晶の鋳型として機能し、従ってドープしたエピタキシ
アル・シリコン領域２８は、移動および再結晶の前にパ
ラジウムシリサイド２４があった位置に形成される。こ
れらのドープしたエピタキシアル・シリコン領域２８は
デバイス２の隆起ソース領域およびドレイン領域であ
る。側壁スペーサ１８がゲート４をエピタキシアル・シ
リコン領域２８から絶縁していることに留意されたい。
以前には付着したシリコン層２６の下にあったパラジウ
ムシリサイド２４は、固相エピタキシによってドープし
たエピタキシアル・シリコン領域２８の上の表面に持ち
上がり、またはそこに移動して、エピタキシアル・シリ
コン領域２８への低抵抗パラジウムシリサイド接点２
４'になる。たとえば、Poate, Tu, Mayer,"ThinFilms -
Interdiffusion and Reactions", Wiley and Sons, Ne
w York（1978）,pp.450-460; Z.L. Liau, et al., "Kin
etics of the Initial Stage of Si Transport Throug
h Pd-Silicide for Epitaxial Growth", J. Electroche
m. Soc.:Solid-State Science and Technology, Vol. 1
22, No.12, pp.1696-1700; Canali, et al., "Solid-Ph
ase Epitaxial Growth of Si Through Palladium Silic
ide Layers", Journal of Applied Physics, Vol.46, N
o.7, July 1975, pp.2831-2836; および S.S. Lau, et
al., "Antimony Doping of Si Layers Grown by Solid-
Phase Epitaxy", Applied Physics Letters,Vol. 28, N
o. 3, 1 February1976, pp.148-150を参照のこと。
温度でアニーリングする。このような温度では、パラジ
ウムシリサイド２４は、スパッタリングで付着したシリ
コン２６の固相エピタキシの移動媒体として作用する。
非晶質でシードなしのシリコン層２６はパラジウムシリ
サイド２４中を移動し、図６に示すように、活性シリコ
ン接合表面２０上にエピタキシアルに付着してドープし
たエピタキシアル・シリコン領域２８を形成する。パラ
ジウムシリサイドとシリコン基板の界面はシリコンの再
結晶の鋳型として機能し、従ってドープしたエピタキシ
アル・シリコン領域２８は、移動および再結晶の前にパ
ラジウムシリサイド２４があった位置に形成される。こ
れらのドープしたエピタキシアル・シリコン領域２８は
デバイス２の隆起ソース領域およびドレイン領域であ
る。側壁スペーサ１８がゲート４をエピタキシアル・シ
リコン領域２８から絶縁していることに留意されたい。
以前には付着したシリコン層２６の下にあったパラジウ
ムシリサイド２４は、固相エピタキシによってドープし
たエピタキシアル・シリコン領域２８の上の表面に持ち
上がり、またはそこに移動して、エピタキシアル・シリ
コン領域２８への低抵抗パラジウムシリサイド接点２
４'になる。たとえば、Poate, Tu, Mayer,"ThinFilms -
Interdiffusion and Reactions", Wiley and Sons, Ne
w York（1978）,pp.450-460; Z.L. Liau, et al., "Kin
etics of the Initial Stage of Si Transport Throug
h Pd-Silicide for Epitaxial Growth", J. Electroche
m. Soc.:Solid-State Science and Technology, Vol. 1
22, No.12, pp.1696-1700; Canali, et al., "Solid-Ph
ase Epitaxial Growth of Si Through Palladium Silic
ide Layers", Journal of Applied Physics, Vol.46, N
o.7, July 1975, pp.2831-2836; および S.S. Lau, et
al., "Antimony Doping of Si Layers Grown by Solid-
Phase Epitaxy", Applied Physics Letters,Vol. 28, N
o. 3, 1 February1976, pp.148-150を参照のこと。
【００２４】パラジウムシリサイドが低抵抗接点を与え
ることの証として、パラジウムシリサイドの体積抵抗率
は測定によれば約２５-２８ミクロオーム−ｃｍであ
り、また１００ｎｍのパラジウムシリサイド膜の面積抵
抗は約２．５オーム／スクエアであった。
ることの証として、パラジウムシリサイドの体積抵抗率
は測定によれば約２５-２８ミクロオーム−ｃｍであ
り、また１００ｎｍのパラジウムシリサイド膜の面積抵
抗は約２．５オーム／スクエアであった。
【００２５】このような固相エピタキシによる形成は、
パラジウムシリサイド接点２４'の自己整合製造プロセ
スをもたらし、また、原子的にきれいなシリサイドとシ
リコンの界面、および再結晶シリコンとシリコン基板の
界面を与える。
パラジウムシリサイド接点２４'の自己整合製造プロセ
スをもたらし、また、原子的にきれいなシリサイドとシ
リコンの界面、および再結晶シリコンとシリコン基板の
界面を与える。
【００２６】有利なことに、パラジウムシリサイド接点
２４はＲＣ遅延時間を短縮する。たとえば、厚み３３ｎ
ｍのパラジウムシリサイド接点は約６オーム／スクエア
の面積抵抗を有する。
２４はＲＣ遅延時間を短縮する。たとえば、厚み３３ｎ
ｍのパラジウムシリサイド接点は約６オーム／スクエア
の面積抵抗を有する。
【００２７】さらに、このようなパラジウムシリサイド
接点２４'は接触しているシリサイドと接合との間の接
触抵抗を減少させる。理想的には、ｐ−ｎ接合またはバ
イポーラトランジスタへの接点は電荷担体の流れに対す
る障壁となってはならない。そのようなオーム接点によ
る電流への抵抗はバルク体に比べて無視できる。半導体
上に付着した金属シリサイド膜は非オーム性の、整流接
点を形成する。このような金属／半導体系の接触抵抗Ｒ
cの大きさは集積回路にとって数桁大きすぎる。電流輸
送がショットキー・エネルギー障壁を越える熱電子放出
によって決まる接点を用いる代わりに、高濃度にドープ
した半導体と接触している金属シリサイドはトンネル効
果でエネルギー障壁を通過することによって決まる電気
抵抗挙動を示す。縮退して、すなわち高濃度にドープし
た層の上にパラジウムシリサイド層を形成するこのプロ
セスでは、接触抵抗値Ｒcが１×１０-6ｏｈｍ−ｃｍ2程
度のオーム接点が出来、したがってＵＬＳＩの幾何寸法
に理想的に適合する。
接点２４'は接触しているシリサイドと接合との間の接
触抵抗を減少させる。理想的には、ｐ−ｎ接合またはバ
イポーラトランジスタへの接点は電荷担体の流れに対す
る障壁となってはならない。そのようなオーム接点によ
る電流への抵抗はバルク体に比べて無視できる。半導体
上に付着した金属シリサイド膜は非オーム性の、整流接
点を形成する。このような金属／半導体系の接触抵抗Ｒ
cの大きさは集積回路にとって数桁大きすぎる。電流輸
送がショットキー・エネルギー障壁を越える熱電子放出
によって決まる接点を用いる代わりに、高濃度にドープ
した半導体と接触している金属シリサイドはトンネル効
果でエネルギー障壁を通過することによって決まる電気
抵抗挙動を示す。縮退して、すなわち高濃度にドープし
た層の上にパラジウムシリサイド層を形成するこのプロ
セスでは、接触抵抗値Ｒcが１×１０-6ｏｈｍ−ｃｍ2程
度のオーム接点が出来、したがってＵＬＳＩの幾何寸法
に理想的に適合する。
【００２８】約６００℃という低いアニーリング温度で
は、ドーパントは再結晶シリコン領域２８中に再分配さ
れ、従って再結晶シリコン領域２８はドーパントの濃縮
貯蔵場所として機能する。
は、ドーパントは再結晶シリコン領域２８中に再分配さ
れ、従って再結晶シリコン領域２８はドーパントの濃縮
貯蔵場所として機能する。
【００２９】次いで、側壁スペーサ１８、ゲート絶縁キ
ャップ１６、およびフィールド酸化物領域２２上に残っ
たシリコンを、たとえば通常の反応性イオン・エッチン
グによって除去する。
ャップ１６、およびフィールド酸化物領域２２上に残っ
たシリコンを、たとえば通常の反応性イオン・エッチン
グによって除去する。
【００３０】これで、ドーパント・プロフィルは、約８
５０℃、１０分間の炉内アニーリングなどの高温拡散プ
ロセスにかける準備ができた。このような高温拡散プロ
セスは、ドープしたエピタキシアル・シリコン領域２８
から基板シリコン８へのドーパントの外方拡散を引き起
こし、浅い外方拡散した接合３０を形成する。接合に結
びついたドーパントが、浅い接合の必要条件を満たしつ
つ、水平に充分な距離に広がって接合とトランジスタ・
チャンネル領域との間の電気接続を実現出来るように、
側壁スペーサ１８の厚みは充分に薄くなければならな
い。すなわち、側壁スペーサ１８はゲート４の下の拡散
距離を画定する。好都合なことに、このような拡散プロ
セスは、イオン注入法で発生が予測される結晶欠陥を生
じさせない。
５０℃、１０分間の炉内アニーリングなどの高温拡散プ
ロセスにかける準備ができた。このような高温拡散プロ
セスは、ドープしたエピタキシアル・シリコン領域２８
から基板シリコン８へのドーパントの外方拡散を引き起
こし、浅い外方拡散した接合３０を形成する。接合に結
びついたドーパントが、浅い接合の必要条件を満たしつ
つ、水平に充分な距離に広がって接合とトランジスタ・
チャンネル領域との間の電気接続を実現出来るように、
側壁スペーサ１８の厚みは充分に薄くなければならな
い。すなわち、側壁スペーサ１８はゲート４の下の拡散
距離を画定する。好都合なことに、このような拡散プロ
セスは、イオン注入法で発生が予測される結晶欠陥を生
じさせない。
【００３１】本発明が、エピタキシアルに再結晶したシ
リコン領域上にシリサイド化接点を作成することが必要
ないかなる半導体デバイスにも広く適用できることが、
当業者には理解できるであろう。
リコン領域上にシリサイド化接点を作成することが必要
ないかなる半導体デバイスにも広く適用できることが、
当業者には理解できるであろう。
【００３２】本発明を特定の実施例に関して説明してき
たが、これまでの記述から明らかなように、様々な代替
案、修正、および変更が可能なことは当業者には明らか
であろう。すなわち、本発明は本発明および添付の特許
請求の範囲の趣旨および範囲に含まれる全ての代替案、
修正および変更を含むものである。
たが、これまでの記述から明らかなように、様々な代替
案、修正、および変更が可能なことは当業者には明らか
であろう。すなわち、本発明は本発明および添付の特許
請求の範囲の趣旨および範囲に含まれる全ての代替案、
修正および変更を含むものである。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３４】（１）半導体デバイス用接点の製造方法に
おいて、（ａ）シリコン基板を用意するステップと、
（ｂ）上記基板にパラジウム層を付着させるステップ
と、（ｃ）上記パラジウムを上記基板と反応させてパラ
ジウムシリサイドを生成させるステップと、（ｄ）上記
基板から未反応パラジウムを除去するステップと、
（ｅ）上記パラジウムシリサイドおよび基板上にドープ
したシリコンを形成するステップと、（ｆ）上記ドープ
したシリコンを上記パラジウムシリサイド中を移動させ
て上記基板上に再結晶させ、上記基板上にエピタキシア
ルに再結晶したシリコン領域を形成させ、上記パラジウ
ムシリサイドを上記のエピタキシアルに再結晶したシリ
コン領域の上に移動させて、シリサイド化接点を形成さ
せるステップと、（ｇ）上記ドープしたシリコンを上記
基板から除去するステップとを含む方法。 （２）ステップ（ｅ）が、上記パラジウムシリサイドお
よび基板上にシリコンを付着させるステップと、上記シ
リコンにドーパントを注入し、その際に上記ドーパント
の上記基板への導入を上記パラジウムシリサイドによっ
て防止するステップとを含むことを特徴とする上記
（１）に記載の方法。 （３）さらに、ステップ（ｂ）の前に、パラジウムを付
着させるための基板を作成するステップを含む上記
（１）に記載の方法。 （４）上記基板を４０：１の水：緩衝ＨＦに浸漬し、上
記基板を水洗し、上記基板をイソプロパノールで乾燥す
ることによって上記基板を作成することを特徴とする上
記（３）に記載の方法。 （５）上記パラジウム層の厚みが約１５ｎｍであること
を特徴とする上記（１）に記載の方法。 （６）ステップ（ｂ）がスパッタリングを含むことを特
徴とする上記（１）に記載の方法。 （７）上記スパッタリングを、約６００ワットの電力で
アルゴン・ガス中で約６ミリトルのスパッタリング・ガ
ス圧で行うことを特徴とする上記（６）に記載の方法。 （８）ステップ（ｃ）が低温アニーリングを含むことを
特徴とする上記（１）に記載の方法。 （９）ステップ（ｄ）が湿式エッチングを含むことを特
徴とする上記（１）に記載の方法。 （１０）上記湿式エッチングを１：１０：１０のＨＣ
ｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特徴と
する上記（９）に記載の方法。 （１１）ステップ（ｆ）がアニーリングを含むことを特
徴とする上記（１）に記載の方法。 （１２）上記アニーリングを約６００℃で行うことを特
徴とする上記（１１）に記載の方法。 （１３）隆起ソース領域およびドレイン領域を有する半
導体デバイスを製造する方法において（ａ）シリコン基
板を用意するステップと、（ｂ）上記基板上に、隣接す
る上記シリコン基板を含む接合表面を有するゲートを形
成するステップと、（ｃ）上記ゲートの側壁上に側壁ス
ペーサを形成するステップと、（ｄ）上記側壁スペー
サ、ゲート、および基板上にパラジウム層を付着させる
ステップと、（ｅ）上記パラジウムを上記接合表面と反
応させてパラジウムシリサイドを生成させ、その際に上
記側壁スペーサによって上記ゲートを上記パラジウムシ
リサイドから絶縁するステップと、（ｆ）上記側壁スペ
ーサ、ゲート、および基板から未反応のパラジウムを除
去するステップと、（ｇ）上記側壁スペーサ、ゲート、
パラジウムシリサイド、および基板上にドープしたシリ
コンを形成するステップと、（ｈ）上記ドープしたシリ
コンを上記パラジウムシリサイド中を移動させ、上記接
合表面上に再結晶させて、隆起ソース領域およびドレイ
ン領域を形成させ、その際に上記側壁スペーサによって
上記ゲートを上記隆起ソース領域およびドレイン領域か
ら絶縁し、上記パラジウムシリサイドを上記隆起ソース
領域およびドレイン領域の上に持ち上げて、それらの領
域用のシリサイド化接点を形成するステップと、（ｉ）
上記側壁スペーサ、ゲート、および基板から上記ドープ
したシリコンを除去するステップとを含む方法。 （１４）ステップ（ｇ）が、上記側壁スペーサ、ゲー
ト、パラジウムシリサイド、および基板上にシリコンを
付着させ、その際に上記パラジウムシリサイドによって
上記ドーパントの上記基板への導入を防止するステップ
を含むことを特徴とする上記（１３）に記載の方法。 （１５）上記ゲートが、ゲート酸化物膜と、ポリシリコ
ン層と、シリサイド層と、絶縁層とを含むことを特徴と
する上記（１３）に記載の方法。 （１６）側壁スペーサを形成するステップ（ｃ）が化学
蒸着および窒化ケイ素のエッチングを含むことを特徴と
する上記（１３）に記載の方法。 （１７）上記側壁スペーサの厚みが約２０−３０ｎｍで
あることを特徴とする上記（１３）に記載の方法。 （１８）さらに、ステップ（ｄ）の前に、パラジウムを
付着させるために上記接合表面を調製するステップを含
むことを特徴とする上記（１３）に記載の方法。 （１９）上記デバイスを４０：１の水：緩衝ＨＦに浸浸
し、水洗し、イソプロパノールで乾燥することによって
上記接合表面を調製することを特徴とする上記（１８）
に記載の方法。 （２０）上記パラジウム層の厚みが約１５ｎｍであるこ
とを特徴とする上記（１３）に記載の方法。 （２１）ステップ（ｄ）がスパッタリングを含むことを
特徴とする上記（１３）に記載の方法。 （２２）上記スパッタリングを、約６００ワットの電力
でアルゴン・ガス中で約６ミリトルのスパッタリング・
ガス圧で行うことを特徴とする上記（２１）に記載の方
法。 （２３）ステップ（ｅ）が低温アニーリングを含むこと
を特徴とする上記（１３）に記載の方法。 （２４）ステップ（ｆ）が湿式エッチングを含むことを
特徴とする上記（１３）に記載の方法。 （２５）上記湿式エッチングを１：１０：１０のＨＣ
ｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特徴と
する上記（２４）に記載の方法。 （２６）ステップ（ｈ）がアニーリングを含むことを特
徴とする上記（１３）に記載の方法。 （２７）上記アニーリングを約６００℃で行うことを特
徴とする上記（２６）に記載の方法。 （２８）さらに、上記隆起ソース領域およびドレイン領
域から上記基板へドーパントを外方拡散させて、外方拡
散した接合を形成するステップを含む上記（１３）に記
載の方法。 （２９）ドーパントを外方拡散させる上記ステップが高
温拡散プロセスを含むことを特徴とする上記（２８）に
記載の方法。 （３０）ステップ（ｉ）が反応イオン・エッチングを含
むことを特徴とする上記（１３）に記載の方法。 （３１）シリコン基板と、上記基板上に形成され、第１
および第２の側壁を有するゲートと、上記ゲートの上記
第１および第２側壁上に形成された第１および第２側壁
スペーサと、パラジウムを上記シリコン基板の一部と反
応させて形成され、上記第１および第２側壁スペーサが
第１および第２パラジウムシリサイド接点からゲートを
絶縁している第１および第２パラジウムシリサイド接点
と、上記第１パラジウムシリサイド接点の下にあり、上
記第１パラジウムシリサイド接点中をドープしたシリコ
ンを移動させて、上記パラジウムシリサイド接点が上記
ソース領域の上に持ち上がるようにすることによって上
記基板上に形成され、上記第１側壁スペーサが上記ゲー
トを上記ソース領域から絶縁している隆起ソース領域
と、上記第２パラジウムシリサイド接点の下にあり、上
記第２パラジウムシリサイド接点中をドープしたシリコ
ンを移動させて、上記パラジウムシリサイド接点が上記
ドレイン領域の上に持ち上がるようにすることによって
上記基板上に形成され、上記第１側壁スペーサが上記ゲ
ートを上記ドレイン領域から絶縁している隆起ドレイン
領域とを含む半導体デバイス。 （３２）上記ゲートが、ゲート絶縁膜と、上記ゲート絶
縁膜上に形成されたポリシリコン層と、上記ポリシリコ
ン層上に形成されたシリサイド層と、上記シリサイド層
上に形成された絶縁層とを含むことを特徴とする上記
（３１）に記載の半導体デバイス。 （３３）上記ゲート絶縁膜の厚みが５ｎｍ程度、上記シ
リサイド層の厚みが１５０ｎｍ程度、上記絶縁層の厚み
が２００ｎｍ程度であることを特徴とする上記（３２）
に記載の半導体デバイス。 （３４）上記第１および第２側壁スペーサが窒化ケイ素
を含むことを特徴とする上記（３１）に記載の半導体デ
バイス。 （３５）上記第１および第２側壁スペーサの厚みが各々
２０−３０ｎｍ程度であることを特徴とする上記（３
１）に記載の半導体デバイス。 （３６）上記第１および第２パラジウムシリサイド接点
の厚みが各々３３ｎｍ程度であることを特徴とする上記
（３１）に記載の半導体デバイス。 （３７）上記第１および第２パラジウムシリサイド接点
を各々自己位置合せプロセスで形成することを特徴とす
る上記（３１）に記載の半導体デバイス。
おいて、（ａ）シリコン基板を用意するステップと、
（ｂ）上記基板にパラジウム層を付着させるステップ
と、（ｃ）上記パラジウムを上記基板と反応させてパラ
ジウムシリサイドを生成させるステップと、（ｄ）上記
基板から未反応パラジウムを除去するステップと、
（ｅ）上記パラジウムシリサイドおよび基板上にドープ
したシリコンを形成するステップと、（ｆ）上記ドープ
したシリコンを上記パラジウムシリサイド中を移動させ
て上記基板上に再結晶させ、上記基板上にエピタキシア
ルに再結晶したシリコン領域を形成させ、上記パラジウ
ムシリサイドを上記のエピタキシアルに再結晶したシリ
コン領域の上に移動させて、シリサイド化接点を形成さ
せるステップと、（ｇ）上記ドープしたシリコンを上記
基板から除去するステップとを含む方法。 （２）ステップ（ｅ）が、上記パラジウムシリサイドお
よび基板上にシリコンを付着させるステップと、上記シ
リコンにドーパントを注入し、その際に上記ドーパント
の上記基板への導入を上記パラジウムシリサイドによっ
て防止するステップとを含むことを特徴とする上記
（１）に記載の方法。 （３）さらに、ステップ（ｂ）の前に、パラジウムを付
着させるための基板を作成するステップを含む上記
（１）に記載の方法。 （４）上記基板を４０：１の水：緩衝ＨＦに浸漬し、上
記基板を水洗し、上記基板をイソプロパノールで乾燥す
ることによって上記基板を作成することを特徴とする上
記（３）に記載の方法。 （５）上記パラジウム層の厚みが約１５ｎｍであること
を特徴とする上記（１）に記載の方法。 （６）ステップ（ｂ）がスパッタリングを含むことを特
徴とする上記（１）に記載の方法。 （７）上記スパッタリングを、約６００ワットの電力で
アルゴン・ガス中で約６ミリトルのスパッタリング・ガ
ス圧で行うことを特徴とする上記（６）に記載の方法。 （８）ステップ（ｃ）が低温アニーリングを含むことを
特徴とする上記（１）に記載の方法。 （９）ステップ（ｄ）が湿式エッチングを含むことを特
徴とする上記（１）に記載の方法。 （１０）上記湿式エッチングを１：１０：１０のＨＣ
ｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特徴と
する上記（９）に記載の方法。 （１１）ステップ（ｆ）がアニーリングを含むことを特
徴とする上記（１）に記載の方法。 （１２）上記アニーリングを約６００℃で行うことを特
徴とする上記（１１）に記載の方法。 （１３）隆起ソース領域およびドレイン領域を有する半
導体デバイスを製造する方法において（ａ）シリコン基
板を用意するステップと、（ｂ）上記基板上に、隣接す
る上記シリコン基板を含む接合表面を有するゲートを形
成するステップと、（ｃ）上記ゲートの側壁上に側壁ス
ペーサを形成するステップと、（ｄ）上記側壁スペー
サ、ゲート、および基板上にパラジウム層を付着させる
ステップと、（ｅ）上記パラジウムを上記接合表面と反
応させてパラジウムシリサイドを生成させ、その際に上
記側壁スペーサによって上記ゲートを上記パラジウムシ
リサイドから絶縁するステップと、（ｆ）上記側壁スペ
ーサ、ゲート、および基板から未反応のパラジウムを除
去するステップと、（ｇ）上記側壁スペーサ、ゲート、
パラジウムシリサイド、および基板上にドープしたシリ
コンを形成するステップと、（ｈ）上記ドープしたシリ
コンを上記パラジウムシリサイド中を移動させ、上記接
合表面上に再結晶させて、隆起ソース領域およびドレイ
ン領域を形成させ、その際に上記側壁スペーサによって
上記ゲートを上記隆起ソース領域およびドレイン領域か
ら絶縁し、上記パラジウムシリサイドを上記隆起ソース
領域およびドレイン領域の上に持ち上げて、それらの領
域用のシリサイド化接点を形成するステップと、（ｉ）
上記側壁スペーサ、ゲート、および基板から上記ドープ
したシリコンを除去するステップとを含む方法。 （１４）ステップ（ｇ）が、上記側壁スペーサ、ゲー
ト、パラジウムシリサイド、および基板上にシリコンを
付着させ、その際に上記パラジウムシリサイドによって
上記ドーパントの上記基板への導入を防止するステップ
を含むことを特徴とする上記（１３）に記載の方法。 （１５）上記ゲートが、ゲート酸化物膜と、ポリシリコ
ン層と、シリサイド層と、絶縁層とを含むことを特徴と
する上記（１３）に記載の方法。 （１６）側壁スペーサを形成するステップ（ｃ）が化学
蒸着および窒化ケイ素のエッチングを含むことを特徴と
する上記（１３）に記載の方法。 （１７）上記側壁スペーサの厚みが約２０−３０ｎｍで
あることを特徴とする上記（１３）に記載の方法。 （１８）さらに、ステップ（ｄ）の前に、パラジウムを
付着させるために上記接合表面を調製するステップを含
むことを特徴とする上記（１３）に記載の方法。 （１９）上記デバイスを４０：１の水：緩衝ＨＦに浸浸
し、水洗し、イソプロパノールで乾燥することによって
上記接合表面を調製することを特徴とする上記（１８）
に記載の方法。 （２０）上記パラジウム層の厚みが約１５ｎｍであるこ
とを特徴とする上記（１３）に記載の方法。 （２１）ステップ（ｄ）がスパッタリングを含むことを
特徴とする上記（１３）に記載の方法。 （２２）上記スパッタリングを、約６００ワットの電力
でアルゴン・ガス中で約６ミリトルのスパッタリング・
ガス圧で行うことを特徴とする上記（２１）に記載の方
法。 （２３）ステップ（ｅ）が低温アニーリングを含むこと
を特徴とする上記（１３）に記載の方法。 （２４）ステップ（ｆ）が湿式エッチングを含むことを
特徴とする上記（１３）に記載の方法。 （２５）上記湿式エッチングを１：１０：１０のＨＣ
ｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特徴と
する上記（２４）に記載の方法。 （２６）ステップ（ｈ）がアニーリングを含むことを特
徴とする上記（１３）に記載の方法。 （２７）上記アニーリングを約６００℃で行うことを特
徴とする上記（２６）に記載の方法。 （２８）さらに、上記隆起ソース領域およびドレイン領
域から上記基板へドーパントを外方拡散させて、外方拡
散した接合を形成するステップを含む上記（１３）に記
載の方法。 （２９）ドーパントを外方拡散させる上記ステップが高
温拡散プロセスを含むことを特徴とする上記（２８）に
記載の方法。 （３０）ステップ（ｉ）が反応イオン・エッチングを含
むことを特徴とする上記（１３）に記載の方法。 （３１）シリコン基板と、上記基板上に形成され、第１
および第２の側壁を有するゲートと、上記ゲートの上記
第１および第２側壁上に形成された第１および第２側壁
スペーサと、パラジウムを上記シリコン基板の一部と反
応させて形成され、上記第１および第２側壁スペーサが
第１および第２パラジウムシリサイド接点からゲートを
絶縁している第１および第２パラジウムシリサイド接点
と、上記第１パラジウムシリサイド接点の下にあり、上
記第１パラジウムシリサイド接点中をドープしたシリコ
ンを移動させて、上記パラジウムシリサイド接点が上記
ソース領域の上に持ち上がるようにすることによって上
記基板上に形成され、上記第１側壁スペーサが上記ゲー
トを上記ソース領域から絶縁している隆起ソース領域
と、上記第２パラジウムシリサイド接点の下にあり、上
記第２パラジウムシリサイド接点中をドープしたシリコ
ンを移動させて、上記パラジウムシリサイド接点が上記
ドレイン領域の上に持ち上がるようにすることによって
上記基板上に形成され、上記第１側壁スペーサが上記ゲ
ートを上記ドレイン領域から絶縁している隆起ドレイン
領域とを含む半導体デバイス。 （３２）上記ゲートが、ゲート絶縁膜と、上記ゲート絶
縁膜上に形成されたポリシリコン層と、上記ポリシリコ
ン層上に形成されたシリサイド層と、上記シリサイド層
上に形成された絶縁層とを含むことを特徴とする上記
（３１）に記載の半導体デバイス。 （３３）上記ゲート絶縁膜の厚みが５ｎｍ程度、上記シ
リサイド層の厚みが１５０ｎｍ程度、上記絶縁層の厚み
が２００ｎｍ程度であることを特徴とする上記（３２）
に記載の半導体デバイス。 （３４）上記第１および第２側壁スペーサが窒化ケイ素
を含むことを特徴とする上記（３１）に記載の半導体デ
バイス。 （３５）上記第１および第２側壁スペーサの厚みが各々
２０−３０ｎｍ程度であることを特徴とする上記（３
１）に記載の半導体デバイス。 （３６）上記第１および第２パラジウムシリサイド接点
の厚みが各々３３ｎｍ程度であることを特徴とする上記
（３１）に記載の半導体デバイス。 （３７）上記第１および第２パラジウムシリサイド接点
を各々自己位置合せプロセスで形成することを特徴とす
る上記（３１）に記載の半導体デバイス。
【図１】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための最初のステップを示す図である。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための最初のステップを示す図である。
【図２】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図１に続くステップを示す図であ
る。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図１に続くステップを示す図であ
る。
【図３】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図２に続くステップを示す図であ
る。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図２に続くステップを示す図であ
る。
【図４】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図３に続くステップを示す図であ
る。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図３に続くステップを示す図であ
る。
【図５】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図４に続くステップを示す図であ
る。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図４に続くステップを示す図であ
る。
【図６】本発明に従って、シリサイド化接点を備える隆
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図５に続くステップを示す図であ
る。
起ソース領域およびドレイン領域を有する半導体デバイ
スを製造するための図５に続くステップを示す図であ
る。
Claims (37)
- 【請求項１】半導体デバイス用接点の製造方法におい
て、（ａ）シリコン基板を用意するステップと、（ｂ）
上記基板にパラジウム層を付着させるステップと、
（ｃ）上記パラジウムを上記基板と反応させてパラジウ
ムシリサイドを生成させるステップと、（ｄ）上記基板
から未反応パラジウムを除去するステップと、（ｅ）上
記パラジウムシリサイドおよび基板上にドープしたシリ
コンを形成するステップと、（ｆ）上記ドープしたシリ
コンを上記パラジウムシリサイド中を移動させて上記基
板上に再結晶させ、上記基板上にエピタキシアルに再結
晶したシリコン領域を形成させ、上記パラジウムシリサ
イドを上記のエピタキシアルに再結晶したシリコン領域
の上に移動させて、シリサイド化接点を形成させるステ
ップと、（ｇ）上記ドープしたシリコンを上記基板から
除去するステップとを含む方法。 - 【請求項２】ステップ（ｅ）が、上記パラジウムシリサ
イドおよび基板上にシリコンを付着させるステップと、
上記シリコンにドーパントを注入し、その際に上記ドー
パントの上記基板への導入を上記パラジウムシリサイド
によって防止するステップとを含むことを特徴とする請
求項１に記載の方法。 - 【請求項３】さらに、ステップ（ｂ）の前に、パラジウ
ムを付着させるための基板を作成するステップを含む請
求項１に記載の方法。 - 【請求項４】上記基板を４０：１の水：緩衝ＨＦに浸漬
し、上記基板を水洗し、上記基板をイソプロパノールで
乾燥することによって上記基板を作成することを特徴と
する請求項３に記載の方法。 - 【請求項５】上記パラジウム層の厚みが約１５ｎｍであ
ることを特徴とする請求項１に記載の方法。 - 【請求項６】ステップ（ｂ）がスパッタリングを含むこ
とを特徴とする請求項１に記載の方法。 - 【請求項７】上記スパッタリングを、約６００ワットの
電力でアルゴン・ガス中で約６ミリトルのスパッタリン
グ・ガス圧で行うことを特徴とする請求項６に記載の方
法。 - 【請求項８】ステップ（ｃ）が低温アニーリングを含む
ことを特徴とする請求項１に記載の方法。 - 【請求項９】ステップ（ｄ）が湿式エッチングを含むこ
とを特徴とする請求項１に記載の方法。 - 【請求項１０】上記湿式エッチングを１：１０：１０の
ＨＣｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特
徴とする請求項９に記載の方法。 - 【請求項１１】ステップ（ｆ）がアニーリングを含むこ
とを特徴とする請求項１に記載の方法。 - 【請求項１２】上記アニーリングを約６００℃で行うこ
とを特徴とする請求項１１に記載の方法。 - 【請求項１３】隆起ソース領域およびドレイン領域を有
する半導体デバイスを製造する方法において（ａ）シリ
コン基板を用意するステップと、（ｂ）上記基板上に、
隣接する上記シリコン基板を含む接合表面を有するゲー
トを形成するステップと、（ｃ）上記ゲートの側壁上に
側壁スペーサを形成するステップと、（ｄ）上記側壁ス
ペーサ、ゲート、および基板上にパラジウム層を付着さ
せるステップと、（ｅ）上記パラジウムを上記接合表面
と反応させてパラジウムシリサイドを生成させ、その際
に上記側壁スペーサによって上記ゲートを上記パラジウ
ムシリサイドから絶縁するステップと、（ｆ）上記側壁
スペーサ、ゲート、および基板から未反応のパラジウム
を除去するステップと、（ｇ）上記側壁スペーサ、ゲー
ト、パラジウムシリサイド、および基板上にドープした
シリコンを形成するステップと、（ｈ）上記ドープした
シリコンを上記パラジウムシリサイド中を移動させ、上
記接合表面上に再結晶させて、隆起ソース領域およびド
レイン領域を形成させ、その際に上記側壁スペーサによ
って上記ゲートを上記隆起ソース領域およびドレイン領
域から絶縁し、上記パラジウムシリサイドを上記隆起ソ
ース領域およびドレイン領域の上に持ち上げて、それら
の領域用のシリサイド化接点を形成するステップと、
（ｉ）上記側壁スペーサ、ゲート、および基板から上記
ドープしたシリコンを除去するステップとを含む方法。 - 【請求項１４】ステップ（ｇ）が、上記側壁スペーサ、
ゲート、パラジウムシリサイド、および基板上にシリコ
ンを付着させ、その際に上記パラジウムシリサイドによ
って上記ドーパントの上記基板への導入を防止するステ
ップを含むことを特徴とする請求項１３に記載の方法。 - 【請求項１５】上記ゲートが、ゲート酸化物膜と、ポリ
シリコン層と、シリサイド層と、絶縁層とを含むことを
特徴とする請求項１３に記載の方法。 - 【請求項１６】側壁スペーサを形成するステップ（ｃ）
が化学蒸着および窒化ケイ素のエッチングを含むことを
特徴とする請求項１３に記載の方法。 - 【請求項１７】上記側壁スペーサの厚みが約２０−３０
ｎｍであることを特徴とする請求項１３に記載の方法。 - 【請求項１８】さらに、ステップ（ｄ）の前に、パラジ
ウムを付着させるために上記接合表面を調製するステッ
プを含むことを特徴とする請求項１３に記載の方法。 - 【請求項１９】上記デバイスを４０：１の水：緩衝ＨＦ
に浸浸し、水洗し、イソプロパノールで乾燥することに
よって上記接合表面を調製することを特徴とする請求項
１８に記載の方法。 - 【請求項２０】上記パラジウム層の厚みが約１５ｎｍで
あることを特徴とする請求項１３に記載の方法。 - 【請求項２１】ステップ（ｄ）がスパッタリングを含む
ことを特徴とする請求項１３に記載の方法。 - 【請求項２２】上記スパッタリングを、約６００ワット
の電力でアルゴン・ガス中で約６ミリトルのスパッタリ
ング・ガス圧で行うことを特徴とする請求項２１に記載
の方法。 - 【請求項２３】ステップ（ｅ）が低温アニーリングを含
むことを特徴とする請求項１３に記載の方法。 - 【請求項２４】ステップ（ｆ）が湿式エッチングを含む
ことを特徴とする請求項１３に記載の方法。 - 【請求項２５】上記湿式エッチングを１：１０：１０の
ＨＣｌ：ＨＮＯ3：ＣＨ3ＣＯＯＨ溶液中で行うことを特
徴とする請求項２４に記載の方法。 - 【請求項２６】ステップ（ｈ）がアニーリングを含むこ
とを特徴とする請求項１３に記載の方法。 - 【請求項２７】上記アニーリングを約６００℃で行うこ
とを特徴とする請求項２６に記載の方法。 - 【請求項２８】さらに、上記隆起ソース領域およびドレ
イン領域から上記基板へドーパントを外方拡散させて、
外方拡散した接合を形成するステップを含む請求項１３
に記載の方法。 - 【請求項２９】ドーパントを外方拡散させる上記ステッ
プが高温拡散プロセスを含むことを特徴とする請求項２
８に記載の方法。 - 【請求項３０】ステップ（ｉ）が反応イオン・エッチン
グを含むことを特徴とする請求項１３に記載の方法。 - 【請求項３１】シリコン基板と、 上記基板上に形成され、第１および第２の側壁を有する
ゲートと、 上記ゲートの上記第１および第２側壁上に形成された第
１および第２側壁スペーサと、 パラジウムを上記シリコン基板の一部と反応させて形成
され、上記第１および第２側壁スペーサが第１および第
２パラジウムシリサイド接点からゲートを絶縁している
第１および第２パラジウムシリサイド接点と、 上記第１パラジウムシリサイド接点の下にあり、上記第
１パラジウムシリサイド接点中をドープしたシリコンを
移動させて、上記パラジウムシリサイド接点が上記ソー
ス領域の上に持ち上がるようにすることによって上記基
板上に形成され、上記第１側壁スペーサが上記ゲートを
上記ソース領域から絶縁している隆起ソース領域と、 上記第２パラジウムシリサイド接点の下にあり、上記第
２パラジウムシリサイド接点中をドープしたシリコンを
移動させて、上記パラジウムシリサイド接点が上記ドレ
イン領域の上に持ち上がるようにすることによって上記
基板上に形成され、上記第１側壁スペーサが上記ゲート
を上記ドレイン領域から絶縁している隆起ドレイン領域
とを含む半導体デバイス。 - 【請求項３２】上記ゲートが、ゲート絶縁膜と、上記ゲ
ート絶縁膜上に形成されたポリシリコン層と、上記ポリ
シリコン層上に形成されたシリサイド層と、上記シリサ
イド層上に形成された絶縁層とを含むことを特徴とする
請求項３１に記載の半導体デバイス。 - 【請求項３３】上記ゲート絶縁膜の厚みが５ｎｍ程度、
上記シリサイド層の厚みが１５０ｎｍ程度、上記絶縁層
の厚みが２００ｎｍ程度であることを特徴とする請求項
３２に記載の半導体デバイス。 - 【請求項３４】上記第１および第２側壁スペーサが窒化
ケイ素を含むことを特徴とする請求項３１に記載の半導
体デバイス。 - 【請求項３５】上記第１および第２側壁スペーサの厚み
が各々２０−３０ｎｍ程度であることを特徴とする請求
項３１に記載の半導体デバイス。 - 【請求項３６】上記第１および第２パラジウムシリサイ
ド接点の厚みが各々３３ｎｍ程度であることを特徴とす
る請求項３１に記載の半導体デバイス。 - 【請求項３７】上記第１および第２パラジウムシリサイ
ド接点を各々自己位置合せプロセスで形成することを特
徴とする請求項３１に記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US246532 | 1994-05-20 | ||
| US08/246,532 US5409853A (en) | 1994-05-20 | 1994-05-20 | Process of making silicided contacts for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321065A true JPH07321065A (ja) | 1995-12-08 |
| JP2986363B2 JP2986363B2 (ja) | 1999-12-06 |
Family
ID=22931088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075859A Expired - Lifetime JP2986363B2 (ja) | 1994-05-20 | 1995-03-31 | シリサイド接点を有する半導体デバイス及び製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5409853A (ja) |
| JP (1) | JP2986363B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5580804A (en) * | 1994-12-15 | 1996-12-03 | Advanced Micro Devices, Inc. | Method for fabricating true LDD devices in a MOS technology |
| JP2630290B2 (ja) * | 1995-01-30 | 1997-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5536676A (en) * | 1995-04-03 | 1996-07-16 | National Science Council | Low temperature formation of silicided shallow junctions by ion implantation into thin silicon films |
| US5691212A (en) * | 1996-09-27 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS device structure and integration method |
| JPH10135238A (ja) * | 1996-11-05 | 1998-05-22 | Sony Corp | 半導体装置およびその製造方法 |
| US5827768A (en) * | 1997-07-07 | 1998-10-27 | National Science Council | Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure |
| TW406374B (en) | 1997-07-17 | 2000-09-21 | Ibm | Method for forming transistors with raised source and drains and device formed thereby |
| US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
| KR100245271B1 (ko) * | 1997-10-01 | 2000-02-15 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| JPH11135745A (ja) * | 1997-10-29 | 1999-05-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2967477B2 (ja) * | 1997-11-26 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6121134A (en) * | 1998-04-21 | 2000-09-19 | Micron Technology, Inc. | High aspect ratio metallization structures and processes for fabricating the same |
| US6320261B1 (en) | 1998-04-21 | 2001-11-20 | Micron Technology, Inc. | High aspect ratio metallization structures for shallow junction devices, and methods of forming the same |
| US5970352A (en) * | 1998-04-23 | 1999-10-19 | Kabushiki Kaisha Toshiba | Field effect transistor having elevated source and drain regions and methods for manufacturing the same |
| JP3769120B2 (ja) * | 1998-05-08 | 2006-04-19 | 株式会社東芝 | 半導体素子 |
| US5994191A (en) * | 1998-07-09 | 1999-11-30 | Advanced Micro Devices, Inc. | Elevated source/drain salicide CMOS technology |
| KR100502676B1 (ko) * | 1998-09-16 | 2005-10-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6373114B1 (en) * | 1998-10-23 | 2002-04-16 | Micron Technology, Inc. | Barrier in gate stack for improved gate dielectric integrity |
| US6281555B1 (en) | 1998-11-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit having isolation structures |
| JP3988342B2 (ja) * | 1998-12-29 | 2007-10-10 | 株式会社ハイニックスセミコンダクター | 半導体素子のゲート電極形成方法 |
| US6250803B1 (en) | 1999-06-08 | 2001-06-26 | International Business Machines Corporation | Method for temperature measurement using dopant segregation into titanium silicide |
| US6441464B1 (en) | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| KR100307636B1 (ko) * | 1999-10-07 | 2001-11-02 | 윤종용 | 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| US20080108825A1 (en) * | 1999-11-08 | 2008-05-08 | Theracos, Inc. | Compounds for treatment of inflammation, diabetes and related disorders |
| US6455903B1 (en) | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| US6376342B1 (en) * | 2000-09-27 | 2002-04-23 | Vanguard International Semiconductor Corporation | Method of forming a metal silicide layer on a source/drain region of a MOSFET device |
| KR100475084B1 (ko) * | 2002-08-02 | 2005-03-10 | 삼성전자주식회사 | Ｄｒａｍ 반도체 소자 및 그 제조방법 |
| US20080237871A1 (en) * | 2005-11-16 | 2008-10-02 | Nxp B.V. | Method of Manufacturing a Semiconductor Device and Semiconductor Device Obtained With Such a Method |
| US7459382B2 (en) * | 2006-03-24 | 2008-12-02 | International Business Machines Corporation | Field effect device with reduced thickness gate |
| US7446007B2 (en) * | 2006-11-17 | 2008-11-04 | International Business Machines Corporation | Multi-layer spacer with inhibited recess/undercut and method for fabrication thereof |
| US7790616B2 (en) * | 2007-08-29 | 2010-09-07 | Northrop Grumman Systems Corporation | Encapsulated silicidation for improved SiC processing and device yield |
| CN101986435B (zh) * | 2010-06-25 | 2012-12-19 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构的制造方法 |
| US9006071B2 (en) * | 2013-03-27 | 2015-04-14 | International Business Machines Corporation | Thin channel MOSFET with silicide local interconnect |
| US9947755B2 (en) * | 2015-09-30 | 2018-04-17 | International Business Machines Corporation | III-V MOSFET with self-aligned diffusion barrier |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016587A (en) * | 1974-12-03 | 1977-04-05 | International Business Machines Corporation | Raised source and drain IGFET device and method |
| US3923559A (en) * | 1975-01-13 | 1975-12-02 | Bell Telephone Labor Inc | Use of trapped hydrogen for annealing metal-oxide-semiconductor devices |
| US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| US4803539A (en) * | 1985-03-29 | 1989-02-07 | International Business Machines Corporation | Dopant control of metal silicide formation |
| US4682587A (en) * | 1985-05-07 | 1987-07-28 | Pneumedic Corp. | Compound force sacro-lumbar support belt |
| US4682409A (en) * | 1985-06-21 | 1987-07-28 | Advanced Micro Devices, Inc. | Fast bipolar transistor for integrated circuit structure and method for forming same |
| US4929992A (en) * | 1985-09-18 | 1990-05-29 | Advanced Micro Devices, Inc. | MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions |
| JPS62150846A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US4885617A (en) * | 1986-11-18 | 1989-12-05 | Siemens Aktiengesellschaft | Metal-oxide semiconductor (MOS) field effect transistor having extremely shallow source/drain zones and silicide terminal zones, and a process for producing the transistor circuit |
| US5149666A (en) * | 1987-01-07 | 1992-09-22 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device having a floating gate electrode composed of 2-10 silicon grains |
| JPH0640583B2 (ja) * | 1987-07-16 | 1994-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US5027185A (en) * | 1988-06-06 | 1991-06-25 | Industrial Technology Research Institute | Polycide gate FET with salicide |
| JPH0242719A (ja) * | 1988-08-02 | 1990-02-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
| US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
| US5118639A (en) * | 1990-05-29 | 1992-06-02 | Motorola, Inc. | Process for the formation of elevated source and drain structures in a semiconductor device |
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| JPH04245480A (ja) * | 1991-01-30 | 1992-09-02 | Fujitsu Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| US5624867A (en) * | 1995-05-24 | 1997-04-29 | National Science Council | Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology |
-
1994
- 1994-05-20 US US08/246,532 patent/US5409853A/en not_active Expired - Fee Related
-
1995
- 1995-03-31 JP JP7075859A patent/JP2986363B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-20 US US08/803,098 patent/US5760451A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5409853A (en) | 1995-04-25 |
| US5760451A (en) | 1998-06-02 |
| JP2986363B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986363B2 (ja) | シリサイド接点を有する半導体デバイス及び製造方法 | |
| JP3600399B2 (ja) | コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US6087234A (en) | Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction | |
| US6051473A (en) | Fabrication of raised source-drain transistor devices | |
| JP3079371B2 (ja) | 半導体素子の製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US5811335A (en) | Semiconductor electronic device with autoaligned polysilicon and silicide control terminal | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| JPH10125618A (ja) | 半導体装置の製造方法 | |
| US6339245B1 (en) | Nitride overhang structure for the silicidation of transistor electrodes with shallow junctions | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| US6765269B2 (en) | Conformal surface silicide strap on spacer and method of making same | |
| US7056796B2 (en) | Method for fabricating silicide by heating an epitaxial layer and a metal layer formed thereon | |
| US5858846A (en) | Salicide integration method | |
| US6255181B1 (en) | Method for fabricating MOS semiconductor device having salicide region and LDD structure | |
| JP3876401B2 (ja) | 半導体装置の製造方法 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| CN111128704A (zh) | 金属硅化物制作方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3161718B2 (ja) | 集積回路に保護金属シリサイド層を形成する方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06196687A (ja) | 半導体装置の製造方法 | |
| JP3287621B2 (ja) | 半導体装置の製造方法 |