JPH0731885B2

JPH0731885B2 - デイジタル信号再生装置

Info

Publication number: JPH0731885B2
Application number: JP60128831A
Authority: JP
Inventors: 和仁遠藤; 雅之石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-06-13
Filing date: 1985-06-13
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPS61287079A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えばPCM録音機やディジタルVTR等のディジ
タル信号再生装置に関し、特にデータをメモリに取り込
む手段の改良を行なったディジタル信号再生装置に関す
るものである。

〔従来の技術〕

一般に、ビデオ信号，オーディオ信号をディジタル化し
て記録再生するときに、再生側では再生したデータを一
度バッファメモリに格納し、例えば誤り訂正等の信号処
理を行なった後に、基準クロックに同期してメモリから
読出すという操作が行なわれる。このようにすることに
より信号処理のための時間を確保できるとともに、再生
に伴う時間軸変動（ジッタ）を吸収することが可能とな
る。

ここで、再生データを順序良くメモリに取込むために
は、同期信号と共にアドレス信号が必要となる。第８図
は一般的なデータのフレーム構成の一例であり、図にお
いて、DATAはディジタル情報信号とその情報信号に対す
る誤り訂正符号であり、フレーム毎に同期信号SYNC,ア
ドレス信号ADRが付加され、さらにアドレス信号ADRに対
してエラー検出符号CHKが付加されている。このような
ディジタル信号をメモリに取込む従来の方法として、例
えば特開昭57−50307号公報に示されるものがある。即
ち、エラー検出信号CHKによってアドレス信号ADRにエラ
ーがあるかどうかをチェックし、エラーがない場合は、
アドレス信号ADRより生成したメモリアドレス値にデー
タを書込むとともに、別に設けるか、もしくはデータ用
メモリと兼用したエラーフラグメモリの対応するエリア
に“0"を書込む。もしエラーが検出された場合には、デ
ータの書込みを禁止することにより、誤ったデータの書
込みを防ぐ。またここで、エラーフラグメモリのすべて
のエリアは、そのエリアにフラグが書込まれるべき時点
より前には“1"にセットされているので、データDATAが
書込まれて“0"にリセットされたエリア以外は“1"が残
り、そのフレームのデータは新規に書込まれたものでな
いことがわかり、誤ったデータとして処理できる。

〔発明が解決しようとする問題点〕

従来のディジタル信号再生装置は以上のように構成され
ているので、アドレス信号のエラー検出符号CHKがエラ
ーを見逃さない限り、データが誤って書込まれることは
ない。ところが、アドレス信号にエラーがないときにの
みデータを書込んでいるので、伝送路や記録再生の状況
が変化し、再生信号に誤りが多くなると、データの書き
込まれない場合が多くなり、データの誤り訂正の能力を
越える場合がしばしば発生する。

本発明は上記のような従来装置の問題点を解決するため
になされたもので、伝送路の状態が悪化し、誤りの多発
する場合でもデータの書き込みのミスを極力抑えるよう
にし、データの誤り訂正の能力を十分に発揮させるよう
にすることにより高い信頼性を有するディジタル信号再
生装置を提供することを目的としている。

〔問題点を解決するための手段〕

本発明に係るディジタル信号再生装置は、各フレームが
少なくとも１個以上のディジタル情報信号，アドレス信
号，およびアドレス信号のエラーを検出する符号から構
成された複数のフレームからなる一群のデータを断続的
に受信する受信手段と、前記一群のデータのなかから各
フレーム毎に前記ディジタル情報信号を抽出するディジ
タル情報信号抽出手段と、前記ディジタル情報信号を記
憶するメモリと、前記メモリに書き込まれた前記ディジ
タル情報信号に対し信号処理を行なう信号処理手段と、
前記ディジタル情報信号抽出手段により抽出された前記
ディジタル情報信号を前記メモリに書込み該メモリに書
込まれたディジタル情報信号を読出し前記信号処理手段
に供給する書込み読出し制御手段と、前記アドレス信号
のエラーを検出するアドレスエラー検出手段と、該アド
レスエラー検出手段の出力に応じてアドレス信号の補間
を行なう補間手段と、前記複数のフレームからなる一群
のデータのうちの最終フレームのアドレス信号を検出し
て検出信号を出力する最終フレームアドレス検出手段
と、前記最終フレームが発生する付近に所定の時間幅の
ウィンドパルスを発生させるウィンドパルス発生手段
と、前記検出信号およびウィンドパルスを受けて不要な
ディジタル情報信号の前記メモリへの書込みを禁止する
書込み禁止手段とを備え、前記ウィンドパルス内に前記
検出信号があった場合には該フレーム以降の書込みを禁
止し、前記ウィンドパルス内に前記検出信号がない場合
にも少なくともウィンドパルスの終了時点以降の書込み
を禁止するようにしたものである。

〔作用〕

本発明においては、ウィンドパルスに開いている期間に
最終アドレスが検出されるとデータの書込みクロックが
ストップされ、また、最終アドレスが検出されなかった
場合でもウィンドパルスが閉じると書込みクロックはス
トップされ、不要なデータがメモリ内の正しく書込まれ
たデータエリアに誤って書込まれるのを防止する。

〔実施例〕

第２図は本発明の一実施例であるPCMオーディオ再生装
置のブロック構成図であり、第３図はこのPCMオーディ
オ再生装置の動作を示すタイミング図である。以下、ま
ず、本装置の全体の構成と動作について説明し、さらに
本発明の特徴であるメモリアドレスコントロール回路に
ついて詳細に述べる。

第２図において、31は磁気テープ、32はドラム、331及
び332はドラム32上に互いに180゜の位置を保って配置さ
れた回転ヘッドであり、テープ31はドラム32に対し、約
90゜の角範囲区間巻付けられるようになされている。34
は２個のヘッドからの再生信号を切替えて１本の出力と
するスイッチ、35は再生アンプ、36は復調回路、37,38
及び39は後述のメモリに対し、データの書込みよ読出し
の各モードにてデータの流れを切替えるスイッチ、40及
び41はデータを蓄える第１のメモリ及び第２のメモリ、
42は第1,第２のメモリ40,41の書込み、読出しアドレス
コントロール回路、43はデータのエラーを検出、訂正す
る復号回路、44は例えば平均値内挿等の処理を行なう補
正回路、45はディジタル−アナログ（D/A）コンバー
タ、46はD/Aコンバータ45出力を左チャネル（Lch）と右
チャネル（Rch）に分離するスイッチ、471及び472はLch
及びRchのアナログオーディオ信号出力端子、48は各ブ
ロックのタイミングコントロールのためのクロック発生
回路、49はドラム32やテープ走行などを制御するサーボ
回路である。

このような構成において、まずドラム32はタイミングコ
ントロール回路48から供給される33.3HZの信号に同期し
て回転するようにサーボ回路49によって制御される。こ
のときヘッド331及び332は、第３図（ｃ）の66.7HZの信
号が、ローレベル（以下Ｌと記す）の期間にてテープ31
に対接するように制御されている。したがってヘッドか
らの再生信号出力は第３図（ａ）及び（ｂ）のごとくヘ
ッド毎に交互に得られ、また両ヘッド共にテープに対接
せず無信号である期間が再生出力期間と交互に発生す
る。この再生ヘッド出力は、15msec毎に切替わるスイッ
チ34を介することにより１系統の出力として再生アンプ
35に供給され、さらに増幅された信号は復調回路36に供
給される。ここで信号は元のディジタル信号系列に復元
され、スイッチ37及び38を介して第１のメモリ40,第２
のメモリ41に供給されると共にメモリアドレスコントロ
ール回路42に供給される。

ところで、本装置において再生されるテープ上の信号記
録パターンは第６図に示すようになっており、記録のサ
ンプリング時に発生するデータの順序をLch、Rch夫々、
L₀,L₁,L₂,…、R₀,R₁,R₂,…としたときの、Lchの偶数番
目データ、Lchの奇数番目データ,Rchの偶数番目デー
タ，及びRchの奇数番目データがかためて図のごとく配
置されている。ただし、ここで誤り訂正符号については
図示していない。図において100はテープ走行方向、101
がヘッド走査方向であるので、ヘッドが１本のトラック
を走査したときに得られる信号は、第３図（ｆ）及び
（ｇ）のように、7.5msecの信号再生期間の前半にLch偶
数、後半にRch奇数か、もしくは前半にRchの偶数、後半
にLch奇数のデータが得られる。

このように、本装置ではデータは２トラックにて完結す
るので、第１のメモリ40及び第２のメモリ41は夫々２ト
ラック分のデータ（及び誤り訂正ワード）を記憶するメ
モリ容量を有しており、交互に、書込み、訂正及び読出
しを行なうよう制御される。すなわち、16.7HZの信号で
ある第３図（ｅ）がハイレベル（以下Ｈと記す）の期間
ではスイッチ39は第２のメモリ41側に倒され、第２のメ
モリ41に蓄えられているLch及びRchのデータが所定の順
序にて読出され、補正回路44に供給される。一方、この
間第１のメモリ40に対してはスイッチ38が上側に倒され
ており、またスイッチ37は66.7HZの信号（第３図
（ｃ））がＬの期間では上に、Ｈの期間では下に倒され
るように制御されるので、初めのＴ期間（7.5msec）で
は、復調回路36からのLch偶数とRch奇数のデータを第１
のメモリ40内に取込み、次のＴの期間にはこの書込んだ
データをスイッチ37を介して復号回路43に供給し、該デ
ータに含まれるエラーが訂正される。さらに次の2Tの期
間には、Rch偶数とLch奇数のデータに対して同様の書込
み、訂正という一連の操作がなされる。第３図（ｅ）が
Ｌの期間においては、逆に第１のメモリ40に蓄えられて
いる、既にエラー訂正の終了したデータがスイッチ39を
介して補正回路44に供給され、第２のメモリ41に対して
データの書込みと訂正処理が行なわれる。

以上のメモリに対するデータの読み書きは、メモリアド
レスコントロール回路42にて生成されるメモリアドレス
によって制御される。補正回路44では、エラー訂正は行
なえなかったがエラー検出のなされているデータに対
し、平均値補正や前値ホールドによって異音が発生しな
いように補正がなされる。この出力はD/Aコンバータ45
においてアナログ信号に戻され、スイッチ46に供給され
る。スイッチ46は例えば48KHZの信号によって切換えら
れ、LchとRchのオーディオ信号が分離されて端子471及
び472より出力される。

本装置は以上の説明のごとく動作するが、特に本発明の
特徴であるメモリへのデータの書込み方法について以下
に説明する。第１図は第２図のメモリアドレスコントロ
ール回路42に含まれる書込みアドレス発生とその制御回
路の詳細ブロック図である。また第４図及び第５図はこ
の回路の動作を示すタイミング図である。

第１図において、１は再生ディジタル信号の入力端子、
２はアドレス信号のラッチ回路、３はアドレス信号のエ
ラー検出回路、４はタイミング制御回路、５及び６は再
生ディジタル信号に同期したフレーム及びワード単位の
クロックが入力される入力端子、７は基準クロック端
子、８はエラー検出回路３の出力とタイミング制御回路
４からのクロックとによりアドレスロードクロックLCK
を作るオアゲート、９はフレーム単位のメモリアドレス
を指定するメモリアドレスカウンタ、10はワード単位の
メモリアドレスを指定するメモリアドレスカウンタ、11
は再生書込み時のメモリアドレス出力端子、12は最終ア
ドレス検出回路、13はウインドパルス発生回路、14はウ
インドパルス発生回路出力と最終アドレス検出回路出力
とが共にＬとなったとき、Ｌを出力するオアゲート、15
はオアゲート14の出力をクロックとするフリップフロッ
プ、16はウインドパルスWPを入力とするフリップフロッ
プ、17はフリップフロップ15及び16のアドレスを入力と
するナンドゲート、18はデータ書込みクロックwckとナ
ンドゲート17の出力を入力とするオアゲート、19はメモ
リのデータ書込みクロック出力端子である。

まず、再生ディジタル信号入力端子１には第４図（ａ）
に示すような再生ディジタル信号が入力される。この入
力信号は、フレーム単位としてはフレームクロック入力
端子５に供給されるフレームクロックFCKに同期してお
り（第４図（ｂ）参照）、またワード単位としてはワー
ドクロック入力端子６に供給されるワードクロックWCK
に同期している（第４図（ｃ）参照）。そしてタイミン
グ制御回路４では、該回路４に入力されるフレームクロ
ックFCK及びワードクロックWCKにより、第４図（ｄ）
（ｅ）（ｆ）（ｈ）に示すような、フレームカウンタク
ロックTFCK,ワードカウンタクロックTWCK,アドレスラッ
チクロックALCK,及びアドレスロードクロックLCKの各ク
ロックが作成される。上記アドレスラッチクロックALCK
を受けたラッチ回路２では、その立上りで入力信号をラ
ッチしてアドレス信号ADRを格納し、またエラー検出回
路３ではアドレス信号のエラーを検出し、エラーがあれ
ばＨ、なければＬを出力する（第４図（ｇ））。従って
オアゲート８の出力には、第４図（ｉ）で示すように、
アドレス信号にエラーがないときのみアドレスロードク
ロックLCKが得られる。

ここでフレームアドレスカウンタ９は第４図（ｄ）で示
すフレームカウンタクロックTFCKによってカウントアッ
プされ、またアドレスロードクロックLCKが入力された
ときのみラッチ回路２にラッチされているアドレス信号
をデータとしてロードする。従って、第４図（ｊ）のよ
うにアドレス信号にエラーがないときにはアドレス値ｍ
がロードされ、エラーがある場合には１つ前のフレーム
アドレスをカウントアップした値ｎが採用される。この
ようにしてアドレス信号にエラーが検出された場合で
も、フレームアドレスカウンタ９を用いてアドレスを補
間することができる。

一方、ワードアドレスカウンタ10はフレームカウンタク
ロックTFCKによってリセットされ、第４図（ｅ）のワー
ドカウンタクロックTWCKによってカウントアップされ
る。従ってこのワードアドレスカウンタ10は、第４図
（ｋ）で示すように、あるフレームアドレスに対してワ
ード毎に１づつ更新した値を出力する。実際には、メモ
リのアドレスとしてはフレームアドレス及びワードアド
レスのアドレス11がそのままメモリのアドレスとして採
用される場合もあるし、また例えばアドレス生成用ROM
等を用いて所定の値に変換した値がメモリアドレスとし
て採用される場合もある。このメモリのアドレスは端子
11より出力される。

ところで前述したようにヘッドからの再生ディジタル信
号は、第５図（ａ）の66.7HZの基準信号がＬの期間に発
生するように制御されているが、複数の装置間のメカニ
カルな互換誤差やジッタ等による時間的変動がある場
合、必ずしも完全な同期はとれていない。今、位相同期
がとれている場合の再生出力信号は第５図（ｂ）であ
り、位相がずれている例が第５図（ｅ）である。図にお
いて、t₂はPCMディジタル信号が再生される期間であ
り、t₁はそれ以外、例えばサーボのためのコントロール
信号などが再生される期間である。

本実施例では、位相が合っている場合の期間t₂の終了す
る時点t₀の付近に、上述のような様々な要因による再生
信号の時間的ずれ以上の時間幅をもつウインドパルスWP
（第５図（ｄ））をウインドパルス発生回路13にて発生
させる。また、最終アドレス検出回路12にはフレームア
ドレスカウンタ９の出力が入力され、期間t₂における最
終フレームに付加されたアドレス信号が検出される。例
えば、第５図（ｅ）の再生信号により、最終アドレス検
出回路12の出力LAは第５図（ｆ）のごとくなり、オアゲ
ート14によりウインドパルスWPがＬの期間に発生したLA
のみがフリップフロップ15のクロックとして供給され
る。すなわち、オアゲート14は誤ってLAが発生した場合
のプロテクトの役目をしている。フリップフロップ15
は、例えば66.7HZの基準信号の立ち上がりに同期したク
ロックSETにより再生書込みの直前にセットされてお
り、第５図（ｇ）のようにオアゲート14の出力によりＬ
になる。また、フリップフロップ16も同様にセットされ
ており、第５図（ｈ）のようにウインドパルスWPの立ち
上がりに応じてＬに変化する。ナンドゲート17はフリッ
プフロップ15及び16の出力を受け、早くＬになった方、
第５図（ｉ）ではフリップフロップ15の出力を反転した
出力となる。すなわち、このナンドゲート17の出力がメ
モリへのデータ書込みクロックの抜き出しパルスとなっ
ており、第５図（ｊ）の連続する書込みクロックとのオ
アゲート18を介することにより、メモリに供給するデー
タ書込みクロックを発生させ端子19より出力する。

もし最終アドレス信号がエラーによって欠損し、フレー
ムアドレスカウンタ９によっても生成できなかった場合
でも、フリップフロップ16の出力により書込みクロック
をストップさせることができるので、最悪の場合、ウイ
ンドパルス幅のPCMデータでない信号が書き込まれるだ
けで済む。

このように、本実施例のディジタル信号再生装置におい
ては、データのメモリへの書き込みに際し、正しくない
信号の書込みをできる限り減らすためウインドパルスを
設定し、ウインドパルスの開いている間に最終アドレス
信号が検出された場合に書込みクロックをストップさせ
ている。また最終アドレス信号が検出できない場合に
も、例えばウインドパルスの閉じる時には書込みクロッ
クをストップさせるようにしている。したがってデータ
のエラーのため最終アドレス信号と同様の信号が検出さ
れた場合にでも、ウインドパルスをはずれていれば誤っ
たものであることがわかるし、最終アドレス信号が検出
できないときにも誤った書込みは最小限に抑えられる。

また上記実施例ではアドレス信号にエラーがあった場合
にでもカウンタの出力をアドレス信号として採用するの
で、データが書込まれない場合は従来に比し少なくな
り、データの誤り訂正能力を十分に発揮できる。

ところで、上記実施例によってもエラーの状況によって
はデータが書込まれない場合があり、メモリに前の古い
データが残ってしまうことがある。そしてその古いデー
タに誤りがない場合には、データの誤り検出でも見逃し
となる場合が生じる。

このようなことを防ぐためには上記実施例にさらに次の
ような回路を付加する。すなわち、第７図に示すように
エラーフラグメモリ20とセレクタ21とを付加する。エラ
ーフラグメモリ20はデータの書込み以前にすべて“1"に
セットされており、データ取込み時には、フレームアド
レスカウンタ９の出力をメモリアドレスとしてフレーム
毎に１回、エラーフラグを“0"にリセットする。即ち、
例えば第４図（ｅ）のワードカウンタクロックのTWCKの
各フレームの先頭のクロックをフラグ書込みクロックと
する。このような実施例によれば、データが取込まれた
フレームはフラグ“0"となり、データが更新されなかっ
たフレームではフラグ“1"となっているので、そのフレ
ームのデータが前の古いデータであるか否かが判別で
き、上述のような見逃しを防ぐことができる。

なお、上記各実施例では回転ヘッド方式のPCMオーディ
オ再生装置について述べたが、本発明は例えば固定ヘッ
ド方式の場合にも適用でき、またオーディオだけでなく
ディジタルVTRのような画像を対象とするものなどに利
用できるのは明らかである。

〔発明の効果〕

以上のように、本発明によれば、各フレームが少なくと
も１個以上のディジタル情報信号，アドレス信号，およ
びアドレス信号のエラーを検出する符号から構成された
複数のフレームからなる一群のデータを断続的に受信す
る受信手段と、前記一群のデータのなかから各フレーム
毎に前記ディジタル情報信号を抽出するディジタル情報
信号抽出手段と、前記ディジタル情報信号を記憶するメ
モリと、前記メモリに書き込まれた前記ディジタル情報
信号に対し信号処理を行なう信号処理手段と、前記ディ
ジタル情報信号抽出手段により抽出された前記ディジタ
ル情報信号を前記メモリに書込み該メモリに書込まれた
ディジタル情報信号を読出し前記信号処理手段に供給す
る書込み読出し制御手段と、前記アドレス信号のエラー
を検出するアドレスエラー検出手段と、該アドレスエラ
ー検出手段の出力に応じてアドレス信号の補間を行なう
補間手段と、前記複数のフレームからなる一群のデータ
のうちの最終フレームのアドレス信号を検出して検出信
号を出力する最終フレームアドレス検出手段と、前記最
終フレームが発生する付近に所定の時間幅のウィンドパ
ルスを発生させるウィンドパルス発生手段と、前記検出
信号およびウィンドパルスを受けて不要なディジタル情
報信号の前記メモリへの書込みを禁止する書込み禁止手
段とを設け、前記ウィンドパルス内に前記検出信号があ
った場合には該フレーム以降の書込みを禁止し、前記ウ
ィンドパルス内に前記検出信号がない場合にも少なくと
もウィンドパルスの終了時点以降の書込みを禁止するよ
うにしたので、伝送路の状態が悪く誤りが多い場合で
も、データがメモリに書込まれないことや、また正しく
ない信号が必要以上に書込まれることがなくなり、デー
タの誤り訂正の能力が十分に発揮でき、高い信頼性をも
つディジタル信号再生装置が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタル信号再生装
置におけるメモリアドレスコントロール回路のブロック
構成図、第２図はそのディジタル信号再生装置のブロッ
ク構成図、第３図はディジタル信号再生装置の動作を示
すタイミング図、第４図及び第５図は第１図のメモリア
ドレスコントロール回路の動作を示すタイミング図、第
６図は第２図のディジタル信号再生装置によって再生さ
れるテープ上のトラックパターン図、第７図は本発明の
他の実施例におけるメモリアドレスコントロール回路の
ブロック構成図、第８図は一般的なデータの１フレーム
の構成図である。図において、３はアドレスエラー検出回路、８はオアゲ
ート、９及び10はアドレスカウンタ、12は最終アドレス
検出回路、13はウインドパルス発生回路、14はオアゲー
ト、15及び16はフリップフロップ、17はナンドゲート、
18はオアゲート、44は補正回路である。なお図中同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】各フレームが少なくとも１個以上のディジ
タル情報信号，アドレス信号，およびアドレス信号のエ
ラーを検出する符号から構成された複数のフレームから
なる一群のデータを断続的に受信する受信手段と、前記一群のデータのなかから各フレーム毎に前記ディジ
タル情報信号を抽出するディジタル情報信号抽出手段
と、前記ディジタル情報信号を記憶するメモリと、前記メモリに書き込まれた前記ディジタル情報信号に対
し信号処理を行なう信号処理手段と、前記ディジタル情報信号抽出手段により抽出された前記
ディジタル情報信号を前記メモリに書込み該メモリに書
込まれたディジタル情報信号を読出し前記信号処理手段
に供給する書込み読出し制御手段と、前記アドレス信号のエラーを検出するアドレスエラー検
出手段と、該アドレスエラー検出手段の出力に応じてアドレス信号
の補間を行なう補間手段と、前記複数のフレームからなる一群のデータのうちの最終
フレームのアドレス信号を検出して検出信号を出力する
最終フレームアドレス検出手段と、前記最終フレームが発生する付近に所定の時間幅のウィ
ンドパルスを発生させるウィンドパルス発生手段と、前記検出信号およびウィンドパルスを受けて不要なディ
ジタル情報信号の前記メモリへの書込みを禁止する書込
み禁止手段とを備え、前記ウィンドパルス内に前記検出信号があった場合には
該フレーム以降の書込みを禁止し、前記ウィンドパルス
内に前記検出信号がない場合にも少なくともウィンドパ
ルスの終了時点以降の書込みを禁止することを特徴とす
るディジタル信号再生装置。