JPH07306887A - 集積チップパッケージモデル化装置並びに操作方法 - Google Patents

集積チップパッケージモデル化装置並びに操作方法

Info

Publication number
JPH07306887A
JPH07306887A JP6304166A JP30416694A JPH07306887A JP H07306887 A JPH07306887 A JP H07306887A JP 6304166 A JP6304166 A JP 6304166A JP 30416694 A JP30416694 A JP 30416694A JP H07306887 A JPH07306887 A JP H07306887A
Authority
JP
Japan
Prior art keywords
volume
generator
package
coordinates
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6304166A
Other languages
English (en)
Inventor
Darvin R Edwards
アール.エドワーズ ダービン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07306887A publication Critical patent/JPH07306887A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20Finite element generation, e.g. wire-frame surface description, tesselation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/18Chip packaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 コンピュータシステムに使用者パラメータに
基づき部品空間を規定させ有限要素分析により集積チッ
プパッケージをモデル化かつ表示させる。 【構成】 パラメトリックプロセッサ1から提供される
集積チップパッケージの部品を規定するパラメータを使
用して体積発生器2は、各部品に関連した体積を生成す
る。コンピュータシステム3からの体積座標を使用して
メッシュ発生器4は、前記体積を充分小さい要素に分割
する。有限要素分析プロセッサ5は、この要素を使用し
て前記パッケージへの物理的応力又は熱応力の分析を実
施し、いったんその分析を完了すると、その結果が表示
装置6上に表示される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は概括的に言えば電子装置
の分野に関し、さらに具体的に言えば集積チップパッケ
ージのモデル化装置ならびに方法に関する。
【0002】
【従来の技術】集積チップパッケージモデル化分野にお
いては、有限要素解析を用いたポテンシャルチップパッ
ケージデザインを解析することがしばしば行なはれてい
る。有限要素解析はチップパッケージのモデル化とモデ
ルの解析とを含み、パッケージに対する物理的ならびに
熱的応力の影響を決定する。まずパッケージを複数の分
離部分に分割し、各部を形成する材料を同定することに
よって3次元モデル化が行なわれる。各部分はさらに複
数の体積に分割され、各体積はさらに複数の要素に分割
される。パッケージが一旦小さい3次元要素の集合とし
て噛み合わされ、これら要素はパッケージの有限要素解
析を実行するために用いられる。
【0003】パッケージの3次元モデル化は、パッケー
ジの横断面をとり、この横断面におけるパッケージの各
分離部分を同定することによって遂行される。各部はさ
らに複数の面積に分割され、これら各面積はさらに複数
の要素に分割される。これら要素は、3次元モデル化に
用いた3次元要素とは違った2次元要素を含んでいる。
3次元解析と同様、これら2次元要素はパッケージの2
次元における有限要素解析を実行するために用いられ
る。
【0004】有限要素解析処理装置は、モデル化された
パッケージの各要素をとり、それらの境界値フィールド
等式の効果を解折する。2次元有限要素解析と3次元有
限要素解析はどちらもパッケージに対する物理的ならび
に熱的応の影響を解析することができる。有限要素解析
の結果は、モデル化された構造を用いてパッケージを構
成する時に、パッケージがどうあるべきかということを
予測する。
【0005】
【発明が解決しようとする課題】集積チップパッケージ
のモデル化装置並びに操作方法に対して、体積の発生を
スピード化し、パッケージの対称性の利用を有効化する
という必要性が生じてきた。
【0006】本発明の目的は、従来のモデル化装置に関
連する不利な点や問題点を実質的に解消し、あるいは減
少させる、集積チップパッケージモデル化装置ならびに
方法を提供することにある。
【0007】
【問題を解決するための手段】本発明の一実施例によれ
ば、集積チップパッケージをモデル化するためのコンピ
ュータシステムが、パラメータ処理装置と体積発生装置
とを含んだものとして提供される。
【0008】本発明の別の実施例によれば、集積チップ
パッケージをモデル化するためのコンピュータシステム
が、パラメータ取得装置と、パラメータ格納用の第1の
記憶装置と、対称オフセット発生装置と、体積座標発生
装置と、体積テスト装置と、体積座標格納用の第2の記
憶装置とを含んだものとして提供される。
【0009】本発明の別の観点によれば、コンピュータ
システムを用いた集積チップパッケージモデル化方法
が、パラメータを処理するステップと、体積座標格を発
生するステップとを含んだものとして提供される。
【0010】本発明の別の実施例によれば、コンピュー
タシステムを用いた集積チップパッケージモデル化方法
が、パラメータを取得するステップと、パラメータを格
納するステップと、対称オフセットを発生するステップ
と、体積座標を発生するステップと、体積座標をテスト
するステップと、体積座標格を納用するステップとを含
んだものとして提供される。
【0011】本願発明のさらに完全な理解は、添付図面
に関連して行なう以下の記載を参照することによって得
られよう。図面で同様な符号は同様な特徴を示すものと
する。
【0012】
【実施例】集積回路基板の有限要素解析に付随していく
つかの問題点が存在する。1つの問題点は、全要素が発
生した後に解析にかかる時間である。この処理時間の幾
分かを除く1つの方法は、処理しなければならない要素
の数を削減するために基板の対象性を使用することであ
る。基板の対象性を使用することによって、全ボリュー
ムではなく、ボリュームの一部分だけが人手によって投
入される。したがって、対象性を利用することは、ボリ
ュームの数が減少することにより解析時間を短縮するこ
とが可能になる。
【0013】集積回路基板の有限要素解析に付随する第
2の問題点は、モデルを発生させるためにかかる時間で
ある。モデルを発生させる場合、ボリュームを細分する
部品および要素の中のボリュームを生成しなければなら
ない。このモデルを生成する処理に、実に多くの時間の
かかるのである。一般に、ボリュームを有限要素解析に
使用できる形にメッシュにすることは、メッシュ発生器
によって行われる。集積回路基板の部品の細分は、メッ
シュ発生器により要素をメッシュにする前に、生成され
るの普通である。2つの細分工程のうち、ボリュームの
生成は人手で行われるので、最も時間がかかることにな
る。
【0014】本発明によるシステムは、モデルにする集
積回路チップ基板をパラメタで定義することにより、有
限要素解析に必要なボリュームを自動的に生成するよう
に作動する。図1を参照すると、パラメトリックプロセ
ッサ1が、ボリューム発生器2に接続されている。これ
らの2つが一緒になって集積回路基板3のモデルをつく
るシステムを構成している。ボリューム発生器2は、メ
ッシュ発生器4に入力を与える。メッシュ発生器4の出
力が有限要素解析プロセッサ5に入力されると、ディス
プレイ6上に解析結果が表示される。
【0015】パラメトリックプロセッサ1は、システム
3のユーザからパラメータのリストの値を集めることに
より作動する。集積回路チップ基板のモデルをつくるこ
とを支援するために使用できるパラメータの1例は、集
積回路チップ基板の側面にあるリード間のピッチであ
る。各種のパラメータは、モデルをつくる集積回路チッ
プ基板の幾何学的配置を定義している。つぎにパラメト
リックプロセッサ1は、ボリューム発生器2によって使
用されるパラメータを記憶する。多数の異なるリストの
パラメータにより、同一基板の幾何学的配置を定義して
もよい。当該パラメータが、その基板の完全な幾何学的
配置を定義するのに十分である限り、異なるセットのパ
ラメータが、基板上の部品の位置を定義するために使用
できる。
【0016】動作する場合、ボリューム発生器2は、パ
ラメトリックプロセッサ1によって記憶されたパラメー
タを使用して、集積回路チップ基板の部品に関するボリ
ュームの座標を計算する。ボリューム発生器2は、モデ
ルをつくる基板の部品を選択し、その部品を定義するパ
ラメータを検索し、その部品に関連するボリュームを発
生させる。つぎにボリューム発生器2は、次の部品に移
動し、記憶されているパラメータを検索し、第2の部品
に関連するボリュームを発生させる。ボリューム発生器
2は、バラメトリックプロセッサ1によって得られたパ
ラメータに定義された通り、集積回路チップ基板の各部
品に対するボリュームを発生させるまで、上記動作を続
行する。また、ボリューム発生器2は、各部品が製造さ
れるもとの材料を部品のボリュームとリンクさせる。つ
ぎにボリューム発生器2は、基板の各部品のボリューム
を定義する点数(Points)と、各部品の材料が書
かれたデータとを備えるデータセットとしてこの情報す
べてを記憶する。このデータセットは、メッシュ発生器
4に対する入力として提供される。
【0017】本発明によるコンピュータシステムの1実
施例によれば、ユーザが非標準の基板を定義することを
防止するため、パラメトリックプロセッサ1およびボリ
ューム発生器2の双方でチェックが行われる。説明する
実施例では、ユーザが希望するどんな基板も生成するこ
とができるように、チェックは行われない。それにもか
かわらず、ユーザが非標準基板あるいは動作しない基板
をつくらないように、システム3でチェックを行うこと
が可能である。
【0018】動作する場合、メッシュ発生器4はボリュ
ーム発生器2によってつくられたデータセットに格納さ
れているデータ取り出し、ボリュームをメッシュにして
要素にする。ボリューム発生器2によって発生したボリ
ュームは、有効な有限要素解析に対しては十分に小さく
なっていない。メッシュ発生器4は、ボリューム発生器
2によって発生したボリュームを、より小さい要素に細
分するとともに、有限要素解析に必要な情報となる全て
の要素に結合する。つぎに、メッシュ発生器4は、有限
要素プロセッサ5に、より小さいメッシュを提供する。
【0019】有限要素解析プロセッサ5は、メッシュ発
生器4の出力を使用して集積回路チップ基板を解析す
る。有限要素解析プロセッサ5は、ある時限基板に加わ
る物理的ストレスおよび熱的ストレスの効果を解析し、
それらのストレスの結果を計算する。有限要素解析プロ
セッサ5は、メッシュ発生器4によって定義された各要
素を注視して、各要素に加わった熱的ストレスあるいは
物理的ストレスの効果を解析し、全構造体に加わるスト
レスの効果を計算する。有限要素解析プロセッサ5が、
基板に加わったストレスについて基板の解析を終了する
と、有限要素解析プロセッサ5は、その結果をディスプ
レイ6に出力する。
【0020】ディスプレイ6は、ユーザが容易に理解で
きる形にして有限要素解析の結果を表示する。1実施例
では、ディスプレイ6は、異なる影あるいは異なる色を
使用して、温度およびストレスの値を表すことができる
ビデオディスプレイである。ディスプレイは、有限要素
解析プロセッサ5によって計算された結果を表示するデ
ィスプレイならば、どんな形のディスプレイでもよい。
【0021】図2aを参照すると、本発明による1実施
例が示されている。パラメトリックプロセッサ1には、
記憶装置11に接続されているパラメータ収集装置10
が含まれている。ボリューム発生器2には、パラメトリ
ックプロセッサ1の中の記憶装置11からパラメータリ
ストを取り出す対象性オフセット発生器12が含まれて
いる。対象性オフセット発生器12は、ボリューム座標
発生器13に接続されている。ボリューム座標発生器1
3は、ボリューム座標テスタ14および記憶装置15に
接続されている。動作する場合、パラメータ収集装置1
0は、システム3のユーザからパラメータリストの値を
取得する。つぎにパラメータ収集装置10は、そのパラ
メータリストを、記憶装置11に提供する。記憶装置1
1は、このパラメータリストを格納し、このパラメータ
リストをボリューム発生器2に提供する。対象性オフセ
ット発生器12は、記憶装置11から得たパラメータを
チェックして、そのモデルがどんなタイプの対象性を備
えているかを決定する。つぎに対象性オフセット発生器
12は、そのモデルの対象性に従ってオフセットを発生
させる。オフセットが設定されると、ボリューム座標発
生器13はパラメータリストを見て、対象性オフセット
を使って集積回路基板の各部品に関するボリュームを発
生させる。ボリューム座標発生器13が1つのボリュー
ムのボリューム座標を発生させると、ボリューム座標発
生器13はそのボリューム座標をボリューム座標テスタ
14に送る。つぎにボリューム座標テスタ14は、後で
メッシュ発生器4が使用するために、ボリューム座標発
生器13によって発生したボリュームのどれをセーブす
べきかを判断する。ボリュームをテストした後、ボリュ
ーム座標テスタ14は、ボリューム座標発生器13に制
御を渡す。このループは、集積基板の部品の全ボリュー
ムに対するボリューム座標を発生させるまで、反復され
る。ボリューム座標発生器13が全ボリュームを発生す
ると、ボリューム座標発生器13は、ボリューム座標を
記憶装置15に格納する。記憶装置15は、メッシュ発
生器4にこのボリューム座標を提供する。
【0022】図2bを参照すると、本発明の別の実施例
が示されている。図2bの実施例は、ボリューム座標発
生器13を除けば図2aの実施例と同じである。図2b
は、構成品ボリューム座標発生器(component
volume cooadinates gener
ator)17に接続されているピンボリューム座標発
生器16を含むボリューム座標発生器13を示してい
る。両者ともボリューム座標テスタ14に接続されてい
る。動作する場合、ピンボリューム座標発生器16は、
集積回路基板のピンに対するボリュームを発生させる。
つぎにこれらのボリュームは、上に説明した通り、ボリ
ューム座標テスタ14によってテストされる。全てのピ
ンボリュームが発生すると、システムは構成品ボリュー
ム座標発生器17に移動する。構成品ボリューム座標発
生器17は、集積回路基板の構成品に対するボリューム
を発生させる。これらの構成品は、集積回路チップ基板
ピン以外の部品である。これらの構成品には、たとえ
ば、印刷基板、チップ、ダイアタッチ(die att
ach)、パッド、タイストラップ(tie stra
p)、モールド成形材料(mold compoun
d)などが含まれている。部品ボリューム座標発生器1
7は、これらの構成品のそれぞれのボリュームを発生さ
せ、上に説明したように、ストのために、これらのボリ
ュームをボリューム座標テスタ14に送る。構成品の中
で全ボリュームが発生すると、システムは全集積回路基
板のボリューム座標を記憶装置15に格納する。
【0023】図3を参照すると、本発明の作動方法は、
ステップ20においてパラメータ処理することにより開
始する。これらパラメータは、集積回路パッケージのジ
オメトリを記述している。パラメータの値はユーザーか
ら得られ、システムはパッケージのモデル設計時に使用
するため、これらの値を記憶する。ステップ22にて、
システムはユーザーからのパラメータとして得られた対
称性のタイプをチェックし、従って対称性のオフセット
値をセットする。ステップ22を実行するため行われる
作動については、図4により詳細に示されている。オフ
セット値のセット後、システムはステップ24でピンボ
リューム(容積)を発生する。ステップ24は図5によ
り詳細に示されている。ステップがピンボリュームのす
べてを発生した後、システムはステップ26に進み、部
品ボリュームを発生する。これらのパッケージの部品
は、ピン以外のパッケージの部品である。ステップ40
における部品ボリュームの発生は、図8に示されてい
る。
【0024】本発明の利点の一つは、集積チップパッケ
ージの部品を決めるパラメータ方法にある。これらパラ
メータの数はパッケージの部品のすべてを決めるのに十
分多くなければならない。各部品を決める限り、これら
のパラメータで十分である。集積チップパッケージを画
定するよう働くパラメータリストのレンジは広い。パラ
メータ処理により、ユーザーはパラメータ値すなわちモ
デル化すべきパッケージのジオメトリを変更できる。ユ
ーザーは一つのパラメータを変えることにより、パッケ
ージの部品の異なるジオメトリを決め、このジオメトリ
は各部品における異なるボリュームを発生させることに
なる。従ってユーザーはパッケージが標準的なものであ
るか、または以前ライブラリーで作られたものかに係わ
らず、どんなパッケージタイプもモデル化できる。この
ような自動化により、スピードとフレキシビリティが得
られ、ユーザーは新しいパッケージモデルを作成するの
に、ボリュームごとに手動でボリュームを再作成する必
要はなくなる。これらのボリュームはパラメータから自
動的に発生される。
【0025】本発明の一実施例により用いられるパラメ
ータのリストを、下記の表に示す。
【0026】
【表1】
【0027】図4はモデルの対称性のチェックおよび対
称性のオフセット値をセットするためシステムにより使
用される本発明の方法を示す。ステップ30にて、シス
テムはステップ20で得られたパッケージ用パラメータ
に従ってモデルの対称性のタイプをチェックする。ステ
ップ32では、システムはモデルがy軸上で半対称性を
有しているかどうかをチェックする。そうであれば、シ
ステムはステップ34に移り、対称性のオフセット値を
(0、1/2ymax)(ここでymaxはモデルのy
の最大値)にセットする。本発明の一実施例では、半対
称性に使用される対称性は、y軸を中心とする対称性で
ある。これは同様にy軸を中心としても対称である。こ
の実施例は単に習慣として半対称性に対しy軸を使用し
ている。ステップ30にて、y軸上の半対称性がパラメ
ータにより表示されていない場合、システムはステップ
36に続く。ステップ36において、システムは4分の
1の対称性が表示されているかどうかをチェックする。
そうであれば、システムはステップ38に移動し、対称
性のオフセット値を(1/2xmax、1/2
max)(ここでymaxはモデルのうちのyの最大
値であり、XmaxはモデルのXの最大値である)にセ
ットする。ステップ36にて4分の1の対称性が表示さ
れていない場合、システムはステップ40に進む。ステ
ップ40にてモデルは完全な対称性で発生すべきである
ので、システムは対称性のオフセット値を(0、0)に
セットする。本発明の図示した実施例は、半対称性、4
分の1対称性または完全対称性しか使用していないが、
パッケージの他の対称性を用いることも可能である。シ
ステムが対称性のオフセット値を一旦セットすれば、図
4に示されるタスクが完了する。
【0028】システムは、まずステップ50にてパッケ
ージの第1軸の第1辺に処理を加える。本発明の一実施
例では、第1辺はxの正の辺であり、第1軸はパッケー
ジのy軸である。この実施例では、xy平面にパッケー
ジが載っており、この場合、z軸はパッケージの深さす
なわち高さを定めている。ステップ50の後でシステム
はパッケージの第1軸の第1の辺を処理しながら、パッ
ケージを決めるパラメータによって特定されるようなN
個のピンに対するピンボリュームをステップ52で発生
する。図6には、パッケージの第1軸の第1辺に沿うN
個のピンに対するピンボリュームを発生する工程52が
示されている。パッケージの第1軸の第1辺におけるN
個のピンに対するピンボリュームを発生した後、システ
ムはステップ54におけるパッケージの第1軸の第2の
辺に移動する。ステップ52と同様に、システムはステ
ップ54において第2の辺でのN個のピンに対するピン
ボリュームを発生する。このピンボリューム発生のステ
ップ56も、図6に示されている。ステップ54と56
は、同じように実行されるが、システムがパッケージの
第1軸の異なる辺に移動している点が異なっている。
【0029】システムはパッケージの第1軸を完了した
後に、ステップ58にてパッケージの第2軸の第1辺を
処理するように進む。本発明の一実施例では、第2軸は
x軸であり、第2軸の第1辺はパッケージの正のy辺で
ある。システムはパッケージの第1軸の第2辺に移動し
た後、ステップ60にてM個のピンに対するピンボリュ
ームを発生する。パッケージの第2軸と共に一つの辺で
発生すべきピンの数Mは、ステップ20で、システムに
よって得られるパラメータでもある。図6には、第1軸
に沿う辺でのピンボリュームの発生と同じように、パッ
ケージの第2軸の第1辺に沿うM個のピンに対するピン
ボリュームの発生が示されている。ステップ60にて第
2軸の第1辺でのピンボリュームが発生された後、シス
テムはステップ60にてパッケージの第2軸の第2辺に
移る。ステップ64にてシステムは、バッケージの第2
軸の第2辺に沿うM個のピンに対するピンボリュームを
発生する。再度、図6にはピンボリュームのこのような
発生が示されている。パラメータ処理ステップ20にお
けるパッケージのジオメトリのパラメータ化により、こ
のシステムのユーザーはパッケージの第1軸および第2
軸に沿うピン数を自由にセットできる。
【0030】図6は本発明の要旨に従ってピンボリュー
ムを発生するよう、システムにより使用される方法を示
す。現にどの辺または軸のピンボリュームを発生するか
とは無関係に、ピンボリュームは図6の方法に従って発
生される。システムはまず、ステップ70にて最下方部
のピンに関連するボリューム座標を計算する。最下方ピ
ンに関連する第1容積に対するボリューム座標が一旦発
生すると、システムはステップ72に移動し、そのボリ
ュームをテストする。図7にはボリュームのテストが示
されている。一般にステップ72にてボリュームがテス
トされ、モデルの対称性に起因して、どのボリュームを
セーブし、どれをセーブしないかを決定する。システム
がステップ72においてボリュームをテストした後、シ
ステムはステップ70へリターンする。最下方ピンに対
し、より大きいボリュームを発生する場合、システムは
ボリューム座標を計算し、ステップ72に移動し、すべ
てのボリュームを達成するまで新しいボリュームをテス
トする。最下方ピンに関連するすべてのボリュームが発
生された後、システムはステップ74へ続く。システム
はステップ74において辺のピンのすべてに対してボリ
ューム座標を計算したかどうかをチェックする。例え
ば、システムが第1軸の第1辺に対するピンボリューム
を発生する場合、N個のピンを発生しなければならな
い。ステップ74にて、システムはこの辺に対してN個
のピンが発生したかどうかをチェックする。N個のピン
が発生していれば、システムはピンボリュームの発生を
完了する。N個のピンが発生していなければ、システム
はステップ76に移動する。ステップ76にてシステム
は、1ピンのピッチ寸法だけインクリメントしたボリュ
ーム座標を再計算する。このピッチ寸法は2つの隣接す
るピン上の同様な点の間の距離である。一方の辺のピン
のすべては同じ大きさであるので、このピッチ寸法を使
用して最下方ピンの後に続くピンを決めることができ
る。最下方ピンの適当な座標に、ピンピッチ寸法を加え
ることにより、次のピンボリュームを発生する。システ
ムがステップ76にて1ピンのピン寸法だけインクリメ
ントしたボリューム座標を再計算した後、システムはス
テップ78に移動し、次のピンに関連した各ボリューム
をテストする。ステップ76にて、次のピンに関連した
ボリュームのすべてが計算された後、システムはステッ
プ74で再度チェックをし、すべてのピンボリューム座
標が計算されたかどうかを判断する。そうであれば、シ
ステムはその辺を完了する。現在の辺のピンボリューム
座標のすべての計算が完了しているわけではない場合、
システムはステップ76に移り、1ピンのピッチ寸法だ
け上方に移動することにより、再度ボリューム座標を計
算する。システムはこのループ内で作動し、ステップ7
8にて各ボリュームをテストし、ステップ74にて更に
ボリュームを発生する必要があるかどうかをチェック
し、現在の辺に対するピンのすべてが発生されるまで、
ステップ76でピンボリューム座標を再計算する。
【0031】第7図を参照すると、システムは図示した
方法に従ってボリュームをテストする。ステップ83に
て、システムはテスト中のボリュームの座標から対称性
のオフセット値を引く。例えばモデルがy軸上で半対称
性を有しているため、対称性のオフセット値が(0,1
/2ymax)である場合、このオフセット値はテスト
中のボリュームの座標のすべてから引かれることにな
る。ステップ82の後でシステムはステップ84にてボ
リューム座標のすべての負の座標をゼロに等しくする。
ステップ86にてシステムは、テスト中のボリュームが
すべての方向でゼロより大きい厚さを有しているかどう
かをチェックする。そうであればシステムはステップ8
8に移動し、セーブすべきボリュームのリストにボリュ
ームを加える。このボリュームがすべての方向でゼロよ
りも大きい厚さを有していない場合、システムはこのボ
リュームをセーブすべきリストには加えない。ステップ
86はテストすべきモデルの対称性内にどのボリューム
があるかをチェックするように機能する。例えばy軸上
の半対称性により、解析の進んでいないy軸の半分にボ
リュームがある場合、ボリューム座標から対称性のオフ
セット値を減算すると、ボリューム座標の少なくとも一
つが負になる。ステップ84にて、負の座標はゼロに等
しくされる。従ってステップ86では、このボリューム
はすべての方向でゼロよりも大きい厚さを有することは
ない。ボリュームはゼロ以下の厚さを有しているので、
リストにはボリュームが加えられないが、この理由は、
ボリュームはテストすべきパッケージの半分の中にない
からである。他方、半対称性の元でテストすることにな
っているパッケージの半分の中にボリュームがある場
合、対称性のオフセット値を引いてもボリューム座標は
負とはならない。従って、ステップ86で、ボリューム
はすべての方向にゼロよりも大きな厚さを有することに
なる。システムはステップ88に移動し、リストにボリ
ュームを加える。
【0032】図8は、本発明のシステムにより使用され
る方法が、部品ボリュームを発生することを示してい
る。ステップ90にて、システムがプリント配線ボード
に関連したボードを発生する。ステップ90において、
プリント配線ボードに関連した各ボリュームに対し、ボ
リューム座標が発生された後、システムはステップ91
に移動し、各ボリュームをテストする。各ボリュームは
上記のように、図7に示す方法に従ってテストされる。
各ボリュームは適当な対称性が用いられるかどうか、更
に表示された対称性の元でテストすべきパッケージ部分
内にあるかどうかに応じてリストに加えられたり、加え
られなかったりする。システムはステップ92にてチッ
プに関連するボリュームを発生する。ステップ93にて
システムは、チップに関連するボリュームを発生した
後、各ボリュームをテストする。システムはステップ9
4にてダイアタッチに関連したボリュームを発生し、各
ボリュームを発生した後、ステップ95にてそのボリュ
ームの各々をテストする。ステップ96にてシステム
は、パッドに関連したボリュームを発生する。システム
はパッドに関連したボリュームの各々を発生した後、ス
テップ97にてそのボリュームの各々をテストする。シ
ステムはステップ98にて、タイストラップに対するボ
リュームを発生し、これらボリュームの各々を発生した
後、ステップ99にて各ボリュームをテストする。ステ
ップ100にて、システムはモールドコンパウンドに対
するボリュームを発生する。システムはそのボリューム
の各々を発生した後、ステップ101にてそのボリュー
ムの各々をテストする。
【0033】一般に、モデル化すべき集積回路チップ・
パッケージは、ピン、プリント配線基板、チップ、ダイ
接着剤、パッド、タイ・ストリップ、及び成形材料等の
部品から構成されよう。集積回路チップ・パッケージの
部品は、相互の固定された関係において存在する。本発
明は、パッケージの形状寸法を規定するのに使用するこ
とができるパラメータ・リストをもたらすべく、これら
の部品間の関係を使用するものである。パラメータ・リ
ストを使用して、システムは、パッケージの部品内の全
てのボリュームに対して、ボリューム座標を発生する。
この後、システムは、これらの全てのボリューム座標を
データセットとして格納する。このデータセットは、ボ
リュームを要素に再分するのに、メッシュ化プログラム
によって使用することができる。また、これらの再分化
された要素は、有限要素分析プロセッサに送られる。
【0034】本発明はまた、集積チップ・パッケージの
2次元モデルを発生する点で有益である。3次元モデル
とは対照的に、2次元モデルは、集積チップ・パッケー
ジの断面のモデルである。
【0035】図9について説明すると、面積発生器10
2と結合したパラメトリック・プロセッサ100につい
て、ブロック図が示されている。これらのパラメトリッ
ク・プロセッサ100及び面積発生器102は共に、集
積チップ・パッケージを2次元的にモデル化するコンピ
ュータ・システム103を構成する。面積発生器102
はメッシュ発生器104と結合しており、該メッシュ発
生器104は有限要素分析プロセッサ106に結合して
いる。該有限要素分析プロセッサ106は、ディスプレ
イ108に結合している。パラメトリック・プロセッサ
100は、システムのユーザーから入手したパラメータ
を使用して、パッケージの形状寸法を2次元的に規定す
る。これらのパラメータは面積発生器102に送られ、
面積発生器102は、2次元パッケージの部品内の面積
を発生する。メッシュ発生器104は、この後、面積を
要素に再分し、有限要素分析法に必要な要素情報と関連
している。メッシュ発生器104の出力は、有限要素分
析プロセッサ106によって使用され、パッケージに加
わる物理的ストレスを分析するようになっている。有限
要素分析プロセッサ106は、ディスプレイ108に分
析結果を表示する。
【0036】図10について説明すると、樹脂集積チッ
プ・パッケージの2次元断面が示されている。該樹脂パ
ッケージ110は、中心線112を有している。樹脂パ
ッケージ110は、リードフレーム120、チップ11
6及びダイ・パッド118を含んでいる。ダイ接着剤1
20によって、チップ116とリードフレーム114と
が接続されている。図9に示すように、樹脂集積チップ
・パッケージは、パラメータのリストを使用して相互に
規定することができる或る一定の部品を有している。表
2は、図9に示した樹脂パッケージを説明すべく、本発
明の一実施例によって使用されるパラメータのリストを
示すものである。
【0037】
【表2】 これらのパラメータは、樹脂パッケージ・モデルを規定
するのに使用し得るパラメータのみというものではな
い。これらのパラメータは、この例示的実施例に対して
選択されただけのものである。
【0038】図11について説明すると、セラミック集
積回路パッケージの2次元断面が示されている。該セラ
ミック・パッケージは、中心線130及びセラミック本
体132を有している。空胴134は、セラミック本体
132の上方にある。該空胴134の内部には、ダイ接
着剤138によって、チップ136がセラミック本体1
32に接着されている。リド・ソルダ140によって、
リド142がセラミック本体132に接着されている。
樹脂パッケージと同様に、セラミック・パッケージは、
相互の或る一定の関係において存在する一定の部品を備
えている。前述したように、パラメータは、これらの部
品間の関係を規定する。本発明の一実施例に使用するパ
ラメータを、以下の表3に示す。
【0039】
【表3】 前述のように、これらのパラメータは、セラミック・パ
ッケージを規定するのに使用し得るパラメータのみでは
ない。これらのパラメータは、この例示的実施例で選択
されたパラメータだけというものである。これらのパラ
メータを使用することよって、パラメトリック・プロセ
ッサ100は、パッケージの形状寸法を説明する。この
後、面積発生器102は、パラメータを用いて、各部品
内のボリュームを発生する。これらのボリュームは、有
限要素分析プロセッサ106に使用されるメッシュ発生
器104によって更に再分され、プロセッサ106の分
析結果は、後に、ユーザに表示される。
【0040】本発明の一利点は、モデル化すべきパッケ
ージ内の対称性が、オフセットの使用によって説明され
ることにある。対称性は、パッケージの半分またはパッ
ケージの4分の1を形成することによってのみ存するも
のではない。対称性は、発生された全てのボリュームに
ついてあまねくオフセットを使用することによって達成
される。このプロセスによって、ユーザは対称性の型式
を自由に切り換えることができ、分析時間が短縮され
る。ユーザは半対称性に切り換えると共に、分析時間を
短縮するか、またはパラメトリック・プロセッサの対称
性パラメータを変更することによって、全対称性に戻す
ことができる。
【0041】本発明の別の利点は、パッケージの部品内
のボリュームを説明するのにボリューム発生器が四角形
ブロックのみを使用することにある。ボリューム発生器
はブロックを使用するので、ボリューム発生器は、各ボ
リュームを規定するのに各ボリュームについて2点を特
定するだけで良い。ボリューム発生器が、ブロックにつ
いて対角点の(x,y,z)を規定すれば、このブロッ
クは適切に規定される。このことは、ボリューム発生器
が発生するボリューム座標を格納するのに、ボリューム
発生器に対して要求されるデータ記憶量を減少させる。
さもなくば、ここで説明したプロセスがこの種の不規則
なボリュームに対して効果的となるものの、各ボリュー
ムはランダムな形状をとるため、ボリューム発生器は、
各ボリュームに対してより多くの点を記憶しなければな
らなくなる。
【0042】以上、本発明を詳細に説明したが、特許請
求の範囲によって限定されるこの発明の精神及び範囲か
ら逸脱することなく、種々の変更、変換及び代替を行う
ことができることを思量すべきである。
【0043】以上の説明に関し、更に以下の項を開示す
る。 (1) 集積チップパッケージをモデル化するシステム
であって、前記システムの使用者からの複数のパラメー
タに対する複数のパラメータ値を収集するように動作す
るパラメトリックプロセッサであって、前記複数のパラ
メータが前記集積チップパッケージの複数の部品間の空
間関係を規定する、前記パラメトリックプロセッサ、前
記パラメトリックプロセッサに結合され、前記システム
の使用者から収集された前記複数のパラメータ値を使用
して前記集積チップパッケージの前記複数の部品に関連
した複数の体積に対する複数の体積座標を発生するよう
に動作する体積発生器を含むシステム。 (2) 第1項記載のシステムにおいて、前記パラメト
リックプロセッサは、前記システムの使用者からの複数
のパラメータに対する複数のパラメータ値を収集するよ
うに動作するパラメータ収集デバイス、前記パラメータ
収集デバイスと前記体積発生器とに結合され、前記複数
のパラメータ値を記憶するように動作する記憶デバイス
を含む、システム。
【0044】(3) 第1項記載のシステムにおいて、
前記体積発生器は、前記パラメトリックプロセッサに結
合され、対称オフセットを発生するように動作する対称
オフセット発生器であって、前記対称オフセットは前記
複数のパラメータ値の1つとして収集されたモデル対称
型を使用して発生される、前記対称オフセット発生器、
前記対称オフセット発生器に結合され、前記システムの
使用者から収集された前記複数のパラメータ値を使用し
て前記集積チップパッケージの複数の部品に関連した複
数の体積に対する複数の体積座標を発生するように動作
する体積座標発生器、前記体積座標発生器に結合され、
前記複数の体積座標を試験し、通過体積に対する体積座
標のリストを生成するように動作する体積座標試験器で
あって、体積が前記モデル対称型の下にモデル化される
べき前記集積チップパッケージの部分内にあるならば前
記体積は通過体積である、前記試験器、前記体積座標発
生器に結合され、通過体積に対する体積座標の前記リス
トを記憶するように動作する記憶デバイスを含む、シス
テム。
【0045】(4) 第1項記載のシステムにおいて、
前記体積発生器は、前記パラメトリックプロセッサに結
合され、対称オフセットを発生するように動作する対称
オフセット発生器であって、前記対称オフセットはパラ
メータ値として収集されたモデル対称型を使用して発生
される、前記対称オフセット発生器、前記対称オフセッ
ト発生器に結合された体積座標発生器であって、前記対
称オフセット発生器に結合され、前記システムの使用者
から収集された前記複数のパラメータ値を使用して前記
集積チップパッケージの複数のピンに関連した複数の体
積に対する複数の体積座標を発生するように動作するピ
ン体積座標発生器、前記ピン体積座標発生器に結合さ
れ、前記システムの使用者から収集された前記複数のパ
ラメータ値を使用して前記集積チップパッケージの複数
の構成要素に関連した複数の体積に対する複数の体積座
標を発生するように動作する構成要素体積座標発生器と
を含む前記体積座標発生器、前記体積座標発生器に結合
され、前記複数の体積座標を試験し、通過体積に対する
体積座標のリストを生成するように動作する体積座標試
験器であって、体積が前記モデル対称型の下にモデル化
されるべき前記集積チップパッケージの部分内にあるな
らば前記体積は通過体積である、前記試験器前記体積座
標発生器に結合され、通過体積に対する体積座標の前記
リストを記憶するように動作する記憶デバイスを含む、
システム。
【0046】(5) 第1項記載のシステムにおいて、
前記パラメントリックプロセッサはコンピュータソフト
ウエアプログラムを含む、システム。 (6) 第1項記載のシステムにおいて、前記体積発生
器はコンピュータソフトウエアプログラムを含む、シス
テム。 (7) 集積チップパッケージの有限要素分析用コンピ
ュータシステムであって、前記システムの使用者からの
複数のパラメータに対する複数のパラメータ値を収集す
るように動作するパラメトリックプロセッサであって、
前記複数のパラメータが前記集積チップパッケージの複
数の部品間の空間関係を規定する、前記パラメトリック
プロセッサ、前記パラメトリックプロセッサに結合さ
れ、前記システムの使用者から収集された前記複数のパ
ラメータ値を使用して前記集積チップパッケージの前記
複数の部品に関連した複数の体積に対する複数の体積座
標を発生するように動作する体積発生器、前記体積発生
器に結合され、前記複数の体積を複数の要素に分割する
ように動作するメッシュ発生器、前記メッシュ発生器に
結合され、前記複数の要素への応力の影響を計算するこ
とによって前記集積チップパッケージのモデルを分析す
るように動作する有限要素分析プロセッサ、前記有限要
素分析プロセッサに結合され、前記有限要素分析プロセ
ッサからの結果を表示するように動作可能の表示装置と
を含むコンピュータシステム。
【0047】(8) 第7項記載のコンピュータシステ
ムにおいて、前記パラメトリックプロセッサは、前記コ
ンピュータシステムの使用者からの複数のパラメータに
対する複数のパラメータ値を収集するように動作するパ
ラメータ収集デバイス、前記パラメータ収集デバイスと
前記体積発生器とに結合され、前記複数のパラメータ値
を記憶するように動作する記憶デバイスを含む、コンピ
ュータシステム。
【0048】(9) 第7項記載のコンピュータシステ
ムにおいて、前記体積発生器は、前記パラメートリック
プロセッサに結合され、対称オフセットを発生するよう
に動作する対称オフセット発生器であって、前記対称オ
フセットは前記パラメータ値として収集されたモデル対
称型を使用して発生される、前記対称オフセット発生
器、前記対称オフセット発生器に結合され、前記コンピ
ュータシステムの使用者から収集された前記複数のパラ
メータ値を使用して前記集積チップパッケージの複数の
部品に関連した複数の体積に対する複数の体積座標を発
生するように動作する体積座標発生器、前記体積座標発
生器に結合され、前記複数の体積座標を試験し、通過体
積に対する体積座標のリストを生成するように動作する
体積座標試験器であって、体積が前記モデル対称型の下
にモデル化されるべき前記集積チップバッケージの部分
内にあるならば前記体積は通過体積である、前記試験
器、前記体積座標発生器に結合され、通過体積に対する
体積座標の前記リストを記憶するように動作する記憶デ
バイスを含む、コンピュータシステム。
【0049】(10) 前記体積発生器は、パラメトリ
ック・プロセッサに接続され、対称オフセットを発生す
るように動作可能な対称オフセット発生器であって、前
記対称オフセットがパラメータ値として獲得したモデル
対称型を用いて発生される対称オフセット発生器と、対
称オフセット発生器に接続された体積座標発生器であっ
て、前記対称オフセット発生器に接続され、当該コンピ
ュータ装置のユーザから獲得した前記複数のパラメータ
値を用いて前記集積回路チップ・パッケージの複数のピ
ンに関連した複数の体積に関する複数の体積座標を発生
するように動作可能なピン体積座標発生器、及び前記ピ
ン体積座標発生器に接続され、当該コンピュータ装置の
ユーザから獲得した複数のパラメータ値を用いて前記集
積回路チップ・パッケージの複数の構成要素に関連した
複数の体積に関する複数の体積座標を発生するように動
作可能な構成要素体積座標発生器を有する前記体積座標
発生器と、前記体積座標発生器に接続され、前記複数の
体積座標を試験するように、かつ複数の通過体積に関す
る体積座標のリストを作成するように動作可能な体積座
標試験器であって、体積が前記モデル対称型によりモデ
ル化されるべき前記集積回路チップ・パッケージの一部
内に存在するときは、前記体積を通過体積とした前記体
積座標試験器と、前記体積座標発生器に接続され、かつ
通過体積に関する前記体積座標のリストを記憶するよう
に動作可能な記憶装置とを備えていることを特徴とする
第8項記載のコンピュータ装置。
【0050】(11) 前記パラメトリック・プロセッ
サは、コンピュータ・ソフトウェア・プログラムを備え
ていることを特徴とする第7項記載のコンピュータ装
置。 (12) 前記体積発生器はコンピュータ・ソフトウェ
ア・プログラムを備えていることを特徴とする第7項記
載のコンピュータ装置。 (13) 集積回路チップ・パッケージの二次元有限要
素分析装置において、当該二次元有限要素分析装置のユ
ーザから複数のパラメータに関する複数のパラメータ値
を獲得するように動作可能なパラメトリック・プロセッ
サであって、前記複数のパラメータが前記集積回路チッ
プ・パッケージの複数の部品間の空間関係を定めている
前記パラメトリック・プロセッサと、前記パラメトリッ
ク・プロセッサに接続され、当該二次元有限要素分析装
置のユーザから獲得した前記複数のパラメータ値を用い
て複数の前記集積回路チップ・パッケージの複数の部分
に関連した複数の領域に関する複数の領域座標を発生す
るように動作可能な領域発生器と、前記領域発生器に接
続され、前記複数の領域を複数の要素に副分割するよう
に動作可能なメッシュ発生器と前記メッシュ発生器に接
続され、前記複数の要素上のストレスの影響を計算する
ことにより、集積回路チップ・パッケージのモデルを解
析するように動作可能な有限要素分析プロセッサと、前
記有限要素分析プロセッサに接続され、前記有限要素分
析プロセッサからの結果を表示するように動作可能な表
示装置と、を備えていることを特徴とする二次元有限要
素分析装置。
【0051】(14) コンピュータ装置を用いて集積
回路チップ・パッケージをモデル化する方法において、
前記コンピュータ装置のユーザから複数のパラメータに
関する複数のパラメータ値を獲得するように複数のパラ
メータを処理するステップであって、前記複数のパラメ
ータが前記集積回路チップ・パッケージの複数の部分間
の空間関係を定める前記ステップと、対称オフセットを
発生するステップであって、該対称オフセットがパラメ
ータ値として獲得したモデル対称型を用いて発生される
前記ステップと、前記コンピュータ装置の前記ユーザか
ら獲得した前記複数のパラメータ値を用いて前記集積回
路チップ・パッケージの複数のピンに関連した複数の体
積に関するピン体積座標を発生するステップと、前記コ
ンピュータ装置から獲得した複数のパラメータ値を用い
て前記集積回路チップ・パッケージの複数の構成要素に
関連した複数の体積に関する複数の構成要素体積座標を
発生するステップとを備えていることを特徴とする集積
回路チップ・パッケージをモデル化する方法。
【0052】(15) 前記対称オフセットを発生する
ステップは、前記パラメータを処理するステップにおけ
るパラメータ値として獲得したモデル対称型を調べるス
テップと、前記モデル対称型を用いて対称オフセットを
発生するステップとを備えていることを特徴とする第1
4項記載の集積回路チップ・パッケージをモデル化する
方法。 (16) 前記複数のピン体積座標を発生するステップ
は、前記集積回路チップ・パッケージの第1の軸の第1
の側部上の複数のピンに関連した複数の体積に関する複
数のピン体積座標を作成するステップであって、前記複
数のピンが前記コンピュータ装置の前記ユーザから獲得
した複数のパラメータ値のうちの一つによった番号によ
り指定される前記ステップと、前記集積回路チップ・パ
ッケージの第1の軸の第2の側部上の複数のピンに関連
した複数の体積について複数のピン体積座標を作成する
ステップであって、前記複数のピンが全体として前記コ
ンピュータ装置のユーザから獲得した複数のパラメータ
値のうちの一つにより指定される前記ステップと、前記
集積回路チップ・パッケージの第2の軸の第1の側部上
の複数のピンに関連した複数の体積に関する複数のピン
体積座標を作成するステップであって、前記複数のピン
が全体として前記コンピュータ装置のユーザから獲得し
た複数のパラメータ値のうちの一つにより指定される前
記ステップと、前記集積回路チップ・パッケージの第2
の軸の第2の側部上の複数のピンに関連した複数の体積
に関する複数のピン体積座標を作成するステップであっ
て、前記複数のピンが全体として前記コンピュータ装置
のユーザから獲得した複数のパラメータ値のうちの一つ
により指定されるステップとを備えていることを特徴と
する第14項記載の集積回路チップ・パッケージをモデ
ル化する方法。
【0053】(17) 複数のピンボリューム座標を作
成する前記段階は、前記集積チップパッケージの側面の
最も底のピンに結合する第1ボリュームについて複数の
ボリューム座標を計算し、前記第1ボリュームについて
前記複数のボリューム座標をテストし、またパッシング
ボリュームについてボリューム座標のリストを維持し、
ただしボリュームが前記モデル対称型でモデル化された
集積チップパッケージの一部内にある場合は前記ボリュ
ームはパッシングボリュームであり、最も底のピンに結
合する全てのボリュームについて複数のボリューム座標
を計算し終わるまで計算とテストの段階を繰り返し、集
積チップパッケージの側面に1本より多くのピンがある
場合は、集積チップパッケージの側面の次のピンに結合
する第2ボリュームについて複数のボリューム座標を再
計算し、ただし前記再計算の段階は、前記最も底のピン
と結合する前記第2ボリュームについて複数のボリュー
ム座標を1ピンピッチの寸法だけ増分することにより行
い、また前記ピンピッチの寸法は前記システムのユーザ
から得たパラメータ値であり、前記第2ボリュームにつ
いて前記複数のボリューム座標をテストし、またパッシ
ングボリュームについてボリューム座標の前記リストを
維持し、ただしボリュームが前記モデル対称型でモデル
化された集積チップパッケージの一部内にある場合は前
記ボリュームはパッシングボリュームであり、前記集積
チップパッケージの側面上の全てのピン内の全てのボリ
ュームについて複数のボリューム座標を計算し終わるま
で再計算とテストの段階を繰り返す、段階を含む、第1
6項記載の方法。
【0054】(18) テストの前記段階は、対称偏差
を前記複数のボリューム座標から引くことにより、ある
ボリュームについて複数のボリューム座標をテストし、
前記複数のボリューム座標の全ての負の縦座標をゼロに
設定し、前記ボリュームの厚さが全ての方向でゼロより
大きい場合は、パッシングボリュームについて前記ボリ
ュームをボリューム座標のリストに加える、段階を含
む、第17項記載の方法。
【0055】(19) 複数の要素ボリューム座標を発
生する前記段階は、プリント配娘板に結合する複数のボ
リュームについて第1の複数のボリューム座標を作成
し、各複数のボリューム座標を作成した後前記第1の複
数のボリューム座標のそれぞれをテストし、またパッシ
ングボリュームについてボリューム座標のリストを維持
し、ただしボリュームが前記モデル対称型でモデル化さ
れた集積チップパッケージの一部内にある場合は前記ボ
リュームはパッシングボリュームであり、チップに結合
する複数のボリューム座標について第2の複数のボリュ
ーム座標を作成し、各複数のボリューム座標を作成した
後前記第2の複数のボリューム座標のそれぞれをテスト
し、またパッシングボリュームについてボリューム座標
のリストを維持し、ただしボリュームが前記モデル対称
型でモデル化された集積チップパッケージの一部内にあ
る場合は前記ボリュームはパッシングボリュームであ
り、ダイアタッチに結合する複数のボリュームについて
第3の複数のボリューム座標を作成し、各複数のボリュ
ーム座標を作成した後前記第3の複数のボリューム座標
のそれぞれをテストし、またパッシングボリュームにつ
いてボリューム座標のリストを維持し、ただしボリュー
ムが前記モデル対称型でモデル化された集積チップパッ
ケージの一部内にある場合は前記ボリュームはパッシン
グボリュームであり、パッドに結合する複数のボリュー
ムについて第4の複数のボリューム座標を作成し、各複
数のボリューム座標を作成した後前記第4の複数のボリ
ューム座標のそれぞれをテストし、またパッシングボリ
ュームについてボリューム座標のリストを維持し、ただ
しボリュームが前記モデル対称型でモデル化された集積
チップパッケージの一部内にある場合は前記ボリューム
はパッシングボリュームであり、複数のタイストラップ
に結合する複数のボリュームについて第5の複数のボリ
ューム座標を作成し、各複数のボリューム座標を作成し
た後前記第5の複数のボリューム座標のそれぞれをテス
トし、またパッシングボリュームについてボリューム座
標のリストを維持し、ただしボリュームが前記モデル対
称型でモデル化された集積チップパッケージの一部内に
ある場合は前記ボリュームはパッシングボリュームであ
り、モールドコンパウンドに結合する複数のボリューム
について第6の複数のボリューム座標を作成し、各複数
のボリューム座標を作成した後前記第6の複数のボリュ
ーム座標のそれぞれをテストし、またパッシングボリュ
ームについてボリューム座標のリストを維持し、ただし
ボリュームが前記モデル対称型でモデル化された集積チ
ップパッケージの一部内にある場合は前記ボリュームは
パッシングボリュームである、段階を含む、第14項記
載の方法。
【0056】(20) テストの前記段階は、対称偏差
を前記複数のボリューム座標から引くことにより、ある
ボリュームについて複数のボリューム座標をテストし、
前記複数のボリューム座標の全ての負の縦座標をゼロに
設定し、前記ボリュームの厚さが全ての方向でゼロより
大きい場合は、パッシングボリュームについて前記ボリ
ュームをボリューム座標のリストに加える、段階を含
む、第19項記載の方法。
【0057】(21) 集積チップパッケージをモデル
化するシステム及び動作方法が開示され、その含むパラ
メトリックプロセッサ1が前記パッケージの部品を規定
するパラメータを体積発生器2に提供する。体積発生器
2は、前記集積チップパッケージの各部品に関連した体
積を生成するために前記パラメータを使用する。前記シ
ステム3は、メッシュ発生器4に体積座標を提供する。
メッシュ発生器4は、更に、前記体積を要素に分割し、
前記要素は有限要素分析に使用されるために充分小さ
い。メッシュ発生器4の出力は、有限要素分析プロセッ
サ5に提供される。有限要素分析プロセッサ5は、メッ
シュ発生器4によって生成された要素を使用して前記パ
ッケージへの物理的応力又は熱応力の分析を実施する。
いったん有限要素分析プロセッサ5が前記ペッケージに
ついてのその分析を完了すると、その結果が表示装置6
上に表示される。
【図面の簡単な説明】
【図1】本発明の一実施例を含む有限要素解析システム
を示すブロック図。
【図2】本発明の付加的実施例のブロック図であって、
図2aは本発明の第2の実施例、図2bは本発明の第3
の実施例を示すブロック図。
【図3】本発明によるモデル化方法における全体的タス
ク機構を示すフローチャート。
【図4】本発明によるモデル化方法において、対称性を
検査し、オフセットを設定するのに用いられる処理を示
すフローチャート。
【図5】本発明によるモデル化方法において、ピン体積
の発生に用いられる処理を示すフローチャート。
【図6】本発明によるモデル化方法において、ピン体積
の創生に用いられる処理を示すフローチャート。
【図7】本発明によるモデル化方法において、創生され
たピン体積のテストに用いられる処理を示すフローチャ
ート。
【図8】本発明によるモデル化方法において、創生要素
体積タスクを示すフローチャート。
【図9】本発明に従って構成した2次元有限要素解析シ
ステムを示すブロック図。
【図10】プラスチックパッケージの2次元図。
【図11】セラミックパッケージの2次元図。
【符号の説明】
1 パラメトリックプロセッサ 5 有限要素解析プロセッサ 10 パラメータ収集装置 13 ボリウム座標発生器 17 構成品ボリウム座標発生器 104 メッシュ発生器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年3月23日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積チップパッケージをモデル化する装
    置であって、 前記装置の使用者からの複数のパラメータに対する複数
    のパラメータ値を収集するように動作するパラメトリッ
    クプロセッサであって、前記複数のパラメータが前記集
    積チップパッケージの複数の部品間の空間関係を規定す
    る、前記パラメトリックプロセッサ、 前記パラメトリックプロセッサに結合され、前記装置の
    使用者から収集された前記複数のパラメータ値を使用し
    て前記集積チップパッケージの前記複数の部品に関連し
    た複数の体積に対する複数の体積座標を発生するように
    動作する体積発生器を含む装置。
  2. 【請求項2】 コンピュータ装置を用いて集積回路チッ
    プ・パッケージをモデル化する方法において、 前記コンピュータ装置のユーザから複数のパラメータに
    関する複数のパラメータ値を獲得するように複数のパラ
    メータを処理するステップであって、前記複数のパラメ
    ータが前記集積回路チップ・パッケージの複数の部分間
    の空間関係を定める前記ステップと、 対称オフセットを発生するステップであって、該対称オ
    フセットがパラメータ値として獲得したモデル対称型を
    用いて発生される前記ステップと、 前記コンピュータ装置の前記ユーザから獲得した前記複
    数のパラメータ値を用いて前記集積回路チップ・パッケ
    ージの複数のピンに関連した複数の体積に関するピン体
    積座標を発生するステップと、 前記コンピュータ装置から獲得した複数のパラメータ値
    を用いて前記集積回路チップ・パッケージの複数の構成
    要素に関連した複数の体積に関する複数の構成要素体積
    座標を発生するステップとを備えていることを特徴とす
    る集積回路チップ・パッケージをモデル化する方法。
JP6304166A 1993-11-01 1994-11-01 集積チップパッケージモデル化装置並びに操作方法 Pending JPH07306887A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/146,665 US5579249A (en) 1993-11-01 1993-11-01 System for modeling an integrated chip package and method of operation
US146665 1993-11-01

Publications (1)

Publication Number Publication Date
JPH07306887A true JPH07306887A (ja) 1995-11-21

Family

ID=22518425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6304166A Pending JPH07306887A (ja) 1993-11-01 1994-11-01 集積チップパッケージモデル化装置並びに操作方法

Country Status (4)

Country Link
US (1) US5579249A (ja)
EP (1) EP0651342B1 (ja)
JP (1) JPH07306887A (ja)
DE (1) DE69431231T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897215A (ja) * 1994-09-29 1996-04-12 Sony Corp 半導体装置の電気的特性のシミュレーション方法及び半導体装置の電気的特性のシミュレーション用入力データ生成装置
US7068270B1 (en) * 1994-12-02 2006-06-27 Texas Instruments Incorporated Design of integrated circuit package using parametric solids modeller
JPH08292938A (ja) * 1995-02-24 1996-11-05 Fujitsu Ltd 有限要素メッシュ発生方法及び装置、並びに解析方法及び装置
JP3242811B2 (ja) * 1995-03-20 2001-12-25 富士通株式会社 有限要素法解析用モデルの作成方法及び装置
US5946479A (en) * 1995-05-25 1999-08-31 Matsushita Electric Industrial Co., Ltd. Method and device for generating mesh for use in numerical analysis
JPH08320947A (ja) * 1995-05-25 1996-12-03 Matsushita Electric Ind Co Ltd 数値解析用メッシュ作成方法及び装置
JP2746204B2 (ja) * 1995-05-29 1998-05-06 日本電気株式会社 有限差分法における三角形および四面体メッシュ発生方法
US6163762A (en) * 1995-12-01 2000-12-19 Sonnet Software, Inc. Conformal meshing for electromagnetic analysis of planar circuits
JP3114612B2 (ja) * 1996-03-28 2000-12-04 日本電気株式会社 メッシュ発生方法
EP0954879A1 (de) * 1997-01-22 1999-11-10 Siemens Aktiengesellschaft Elektronisches bauelement
JP3501644B2 (ja) * 1998-02-02 2004-03-02 日本電気株式会社 半導体パッケージの熱抵抗計算方法および記録媒体および熱抵抗計算装置
JP2005258641A (ja) * 2004-03-10 2005-09-22 Yazaki Corp 線条構造物の配線設計支援方法、その装置及びそのプログラム
US20060046321A1 (en) * 2004-08-27 2006-03-02 Hewlett-Packard Development Company, L.P. Underfill injection mold
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
JP2007213269A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法
JP5056393B2 (ja) * 2007-12-14 2012-10-24 富士通株式会社 解析モデル作成装置及び方法並びにプログラム
US20100063782A1 (en) * 2008-09-09 2010-03-11 Sangpil Yoon Finite Element Method for Simulating Combined Effects of Temperature and Thermal Residual Stress on Surface Acoustic Waves
US8352230B2 (en) * 2010-03-12 2013-01-08 International Business Machines Corporation Integrated framework for finite-element methods for package, device and circuit co-design

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104855B2 (ja) * 1985-03-28 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 数値シミュレーション装置
JPH07120351B2 (ja) * 1986-03-14 1995-12-20 株式会社日立製作所 シミュレーションプログラム生成方法
JP2635617B2 (ja) * 1987-09-29 1997-07-30 株式会社東芝 半導体素子特性評価用の直交格子点の発生方法
JP2718935B2 (ja) * 1988-02-09 1998-02-25 株式会社日立製作所 プログラム生成方法
US5307296A (en) * 1989-11-17 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor workpiece topography prediction method
US5214752A (en) * 1991-01-22 1993-05-25 International Business Machines Corporation Point placement method for use in a three-dimensional automatic mesh generation system
US5315537A (en) * 1991-04-08 1994-05-24 Blacker Teddy D Automated quadrilateral surface discretization method and apparatus usable to generate mesh in a finite element analysis system
US5282140A (en) * 1992-06-24 1994-01-25 Intel Corporation Particle flux shadowing for three-dimensional topography simulation
US5442569A (en) * 1993-06-23 1995-08-15 Oceanautes Inc. Method and apparatus for system characterization and analysis using finite element methods

Also Published As

Publication number Publication date
DE69431231T2 (de) 2003-02-06
DE69431231D1 (de) 2002-10-02
EP0651342B1 (en) 2002-08-28
US5579249A (en) 1996-11-26
EP0651342A3 (en) 1995-08-30
EP0651342A2 (en) 1995-05-03

Similar Documents

Publication Publication Date Title
JPH07306887A (ja) 集積チップパッケージモデル化装置並びに操作方法
JP3995926B2 (ja) 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法
KR100739407B1 (ko) 유한 요소법을 이용한 구조 분석 방법
Jee et al. A visual simulation technique for 3D printing
US20070150243A1 (en) Apparatus and method for preparing data to generate simulation model, and program thereof
CN108664691A (zh) 用于虚拟地检验实际生产的部件的方法
KR100539949B1 (ko) 3차원 유한요소격자 생성 방법 및 그 장치
JP3221137B2 (ja) 解析装置
US20070118342A1 (en) Mesh creating device, mesh creating method and mesh creating program
JP4245134B2 (ja) 実装工程シミュレーション装置および実装工程シミュレーション方法
JP4678027B2 (ja) 集積回路装置の評価装置、評価方法及び評価プログラム
JP2003098651A (ja) Lsiパターンの寸法測定箇所選定方法、寸法測定情報作成手法および寸法測定順番決定方法
JP2006252113A (ja) 基板解析方法及び装置及び基板解析用プログラム及びそれを記録した記録媒体
JPH08235244A (ja) 対象をモデル化して表示する装置及び方法
JPH08189909A (ja) 熱流特性シミュレーション方法及びその装置
CN112560313B (zh) 面向高科电子产品仿真驱动的智能设计推荐方法及系统
JP2000123049A (ja) ズーミング解析装置
JP2019160234A (ja) 電磁界シミュレータ及び電磁界シミュレータの動作方法
JPH0520401A (ja) 立体物理量計算装置
US8600711B2 (en) Analyzing model creating apparatus and method, and computer-readable storage medium
CN107515962B (zh) 一种计算电子版图组合图形面积的方法
JPH05151324A (ja) 熱伝達係数算出方法
JP2004046636A (ja) 不良予測方法及び不良予測システム
JPH11272725A (ja) ライブラリ生成方法およびシミュレーション方法
JPS63656A (ja) 座標格子生成支援方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050204