JPH07302782A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH07302782A JPH07302782A JP9598894A JP9598894A JPH07302782A JP H07302782 A JPH07302782 A JP H07302782A JP 9598894 A JP9598894 A JP 9598894A JP 9598894 A JP9598894 A JP 9598894A JP H07302782 A JPH07302782 A JP H07302782A
- Authority
- JP
- Japan
- Prior art keywords
- light
- lto film
- irradiated
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】半導体基板上の絶縁膜として用いるＬＴＯ膜の
パターニングをできるだけ少ない工程数でパターニング
する。 【構成】パターンとして残すべき部分のＬＴＯ膜を光ア
ニールにより緻密化したのちエッチングすれば、光を照
射されない部分が速くエッチングされるので、光を照射
したパターンが残る。光の照射には、遮光マスクを用い
ての全面照射か、レーザビームによる局部的照射を用い
る。
パターニングをできるだけ少ない工程数でパターニング
する。 【構成】パターンとして残すべき部分のＬＴＯ膜を光ア
ニールにより緻密化したのちエッチングすれば、光を照
射されない部分が速くエッチングされるので、光を照射
したパターンが残る。光の照射には、遮光マスクを用い
ての全面照射か、レーザビームによる局部的照射を用い
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上の絶縁膜
としてＣＶＤ法等により成膜した低温酸化膜(ＬＴＯ膜)
を用いる半導体素子の製造方法に関する。
としてＣＶＤ法等により成膜した低温酸化膜(ＬＴＯ膜)
を用いる半導体素子の製造方法に関する。
【０００２】
【従来の技術】酸化膜の成膜方法として用いられる熱酸
化法は、高温で行われるため、アルカリ重金属のような
有害不純物により酸化膜あるいは半導体基板の表面が汚
染されている。そこで製造工程中に生じたこのような酸
化膜を除去し、表面を清浄化したのち、ＳｉＯ2 、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧ等のＬＴＯ膜で表面を被覆する。
このようなＬＴＯ膜に、その下の半導体領域、電極ある
いは配線などへの接触孔形成などのために、フォトエッ
チング法によりパターニングを行う。図３ (ａ)〜 (ｅ)
はそのようなパターニング工程の一例を示し、シリコ
ン基板１の上に成膜したＬＴＯ膜２の表面にレジストの
密着性向上のための蒸気処理を行ったのち、レジスト３
を塗布する〔同図 (ａ) 〕。次にマスク４を通して光５
により露光し〔同図 (ｂ) 〕、現像を行う〔同図 (ｃ)
〕。次いで、現像液、リンス液などの除去、レジスト
３のＬＴＯ膜２との密着性強化などのためのポストベー
ク工程を行ったのち、露出しているＬＴＯ膜２をエッチ
ングして除去する〔同図 (ｄ)〕。最後にレジストを灰
化して除去する〔同図 (ｅ) 〕。
化法は、高温で行われるため、アルカリ重金属のような
有害不純物により酸化膜あるいは半導体基板の表面が汚
染されている。そこで製造工程中に生じたこのような酸
化膜を除去し、表面を清浄化したのち、ＳｉＯ2 、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧ等のＬＴＯ膜で表面を被覆する。
このようなＬＴＯ膜に、その下の半導体領域、電極ある
いは配線などへの接触孔形成などのために、フォトエッ
チング法によりパターニングを行う。図３ (ａ)〜 (ｅ)
はそのようなパターニング工程の一例を示し、シリコ
ン基板１の上に成膜したＬＴＯ膜２の表面にレジストの
密着性向上のための蒸気処理を行ったのち、レジスト３
を塗布する〔同図 (ａ) 〕。次にマスク４を通して光５
により露光し〔同図 (ｂ) 〕、現像を行う〔同図 (ｃ)
〕。次いで、現像液、リンス液などの除去、レジスト
３のＬＴＯ膜２との密着性強化などのためのポストベー
ク工程を行ったのち、露出しているＬＴＯ膜２をエッチ
ングして除去する〔同図 (ｄ)〕。最後にレジストを灰
化して除去する〔同図 (ｅ) 〕。
【０００３】
【発明が解決しようとする課題】従来の半導体素子の製
造方法におけるＬＴＯ膜のパターニングには、このよう
に工程が多段階必要であり、そのために長い時間がかか
り、コストも高くなった。本発明の目的は、ＬＴＯ膜パ
ターニングの工程を簡素化した半導体素子の製造方法を
提供することにある。
造方法におけるＬＴＯ膜のパターニングには、このよう
に工程が多段階必要であり、そのために長い時間がかか
り、コストも高くなった。本発明の目的は、ＬＴＯ膜パ
ターニングの工程を簡素化した半導体素子の製造方法を
提供することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子の製造方法は、ＬＴＯ膜を成
膜したのち、パターンとして残す部分に選択的に光を照
射して加熱し、そのあとエッチングによりＬＴＯ膜の光
の照射されなかった部分を除去するパターニング工程を
含むものとする。ＬＴＯ膜の光を照射しない部分を遮光
マスクで覆ったのち、全面的に光を照射する方法、ある
いはレーザ光を用いてＬＴＯ膜のパターンとして残す部
分のみに局部的に光を照射する方法のどちらも良い方法
である。ＬＴＯ膜を除去するためのエッチング液がふっ
酸を５〜１０倍の水で希釈した溶液であることが良い。
めに、本発明の半導体素子の製造方法は、ＬＴＯ膜を成
膜したのち、パターンとして残す部分に選択的に光を照
射して加熱し、そのあとエッチングによりＬＴＯ膜の光
の照射されなかった部分を除去するパターニング工程を
含むものとする。ＬＴＯ膜の光を照射しない部分を遮光
マスクで覆ったのち、全面的に光を照射する方法、ある
いはレーザ光を用いてＬＴＯ膜のパターンとして残す部
分のみに局部的に光を照射する方法のどちらも良い方法
である。ＬＴＯ膜を除去するためのエッチング液がふっ
酸を５〜１０倍の水で希釈した溶液であることが良い。
【０００５】
【作用】低温酸化膜の光を照射して加熱した部分は緻密
化が起こり、ふっ酸溶液などによるエッチング速度が遅
くなるため、その部分を残すことができ、レジストパタ
ーンを形成しないでパターニングができる。
化が起こり、ふっ酸溶液などによるエッチング速度が遅
くなるため、その部分を残すことができ、レジストパタ
ーンを形成しないでパターニングができる。
【０００６】
【実施例】以下、図３を含めて共通の部分に同一の符号
を付した図を引用して本発明の実施例について述べる。
図１ (ａ) 、 (ｂ) に示した実施例では、ＳｉＨ4 とＯ
2 の混合ガスを用い、基板温度４００℃で行うプラズマ
ＣＶＤにより、シリコン基板１の表面上に成膜したＬＴ
Ｏ膜２の表面にフォトエッチング法を用いて金属などで
遮光マスク６を形成し、全面に赤外線ランプなどからの
光５を照射する〔同図 (ａ) 〕。これにより、マスク６
に覆われないで光５が照射されたＬＴＯ膜２の部分は緻
密化する。次いで、５倍ないし１０倍の水で希釈したふ
っ酸溶液を用いてエッチングする〔同図 (ｂ) 〕。光５
が照射されて緻密化した部分は、エッチング速度が遅い
ため、マスク６で覆われた初期状態のままの部分がエッ
チングにより除去されたあとでも図のように残る。すな
わち、レジストの塗布工程なしにＬＴＯ膜のパターニン
グができる。光の照射は、ランプを用いないでレーザビ
ームの走査によって行ってもよい。
を付した図を引用して本発明の実施例について述べる。
図１ (ａ) 、 (ｂ) に示した実施例では、ＳｉＨ4 とＯ
2 の混合ガスを用い、基板温度４００℃で行うプラズマ
ＣＶＤにより、シリコン基板１の表面上に成膜したＬＴ
Ｏ膜２の表面にフォトエッチング法を用いて金属などで
遮光マスク６を形成し、全面に赤外線ランプなどからの
光５を照射する〔同図 (ａ) 〕。これにより、マスク６
に覆われないで光５が照射されたＬＴＯ膜２の部分は緻
密化する。次いで、５倍ないし１０倍の水で希釈したふ
っ酸溶液を用いてエッチングする〔同図 (ｂ) 〕。光５
が照射されて緻密化した部分は、エッチング速度が遅い
ため、マスク６で覆われた初期状態のままの部分がエッ
チングにより除去されたあとでも図のように残る。すな
わち、レジストの塗布工程なしにＬＴＯ膜のパターニン
グができる。光の照射は、ランプを用いないでレーザビ
ームの走査によって行ってもよい。
【０００７】図２ (ａ) 、 (ｂ) に示した実施例では、
ＬＴＯ膜２の表面にＹＡＧレーザビーム７を選択的に照
射する〔同図 (ａ) 〕。照射された部分のＬＴＯ膜２は
緻密化しているので、上記と同様なふっ酸溶液でエッチ
ングした場合に残る〔同図 (ｂ) 〕。これにより、レー
ザビーム７の照射領域に対応したＬＴＯ膜２のパターン
がフォトエッチング工程を用いないで形成できる。
ＬＴＯ膜２の表面にＹＡＧレーザビーム７を選択的に照
射する〔同図 (ａ) 〕。照射された部分のＬＴＯ膜２は
緻密化しているので、上記と同様なふっ酸溶液でエッチ
ングした場合に残る〔同図 (ｂ) 〕。これにより、レー
ザビーム７の照射領域に対応したＬＴＯ膜２のパターン
がフォトエッチング工程を用いないで形成できる。
【０００８】
【発明の効果】本発明によれば、ＬＴＯが光アニールに
より緻密化することができ、エッチングされにくくなる
ことを利用して、光アニールを選択的に行うことによ
り、ＬＴＯ膜のパターニングが、レジストの塗布工程な
しに、さらにはフォトエッチング工程なしに行うことが
でき、半導体素子製造の際の工程数の低減によりコスト
ダウンを可能にした。また、この光アニール工程は、従
来他の目的で行っていた光アニール工程と同時に行うこ
とも可能である。
より緻密化することができ、エッチングされにくくなる
ことを利用して、光アニールを選択的に行うことによ
り、ＬＴＯ膜のパターニングが、レジストの塗布工程な
しに、さらにはフォトエッチング工程なしに行うことが
でき、半導体素子製造の際の工程数の低減によりコスト
ダウンを可能にした。また、この光アニール工程は、従
来他の目的で行っていた光アニール工程と同時に行うこ
とも可能である。
【図面の簡単な説明】
【図１】本発明の一実施例におけるＬＴＯ膜パターニン
グ工程を (ａ) 、 (ｂ) の順に示す断面図
グ工程を (ａ) 、 (ｂ) の順に示す断面図
【図２】本発明の別の実施例におけるＬＴＯ膜パターニ
ング工程を (ａ) 、 (ｂ) の順に示す断面図
ング工程を (ａ) 、 (ｂ) の順に示す断面図
【図３】従来のＬＴＯ膜パターニング工程を (ａ) ない
し (ｅ) の順に示す断面図
し (ｅ) の順に示す断面図
１ シリコン基板 ２ ＬＴＯ膜 ５ 光 ６ 遮光マスク ７ レーザビーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｘ Ｐ
Claims (4)
- 【請求項１】低温酸化膜を成膜したのち、パターンとし
て残す部分に選択的に光を照射して加熱し、そのあとエ
ッチングにより低温酸化膜の光を照射されなかった部分
を除去するパターニング工程を含むことを特徴とする半
導体素子の製造方法。 - 【請求項２】低温酸化膜の光を照射しない部分を遮光マ
スクで覆ったのち、全面的に光を照射する請求項１記載
の半導体素子の製造方法。 - 【請求項３】レーザ光を用いて低温酸化膜のパターンと
して残す部分のみに局部的に光を照射する請求項１記載
の半導体素子の製造方法。 - 【請求項４】低温酸化膜を除去するためのエッチング液
がふっ酸を５〜１０倍の水で稀釈した溶液である請求項
１ないし３記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9598894A JPH07302782A (ja) | 1994-05-10 | 1994-05-10 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9598894A JPH07302782A (ja) | 1994-05-10 | 1994-05-10 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302782A true JPH07302782A (ja) | 1995-11-14 |
Family
ID=14152521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9598894A Pending JPH07302782A (ja) | 1994-05-10 | 1994-05-10 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302782A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266141A (ja) * | 2006-03-27 | 2007-10-11 | Seiko Epson Corp | 基板の熱処理方法 |
-
1994
- 1994-05-10 JP JP9598894A patent/JPH07302782A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266141A (ja) * | 2006-03-27 | 2007-10-11 | Seiko Epson Corp | 基板の熱処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07302782A (ja) | 半導体素子の製造方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| KR100265014B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6148771B2 (ja) | ||
| JPH0122731B2 (ja) | ||
| KR100215874B1 (ko) | 반도체소자 제조방법 | |
| JPH09320981A (ja) | 深溝底部における電極パターン形成方法 | |
| KR100372652B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR0172536B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS59136931A (ja) | 半導体装置の製造方法 | |
| KR100198645B1 (ko) | 반도체 소자의 패턴 방법 | |
| JP3136624B2 (ja) | 成膜方法 | |
| JPS62219525A (ja) | 光照射エツチング法 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| JPH0410217B2 (ja) | ||
| JPS6237778B2 (ja) | ||
| JP2005150222A (ja) | パターン形成方法 | |
| JPS61141125A (ja) | イオン注入方法 | |
| JPH05182964A (ja) | 配線形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH08279449A (ja) | 半導体装置の製造方法 | |
| JPH06151614A (ja) | 半導体装置の製造方法 | |
| JPS5932134A (ja) | 半導体装置の製造方法 | |
| JPH04302134A (ja) | レジストパターン形成方法 |