JPH04302134A - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JPH04302134A
JPH04302134A JP6677891A JP6677891A JPH04302134A JP H04302134 A JPH04302134 A JP H04302134A JP 6677891 A JP6677891 A JP 6677891A JP 6677891 A JP6677891 A JP 6677891A JP H04302134 A JPH04302134 A JP H04302134A
Authority
JP
Japan
Prior art keywords
oxide film
resist
layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6677891A
Other languages
English (en)
Inventor
Yasue Itou
伊東 康恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6677891A priority Critical patent/JPH04302134A/ja
Publication of JPH04302134A publication Critical patent/JPH04302134A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
における多層レジストプロセスに関するものである。
【0002】
【従来の技術】従来、3層レジスト構造の中間層にSO
Gを用いた場合、図2に示すようにSOG3と上層レジ
スト6との密着性を向上させるために、O2プラズマ1
8を照射しSOG表面のC(炭素)を除去する必要があ
った。また、SOG塗布後、高温でベーキングを行い上
層レジストとの密着性を向上させる必要があった。
【0003】
【発明が解決しようとする問題】しかしながら、上記方
法では以下にあげる問題がある。まずスピンコート法に
より形成されたSOG膜にO2プラズマを照射すること
は、SOG膜の形成された半導体基板を回転塗布装置か
らプラズマ照射装置に移す必要がある。この事は、半導
体基板の汚染の原因になる。また、O2プラズマ照射装
置が必なり工程が複雑になる。加えて連続処理が損なわ
れる。
【0004】さらに、O2プラズマを射照することによ
り、SOG膜の膜厚が減少し膜厚の均一性が低下する。 このためSOG膜にはピンホールやクラックなどの欠陥
が発生する原因となっていた。また、SOG膜を高温で
ベーキングすることは、半導体基板に悪影響をあたえる
。例えば、レジストの下に形成された膜がAl(アルミ
ニウム)などの金属膜であると高温ベーキングはヒロッ
クなどの欠陥の原因となり半導体装置の品質の低下の原
因になる等、多くの問題を有するものである。本発明で
は、SOGにO2プラズマ処理を行わず上層レジストと
の密着性を向上させるSOGの表面処理方法を提供する
ことを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるレジストパターン形成方法は、下層レ
ジスト上にスピンオングラス法により酸化膜を形成する
工程と、この酸化膜をアルカリ水溶液にさらして該酸化
膜表層に改質層を形成する工程と、前記酸化膜上の前記
アルカリ水溶液を洗浄する工程と、該洗浄後の前記酸化
膜上に上層レジストを形成する工程とを有する。
【0006】
【作用】本発明によるレジストパターン形成方法におい
て、酸化膜表面をアルカリ水溶液で処理を施すことによ
り、酸化膜の成分とアルカリ水溶液中のN(CH3)4
(ヘキサメチルアンモニウム)が反応し、これらの成分
から形成される酸化膜の改質層を形成することによって
、上層レジストの溶剤との混合層を形成し上層レジスト
との密着性を向上させる作用をする。
【0007】
【実施例】以下、本発明の実施例を図面にもとずいて詳
細に説明する。図1は、本発明の一実施例を示す工程図
である。図1(A)において、半導体基板1上に下層レ
ジスト2として、例えば、富士ハント社製HPR204
(商品名)をスピンコート法により10000〜200
00オングストロームの膜厚で塗布する。さらに、該下
層レジスト膜2上に酸化膜3、例えば、東レダウコーニ
ングシリコーン社製TSIR205(商品名)を100
0〜1500オングストロームの膜厚でスピンコート法
により形成する。
【0008】つぎに図1(B)に示すように、この酸化
膜3上にアルカリ水溶液4、例えば、シプレイファーイ
ースト社製MF622(商品名)を約20〜100CC
滴下させ酸化膜3を約30〜60秒間アルカリ水溶液に
さらす。このとき、酸化膜3の表面にはアルカリ水溶液
中に存在するN(CH3)4と酸化膜3中の主成分であ
るシロキサンが反応し、該酸化膜3表層がこの反応によ
って生成した改質層5になる。
【0009】図1(C)に示すように、前記改質層5上
に上層レジスト6として、例えば、シプレイファーイー
スト社製SAL601(商品名)を4000〜7000
オングストロームの膜厚で形成する。このとき、前記改
質層5と上層レジスト6との境界面にはこれら両者が混
合したインターレイヤー7が形成される。上層レジスト
6に電子線などのエネルギー線を照射し感光させる露光
処理をおこなう。露光処理により感光した上層レジスト
6は、上層レジストの現像液に不溶解となり図1(D)
に示すような上層レジストのパターン6aを形成するこ
とができる。
【0010】つぎに、この上層レジストパターン6aを
マスクにして前記酸化膜3のパターニングをおこなう。 該酸化膜3のパターニングは、CHF3とCF4の混合
ガスを用いかつ、上層レジストパターン6aをエッチン
グマスクとしてドライエッチングでおこなう。このとき
、上層レジスト6と前記酸化膜3の改質層5によってで
きたインターレイヤー7は、ドライエッチングによって
同時にパターニングすることが可能である
【0011】
しかしインターレイヤー7には前記酸化膜3のエッチン
グガスに強い耐ドライエッチング性を有する上層レジス
ト6が混在しており、このためにインターレイヤー7の
存在は該酸化膜3のエッチングレートを低下させる。図
3はインターレイヤーのエッチングレートの低下を示す
図である。図3で横軸は酸化膜3のアルカリ処理の時間
を示し、縦軸に該酸化膜3のみのエッチングレートに対
するエッチングレートを示す。図3からインターレイヤ
ーのエッチングレートは、アルカリ処理時間に比例して
低下することがわかる。
【0012】しかし、改質層5上に形成されているイン
ターレイヤー7の膜厚は、図4に示すように100オン
グストローム程度でありアルカリ処理時間を最適化する
ことにより、改質層5の膜厚を減少させることによりイ
ンターレイヤー7膜厚を少なくすることが可能である。 図1(E)に示すように、このようにしてパターニング
を行った酸化膜3aをマスクにして、下層レジスト2を
O2プラズマでドライエッチングすることにより、パタ
ーニングを行う。
【0013】
【発明の効果】以上詳細に説明したように、本発明によ
れば、酸化膜3をスピンコート法で形成したあと、アル
カリ処理を行うことにより、上層レジストとの密着性が
改良された。また、O2プラズマの照射が不要となった
ため、回転塗布装置から半導体基板を取り出すことなし
に、酸化膜3を形成した後ただちに同一のラインでもっ
て、アルカリ処理を行うことが可能である。従って、酸
化膜3を形成後、外部ラインに取り出すこと無く同一ラ
インで処理することは工程の容易化になるだけでなく、
処理のための時間短縮になるという利点の他に、アルカ
リ処理は現存のレジストコーターあるいはレジスト現像
機を使用することが可能であり、コストダウンにおいて
も優れた結果をもたらす。加えて、半導体基板を外部ラ
インに持ち出すことによって生じる半導体基板の汚染を
減少することができ、それによって半導体装置の歩留ま
りが向上する。
【0014】さらに、従来O2プラズマを照射すること
が原因で生じる酸化膜3中のピンホールやクラックなど
の欠陥を防止することが可能となった。
【0015】
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための工程図であ
る。
【図2】従来のO2プラズマを用いた処理方法を説明す
るためのレジストプロセス工程図である。
【図3】インターレイヤーのエッチングレートの低下を
示す図である。
【図4】酸化膜上に形成されるインターレイヤー膜厚と
改質層との関係を示す図である。
【符号の説明】
1    半導体基板 2    下層レジスト 3    酸化膜 4    アルカリ水溶液 5    改質層 6    上層レジスト 7    インターレイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  下層レジスト上にスピンオングラス法
    により酸化膜を形成する工程と、この酸化膜をアルカリ
    水溶液にさらして該酸化膜表層に改質層を形成する工程
    と、前記酸化膜上の前記アルカリ水溶液を洗浄する工程
    と、該洗浄後の前記酸化膜上に上層レジストを形成する
    工程とを有することを特徴とするレジストパターン形成
    方法。
JP6677891A 1991-03-29 1991-03-29 レジストパターン形成方法 Pending JPH04302134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6677891A JPH04302134A (ja) 1991-03-29 1991-03-29 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6677891A JPH04302134A (ja) 1991-03-29 1991-03-29 レジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH04302134A true JPH04302134A (ja) 1992-10-26

Family

ID=13325668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6677891A Pending JPH04302134A (ja) 1991-03-29 1991-03-29 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH04302134A (ja)

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
JPH07297093A (ja) 伝導層パターン形成方法
KR100375908B1 (ko) 건식마이크로리소그래피처리
JPH0729846A (ja) 半導体装置の電極形成方法
JPH04302134A (ja) レジストパターン形成方法
KR100265014B1 (ko) 반도체 소자의 제조 방법
JPS59161827A (ja) 絶縁膜加工法
JPS6213813B2 (ja)
JPS6386434A (ja) レジストパタ−ン形成方法
KR0130386B1 (ko) 포토레지스트 패턴 형성방법
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JP3630222B2 (ja) 半導体装置およびその製造方法
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP3653960B2 (ja) 半導体装置の製造方法
JPH06101464B2 (ja) 半導体装置の製造方法
JPH01137634A (ja) 半導体装置の製造方法
KR100195230B1 (ko) 반도체 소자의 사진 식각 방법
JPH1154615A (ja) 半導体装置の製造方法
JPH02295107A (ja) 半導体装置の製造方法
JPS63164319A (ja) レジストパタ−ン形成方法
JPH07302782A (ja) 半導体素子の製造方法
JPH10221851A (ja) パターン形成方法
JPH04326722A (ja) 半導体装置の製造方法
JPS60106132A (ja) パタ−ン形成方法
JPH1031313A (ja) マスク基板へのレジストの塗布方法