JPH07297093A - 伝導層パターン形成方法 - Google Patents

伝導層パターン形成方法

Info

Publication number
JPH07297093A
JPH07297093A JP4026236A JP2623692A JPH07297093A JP H07297093 A JPH07297093 A JP H07297093A JP 4026236 A JP4026236 A JP 4026236A JP 2623692 A JP2623692 A JP 2623692A JP H07297093 A JPH07297093 A JP H07297093A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
forming
partition
antireflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4026236A
Other languages
English (en)
Other versions
JP2846761B2 (ja
Inventor
John R Abernathey
ジヨン・ロバート・アバーナシー
Timothy H Daubenspeck
テイモシー・ハリソン・ドウベンスペツク
Stephen E Luce
ステフアン・エリンウツド・ルース
Denis J Poley
デニス・ジヨン・ポレイ
Rosemary A Previti-Kelly
ローズマリー・アン・プレビテイ−ケリー
Gary P Viens
ガリー・パトリツク・ビアンズ
Jung H Yoon
ジュング・フーン・ヨーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07297093A publication Critical patent/JPH07297093A/ja
Application granted granted Critical
Publication of JP2846761B2 publication Critical patent/JP2846761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は信頼性の高い微小なホトイメージング
ができるようにレジスト層２０及び反射防止キヤツプフ
イルム間の相互作用を回避する方法を提案する。 【構成】基板１０上の伝導層をパターン化してウエツブ
を回避ししかも高密度にパターン化することができる処
理によつてレジスト層２０及び金属間に２つの層を配設
する。第１の層は当該金属に適用するためのチタニユウ
ム窒化物のような反射防止膜１６である。第２の層はス
パツタリングされたシリコンすなわちＳｉＯ2 のような
シリコンを含む隔壁層１８である。また当該隔壁層１８
はガラス層上の薄いスピン膜である。隔壁層１８はＴｉ
Ｎ層１６及びレジスト層２０の露光中に生成された酸グ
ループとの間の相互作用を回避するものである。必要な
場所にこのような構造をもつことにより、当該レジスト
層２０は適用され、露光され、現像される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は伝導層パターン形成方法
に関し、特に半導体処理について、遠紫外線ホトレジス
ト層を用いて金属処理層をパターン化する際の処理に適
用して好適なものである。
【０００２】
【従来の技術】集積回路装置を製造する場合に、１つ又
は２つ以上の金属層、一般的にはアルミニユウム又はチ
タニユウムが堆積され、その後パターン化されることに
より、種々の回路要素間をコンタクトし及び又は電気的
に接続する。従来、ホトレジストは当該金属層を覆うよ
うに堆積され、その後光パターンに露光されて現像され
る。金属層としてアルミニユウムを選択した場合、当該
金属層はレジスト層内の開口を介して塩素を含むガスに
より選択的にプラズマエツチングされる。その後残つた
ホトレジストは所望の金属パターンを残すように除去さ
れる。
【０００３】レジストパターン化を制御するために、こ
れまでに種々のコーテイングが反射アルミニユウム面又
はチタニユウム面に用いられて来た。この反射防止層を
用いたコーテイングは干渉効果を削減しかつ散乱を拡散
する。これらコーテイングは彩色が単色である場合特に
効果的である。しかしながら、一段と高密度な新しい集
積回路構成を実現しようとする場合、この干渉効果はラ
イン幅として使用に耐えられなくなりかつピツチが小さ
くなつた。
【０００４】従来、反射防止キツプとして用いられる際
に選択された金属はシリコンであつた。しかしながら、
シリコンは200 〔℃〕程度の温度においてアルミニユウ
ム金属に拡散する性質を有する。その温度範囲は一般的
にドライプラズマホトリワーク処理、ポストエツチング
レジストストリツピング処理及び金属アンニアリング処
理により達成される。その結果シリコン拡散はＡｌ／Ｃ
ｕの完全性の損失になる。かくして、シリコンは反射防
止膜の損失のために実際上ホトリワークの可能性をなく
している。キヤツプ金属のようなシリコンを用いるため
にこのような困難に直面した場合、チタニユウム窒化物
が基板として用いられる。シリコンは元の位置において
容易にスパツタリングされた後、Ａｌ／Ｃｕ／Ｓｉ層を
スパツタリングする。
【０００５】米国特許第４８２０６１１号にはホトリソ
グラフイ処理における反射防止膜としてチタニユウム窒
化物の使用が記述されている。当該明細書においては、
ホトリソグラフイ処理は金属層、一般的にはアルミニユ
ウム及びレジスト層間にＴｉＮ層をインタポーズするス
テツプを含む。これは露光中、金属表面からレジスト層
内に戻つて反射した光量を削減するようになされてい
る。
【０００６】当該明細書には反射防止層を使用すること
によつてパターン化を改善する他の技術が記述されてい
る。米国特許第３８８４６９８号はレジスト層を均等に
露出するように絶縁層、一般的にはアルミニユウム酸化
物及びレジスト層間にインタポーズされる反射防止層を
用いる。この組織においては絶縁層及び基板間のインタ
フエースから、反射した光を除去することによつて当該
レジスト層が均等に露光する。反射防止層はモリブデン
すなわちタンタル窒化物のような金属でも良い。
【０００７】米国特許第４５８７１３８号はレジスト層
及びアルミニユウム又はアルミニユウム及びシリコンの
ような伝導層間の反射防止膜として用いられる染料を含
むガラス層上の低温度スピンを用いることによつてパタ
ーン化された伝導層を形成するための技術に関するもの
である。
【０００８】
【発明が解決しようとする課題】この従来の技術におい
ては、反射防止層がレジスト層とコンタクトする際に用
いられる。次にこれは装置密度がサブミクロンの範囲に
まで増加したとき、これが従来においては未解決な問題
を生ずる。この装置密度レベルにおいて、要求される解
像力を達成するために250 〔nm〕程度の波長を用いて遠
紫外線ホトリソグラフイの撮像を用いることが必要であ
る。0.7 〔ミクロン〕以下の信頼性の高い像をプリント
する能力のあるレジスト組織はほとんど存在しない。酸
化物及びシリコン表面を十分に動作させている間に、窒
化物層と直接コンタクトするように配設されるときこの
レジスト組織は十分に機能しない。かくして、現在のレ
ジスト組織は窒化物層と結合して選択的に処理する場合
だけに用いられる。
【０００９】例えば、多数のレベルが同世代に作られた
レジスト組織と両立するが、他のレベルは両立しない。
望ましいレジスト組織は酸触媒組織、すなわち光化学反
応を起こす十分な波長の放射に対してレジスト層を露光
する間、酸グループが生成する組織である。酸触媒組織
の例には米国特許第４４９１６２８号にみることができ
る。この酸触媒レジスト組織を用いる場合、ＴｉＮキヤ
ツプを用いてホトリソグラフイのパターン化をすること
は不十分である。特に、そのようなレベルにおいてレジ
スト構造のベースにおける「ウエツブ」すなわち接合部
が観察される。過剰な現像が用いられる場合でさえ、こ
の欠陥は構造上の理由から十分に解消されない。この欠
陥はＴｉＮ表面及びホトレジスト層のベース間の化学的
相互作用の結果生ずるものであると信じられている。こ
の相互作用の結果はレジストされない底部を遠紫外線ホ
トイメージング処理又はイメージ現像処理させる。かく
して、このようなレジスト層を現像できないと、ホトレ
ジスト地形の「ウエツブ」のような欠陥を生じさせる結
果になる。
【００１０】本発明の目的は従来の技術においてこの欠
陥がある場合、信頼性の高い微小なホトイメージングが
できるようにレジスト層及び反射防止キヤツプフイルム
間の相互作用を回避することである。
【００１１】本発明の他の目的は望ましくない相互作用
を回避するのに十分な隔壁層を与えると同時に、ホトリ
ソグラフイによる低反射率を実現する技術を与えること
である。
【００１２】本発明のさらに他の目的はキヤツプ層を犠
牲にすることなくホトリワーク処理ができるようにキヤ
ツプ構造を改善することである。
【００１３】本発明のさらに他の目的は容易に適用でき
しかも従来の技術を用いて除去できるキヤツプ材料を与
えることである。
【００１４】
【課題を解決するための手段】かかる問題を解決するた
め本発明においては、基板１０表面上に伝導層を形成す
るステツプと、伝導層を覆うように金属窒化物反射防止
層１６を適用するステツプと、反射防止層１６にシリコ
ンを含む成分を有する隔壁層１８を形成するステツプ
と、隔壁層１８にレジスト層２０を適用し、レジスト層
２０は放射により露光した部分に酸グループを生成させ
るホトイニシエータを含み、隔壁層１８は反射防止層１
６及びレジスト層２０の露光中に生成された酸グループ
間の相互作用を防止するようにするステツプと、レジス
ト層２０を露光及び現像することにより像内の隔壁層１
８の一部を露出するステツプと、隔壁層１８の露出した
部分並びに反射防止層１６及び伝導層の両方にそれぞれ
対応する下方部分を除去することによりパターン化され
た伝導層を形成するステツプとを具えるようにする。
【００１５】
【作用】本発明のこのような目的はレジスト層及び金属
間に少なくとも２つの層、すなわち反射防止層及び隔壁
層を挿入することによつて第１実施例において達成され
る。第１ステツプにおいて反射防止膜、好適にはチタニ
ユウム窒化物が当該金属に適用される。またチタニユウ
ム窒化物は第２の隔壁層に対して適正な付着を与える。
この隔壁層は反射防止層に直接適用されるスパツタリン
グされたシリコンすなわちＳｉＯ2 のような材料を含む
シリコンを有する。当該隔壁層はＴｉＮ及びレジスト層
の露光中に生成される酸グループとの間の相互作用を回
避するために必要とされる。隔壁層がないと、当該窒化
物の本来の形質が酸グループと化学的相互作用を引き起
こしてレジストフイルムが不必要な領域に残つて次の現
像をしてしまう。かくして、必要とされる垂直な側面、
例えば金属ラインの側壁は得られない。さらに、ＴｉＮ
層はシリコンが当該隔壁層から金属を含むアルミニユウ
ム層に転送されないようにする。この第１実施例に従つ
て、当該レジスト層が露光及び現像されることにより要
求された垂直側面を有する所望の像を形成して金属処理
層に転送される。
【００１６】本発明の第２実施例において、当該隔壁層
はガラス層上の薄い膜のスピンである。当該ガラス層上
のスピンは薄い酸化物層として用いられることによりＴ
ｉＮ層及びレジスト層間の相互作用を回避する。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１８】図１〜図３は本発明を実施する場合の原理
的ステツプを示す。図１にはシリコンすなわちガラス基
板１０上に高反射金属層が形成される。図示するように
この好適な実施例においては、高反射金属層はチタニユ
ウム１２を含み、チタニユウム１２上にはＡｌ／Ｃｕ／
Ｓｉ層１４が堆積される。本発明はこのＡｌ／Ｃｕ／Ｓ
ｉ／Ｔｉの構造に制限されるものではなく、他のいかな
る高反射金属層によつても実行できることを当該技術に
熟知している者は理解できるであろう。金属層の堆積は
周知の技術によつてなされる。
【００１９】本発明の次のステツプに従つて、二層金属
処理キヤツプが高反射金属層１４を覆うように配置され
る。約150 〔Ａ〕のＴｉＮ層１６が高反射金属層１４上
にスパツタリングによつて堆積される。次に、約250
〔Ａ〕のＳｉ層１８が真空のままＴｉＮ層１６を覆うよ
うにスパツタリングされる。図１においてＳｉ層が符号
１８によつて示されている。
【００２０】その後遠紫外線レジスト層２０がＳｉ層１
８上に適用される。このレジスト層については米国特許
第４４９１６２８号に記述されている。レジスト層２０
は酸触媒系である。すなわち、レジスト層２０は遠紫外
線に絶縁材を露出している間に酸グループが発生されて
得られるものである。
【００２１】図１に示すように、二層金属処理キヤツプ
は、相互間の隔壁として作用することにより望ましくな
い相互作用が生ずるおそれを回避できると同時に、反射
率を減少させることによりホトリソグラフイ必要条件を
満たす。特に、ＴｉＮ層１６は高温処理中にＳｉがＡｌ
／Ｃｕ内に拡散させないように使われる。Ｓｉ層１８は
ＴｉＮが遠紫外線光レジスト層２０と逆に相互作用させ
ないように使われる。
【００２２】適正なマスク２２はパターンを形成するた
めの開口２４を有する。開口２４を介して照明すなわち
光照射がなされ、当該開口下にあるレジスト層２０の光
照射部分だけが露光される。この結果図に示すようなレ
ジスト層のパターンが形成される。レジスト層２０を露
光した後、当該レジスト層２０はその露光した部分を除
去するために溶剤を用いて現像される。レジスト層の処
理は米国特許第４４９１６２８号に記述されている。そ
の結果生成されたスタツクを図２に示す。
【００２３】次に、反射防止二層部の処理は従来のエツ
チング技術を用いることによりなされる。すなわち、Ｓ
ｉすなわちＳｉＯ2 層及びＴｉＮ層１６の一部はプラズ
マエツチング等を用いることにより当該技術の範囲でエ
ツチング処理される。この処理によつて図３に示すよう
に、ＴｉＮ層の下にある金属層１４の一部が取り除かれ
る。
【００２４】図４及び図５は、Ｓｉ層１８によつてレジ
スト層２０から分離されたＴｉＮ層１６を有する二層金
属処理キヤツプを利用して得た中間生成物を示す電子顕
微鏡写真の写しである。図のように、トレンチの底には
ウエツブがない。むしろ、当該組織は側壁の底に対して
ほとんど真つ直ぐな壁側面を呈している。
【００２５】本発明の第２の好適な実施例においては、
シリコン層１８がＴｉＮ層１６の頂部のガラス上の薄い
スピンの層と置き換えられる。ガラス上のスピン層は選
択されたアルコキシシランのような材料であり、例えば
アリイド・シグナル社（Allied Signal Corp) の製品
「ＳＱ2 」を用い得、米国特許第４９８１５３０号に開
示されているメチル・フエニル・シルセスキオキサン
（methyl・phenyl・silsesquioxane）、アミノ・シルセ
スキオキサン（amino ・silsesquioxane）及びその変形
例などがある。このような材料はＴｉＮ層に適用される
スピン層でありその後ベークされる。ベーク温度はレジ
スト層２０に適用する際に用いられるベーク温度より約
10〔℃〕高い。これによりガス放出が回避される。かく
して、ガラス層上のスピン層は薄いＳｉＯ2 層として作
用することによりＴｉＮの反射防止層及びレジスト層２
０間の相互作用を回避する。同一の結果がこの組織にお
いても得られる。すなわち、レジスト層の現像が完了す
るとこれが従来の技術に特有なウエツブを回避させる効
果を生ずる。
【００２６】上述の通り本発明をその最適な実施例に基
づいて特定的に図示、説明したが、本発明の精神及び範
囲から脱することなく詳細構成について種々の変更を加
えても良い。
【００２７】
【発明の効果】上述のように本発明によれば、レジスト
層及び金属間に少なくとも２つの層、すなわち反射防止
層（ＴｉＮ層）及び隔壁層（Ｓｉ層）を挿入することに
より、ＴｉＮ層は高温処理中にＳｉ層がＡｌ／Ｃｕ層内
に拡散しないようにすると共に、Ｓｉ層はＴｉＮ層が遠
紫外線ホトレジスト層２０と逆に相互作用しないように
することができる。
【図面の簡単な説明】
【図１】図１は本発明の第１処理ステツプにおける集積
回路構造を示す断面図である。
【図２】図２は本発明の第２処理ステツプにおける集積
回路構造を示す断面図である。
【図３】図３は本発明の図２の次の処理ステツプを示す
集積回路構造の断面図である。
【図４】図４は本発明に従つて作られた集積回路の構造
を示す顕微鏡写真の写しである。
【図５】図５は本発明に従つて作られた集積回路の構造
を示す顕微鏡写真の写しである。
【符号の説明】
１０……シリコン基板、１２……チタニユウム層、１４
……Ａｌ／Ｃｕ／Ｓｉ層、１６……ＴｉＮ層、１８……
Ｓｉ層、２０……レジスト層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１２月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】図４は本発明による伝導層パターンを示す略線
図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】図５は本発明による伝導層パターンを示す略線
図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/36 (72)発明者 テイモシー・ハリソン・ドウベンスペツク アメリカ合衆国、ベルモント州05446、コ ルチエスター、パイン・メドウ・ドライブ 15番地 (72)発明者 ステフアン・エリンウツド・ルース アメリカ合衆国、ベルモント州05444、ケ ンブリツジ、アールアール１、ボツクス 580番地 (72)発明者 デニス・ジヨン・ポレイ アメリカ合衆国、ベルモント州05477、リ ツチモンド、アールデイ１、ボツクス 419番地 (72)発明者 ローズマリー・アン・プレビテイ−ケリー アメリカ合衆国、ベルモント州05477、リ ツチモンド、アールデイ１、ボツクス 213−７番地 (72)発明者 ガリー・パトリツク・ビアンズ アメリカ合衆国、ベルモント州05446、コ ルチエスター、サウス・ベイ・サークル 32番地 (72)発明者 ジュング・フーン・ヨーン アメリカ合衆国、ニユーヨーク州12569、 プレザント・バレイ、ノース・アベニユ ー、ビレツジ・パーク・アパートメント ４−204番地

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】基板表面上に伝導層を形成するステツプ
    と、上記伝導層を覆うように金属窒化物反射防止層を適
    用するステツプと、上記反射防止層にシリコンを含む成
    分を有する隔壁層を形成するステツプと、上記隔壁層に
    レジスト層を適用し、上記レジスト層は放射により露光
    した部分に酸グループを生成させるホトイニシエータを
    含み、上記隔壁層は上記反射防止層及び上記レジスト層
    の露光中に生成された上記酸グループ間の相互作用を防
    止するようにするステツプと、上記レジスト層を露光及
    び現像することにより像内の上記隔壁層の一部を露出す
    るステツプと、上記隔壁層の上記露出した部分並びに上
    記反射防止層及び上記伝導層の両方にそれぞれ対応する
    下方部分を除去することによりパターン化された伝導層
    を形成するステツプとを具えることを特徴とする伝導層
    パターン形成方法。
  2. 【請求項２】上記反射防止層はＴｉＮを含み、上記隔壁
    層はＳｉであることを特徴とする請求項１に記載の伝導
    層パターン形成方法。
  3. 【請求項３】上記反射防止層はＴｉＮを含み、上記隔壁
    層はガラス層上のスピンであることを特徴とする請求項
    １に記載の伝導層パターン形成方法。
  4. 【請求項４】上記伝導層は上記基板上にＴｉ層を含み、
    上記Ｔｉ層に適用されるＡｌ／Ｃｕ／Ｓｉ層を含むこと
    を特徴とする請求項１に記載の伝導層パターン形成方
    法。
  5. 【請求項５】上記隔壁層はシリコン二酸化物を含むこと
    を特徴とする請求項１に記載の伝導層パターン形成方
    法。
  6. 【請求項６】上記隔壁層はスパツタリングされたシリコ
    ンを含むことを特徴とする請求項１に記載の伝導層パタ
    ーン形成方法。
  7. 【請求項７】上記露出ステツプは光化学反応を起こす十
    分な波長の光に対して上記レジスト層を露光するステツ
    プを含むことを特徴とする請求項１に記載の伝導層パタ
    ーン形成方法。
  8. 【請求項８】上記伝導層はＴｉ層を有する上記基板をス
    パツタリングコーテイングするステツプ及びＡｌ／Ｃｕ
    ／Ｓｉ層を有する上記Ｔｉ層をスパツタリングコーテイ
    ングするステツプを含むことを特徴とする請求項１に記
    載の伝導層パターン形成方法。
  9. 【請求項９】上記反射防止層はＴｉＮを含み、上記隔壁
    層はＳｉＯ2 であることを特徴とする請求項１に記載の
    伝導層パターン形成方法。
  10. 【請求項１０】基板表面上にパターン化される伝導層を
    形成するステツプと、上記伝導層の表面を覆うように金
    属窒化物反射防止層を適用するステツプと、上記反射防
    止層の表面にシリコンを含む成分を有する隔壁層を形成
    するステツプと、上記隔壁層にレジスト層を適用し、上
    記レジスト層は放射により露光した部分に酸グループを
    生成させるホトイニシエータを含み、上記隔壁層は上記
    反射防止層及び上記レジスト層の露光中に生成される上
    記酸グループ間の相互作用を防止するようにするステツ
    プと、上記レジスト層を露光及び現像することによりパ
    ターン化された像の上記隔壁層の一部を露出するステツ
    プと、上記反射防止層及び上記伝導層の両方にそれぞれ
    対応する下方部分を除去することによりパターン化され
    た伝導層を形成するステツプとを具えることを特徴とす
    る伝導層パターン形成方法。
  11. 【請求項１１】上記反射防止層はＴｉＮを含み、上記隔
    壁層はＳｉであることを特徴とする請求項１に記載の伝
    導層パターン形成方法。
  12. 【請求項１２】上記反射防止層はＴｉＮを含み、上記隔
    壁層はガラス層上のスピンであることを特徴とする請求
    項１に記載の伝導層パターン形成方法。
  13. 【請求項１３】上記伝導層は上記基板上にＴｉ層を含
    み、上記Ｔｉ層に適用されるＡｌ／Ｃｕ／Ｓｉ層を含む
    ことを特徴とする請求項１に記載の伝導層パターン形成
    方法。
  14. 【請求項１４】上記隔壁層はシリコン二酸化物を含むこ
    とを特徴とする請求項１に記載の伝導層パターン形成方
    法。
  15. 【請求項１５】上記隔壁層はスパツタリングされたシリ
    コンを含むことを特徴とする請求項１に記載の伝導層パ
    ターン形成方法。
  16. 【請求項１６】上記露出ステツプは光化学反応を起こす
    十分な波長の光に対して上記レジスト層を露光させるス
    テツプを含むことを特徴とする請求項１に記載の伝導層
    パターン形成方法。
  17. 【請求項１７】上記伝導層はＴｉ層を有する上記基板を
    スパツタリングコーテイングするステツプ及びＡｌ／Ｃ
    ｕ／Ｓｉ層を有する上記Ｔｉ層をスパツタリングコーテ
    イングするステツプを含むことを特徴とする請求項１に
    記載の伝導層パターン形成方法。
  18. 【請求項１８】上記反射防止層はＴｉＮを含み、上記隔
    壁層はＳｉＯ2 であることを特徴とする請求項１に記載
    の伝導層パターン形成方法。
JP4026236A 1991-02-25 1992-01-17 伝導層パターン形成方法 Expired - Fee Related JP2846761B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/661,561 US5219788A (en) 1991-02-25 1991-02-25 Bilayer metallization cap for photolithography
US07/661561 1991-02-25

Publications (2)

Publication Number Publication Date
JPH07297093A true JPH07297093A (ja) 1995-11-10
JP2846761B2 JP2846761B2 (ja) 1999-01-13

Family

ID=24654120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026236A Expired - Fee Related JP2846761B2 (ja) 1991-02-25 1992-01-17 伝導層パターン形成方法

Country Status (4)

Country Link
US (1) US5219788A (ja)
EP (1) EP0501178B1 (ja)
JP (1) JP2846761B2 (ja)
DE (1) DE69220393T2 (ja)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773864B1 (en) 1991-11-15 2004-08-10 Shipley Company, L.L.C. Antihalation compositions
US6165697A (en) * 1991-11-15 2000-12-26 Shipley Company, L.L.C. Antihalation compositions
US5403781A (en) * 1992-07-17 1995-04-04 Yamaha Corporation Method of forming multilayered wiring
US5370969A (en) * 1992-07-28 1994-12-06 Sharp Kabushiki Kaisha Trilayer lithographic process
US5480748A (en) * 1992-10-21 1996-01-02 International Business Machines Corporation Protection of aluminum metallization against chemical attack during photoresist development
JPH06302539A (ja) * 1993-04-15 1994-10-28 Toshiba Corp 半導体装置及び半導体装置の製造方法
US5834125A (en) * 1993-06-16 1998-11-10 Integrated Device Technology, Inc. Non-reactive anti-reflection coating
US5518579A (en) * 1994-01-18 1996-05-21 Matsushita Electric Industrial Co., Ltd. Method for forming a fine pattern
US5486267A (en) * 1994-02-28 1996-01-23 International Business Machines Corporation Method for applying photoresist
EP0697723A3 (en) * 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
JPH08148561A (ja) * 1994-11-16 1996-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US5854132A (en) * 1994-11-29 1998-12-29 Advanced Micro Devices, Inc. Method for exposing photoresist
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
TW298674B (ja) * 1995-07-07 1997-02-21 At & T Corp
US5907436A (en) * 1995-09-29 1999-05-25 The Regents Of The University Of California Multilayer dielectric diffraction gratings
US6323139B1 (en) 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US5700737A (en) * 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
JPH1083989A (ja) * 1996-07-16 1998-03-31 Matsushita Electric Ind Co Ltd パターン形成方法
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US6027388A (en) * 1997-08-05 2000-02-22 Fed Corporation Lithographic structure and method for making field emitters
US6211078B1 (en) * 1997-08-18 2001-04-03 Micron Technology, Inc. Method of improving resist adhesion for use in patterning conductive layers
US6218078B1 (en) 1997-09-24 2001-04-17 Advanced Micro Devices, Inc. Creation of an etch hardmask by spin-on technique
US6071824A (en) * 1997-09-25 2000-06-06 Advanced Micro Devices, Inc. Method and system for patterning to enhance performance of a metal layer of a semiconductor device
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US6057239A (en) 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6030891A (en) * 1997-12-18 2000-02-29 Advanced Micro Devices, Inc. Vacuum baked HSQ gap fill layer for high integrity borderless vias
US6093635A (en) * 1997-12-18 2000-07-25 Advanced Micro Devices, Inc. High integrity borderless vias with HSQ gap filled patterned conductive layers
KR100253385B1 (ko) * 1997-12-22 2000-05-01 김영환 반도체 소자의 배선형성 방법
US6183940B1 (en) * 1998-03-17 2001-02-06 Integrated Device Technology, Inc. Method of retaining the integrity of a photoresist pattern
WO1999050894A1 (en) * 1998-03-27 1999-10-07 Advanced Micro Devices, Inc. Thin oxide film for augmenting anti-reflectivity and eliminating resist footing
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US5985771A (en) * 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6156629A (en) * 1998-10-01 2000-12-05 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate in deep submicron technology
US6187687B1 (en) 1998-11-05 2001-02-13 Advanced Micro Devices, Inc. Minimization of line width variation in photolithography
US6156658A (en) * 1998-12-02 2000-12-05 Advanced Micro Devices, Inc. Ultra-thin resist and silicon/oxide hard mask for metal etch
US6136679A (en) * 1999-03-05 2000-10-24 Taiwan Semiconductor Manufacturing Company Gate micro-patterning process
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
CA2374944A1 (en) 1999-06-10 2000-12-21 Nigel Hacker Spin-on-glass anti-reflective coatings for photolithography
US6890448B2 (en) * 1999-06-11 2005-05-10 Shipley Company, L.L.C. Antireflective hard mask compositions
DE19942119C2 (de) * 1999-09-03 2002-08-08 Mosel Vitelic Inc Oberflächenbehandlung für eine Metallschicht
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6458508B1 (en) * 2001-02-23 2002-10-01 Lsi Logic Corporation Method of protecting acid-catalyzed photoresist from chip-generated basic contaminants
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US20030037960A1 (en) * 2001-08-27 2003-02-27 Ohr Stephen S. Layered circuit boards and methods of production thereof
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
AU2002227106A1 (en) 2001-11-15 2003-06-10 Honeywell International Inc. Spin-on anti-reflective coatings for photolithography
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) * 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6847535B2 (en) 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6937528B2 (en) * 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6751114B2 (en) * 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6825135B2 (en) * 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) * 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US7887875B2 (en) * 2002-09-30 2011-02-15 Texas Instruments Incorporated Method to reduce photoresist poisoning
US6902871B2 (en) * 2002-10-03 2005-06-07 Lumera Corporation Method for manufacturing polymer microstructures and polymer waveguides
US6937811B2 (en) * 2002-11-19 2005-08-30 Lumera Corporation Polymer waveguide devices incorporating electro-optically active polymer clads
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US20040191639A1 (en) * 2003-03-26 2004-09-30 Danliang Jin Micro-imprinting method and template for use in same
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US20040209123A1 (en) * 2003-04-17 2004-10-21 Bajorek Christopher H. Method of fabricating a discrete track recording disk using a bilayer resist for metal lift-off
US7335600B2 (en) * 2003-05-01 2008-02-26 United Microelectronics Corp. Method for removing photoresist
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US20050150862A1 (en) * 2004-01-13 2005-07-14 Harper Bruce M. Workpiece alignment assembly
US20050151300A1 (en) * 2004-01-13 2005-07-14 Harper Bruce M. Workpiece isothermal imprinting
US20050151282A1 (en) * 2004-01-13 2005-07-14 Harper Bruce M. Workpiece handler and alignment assembly
US7686606B2 (en) * 2004-01-20 2010-03-30 Wd Media, Inc. Imprint embossing alignment system
US7329114B2 (en) * 2004-01-20 2008-02-12 Komag, Inc. Isothermal imprint embossing system
US20050155554A1 (en) * 2004-01-20 2005-07-21 Saito Toshiyuki M. Imprint embossing system
US7125949B2 (en) * 2004-01-21 2006-10-24 Lumera Corporation Fluorinated sol-gel electro-optic materials, process for producing same, and devices therefrom
US6852563B1 (en) 2004-01-21 2005-02-08 Lumera Corporation Process of fabricating electro-optic polymer devices with polymer sustained microelectrodes
US7241394B2 (en) * 2004-01-21 2007-07-10 Lumera Corporation Process of fabricating polymer sustained microelectrodes
US7250712B2 (en) * 2004-01-21 2007-07-31 Lumera Corporation Polymer sustained microelectrodes
US7098068B2 (en) * 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7365411B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) * 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7427770B2 (en) * 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) * 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) * 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US20070037316A1 (en) * 2005-08-09 2007-02-15 Micron Technology, Inc. Memory cell contact using spacers
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) * 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
EP1762895B1 (en) 2005-08-29 2016-02-24 Rohm and Haas Electronic Materials, L.L.C. Antireflective Hard Mask Compositions
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US8467236B2 (en) * 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8442360B2 (en) * 2008-11-05 2013-05-14 Gigoptix, Inc. Intrinsically low resistivity hybrid sol-gel polymer clads and electro-optic devices made therefrom
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US9330685B1 (en) 2009-11-06 2016-05-03 WD Media, LLC Press system for nano-imprinting of recording media with a two step pressing method
US8496466B1 (en) 2009-11-06 2013-07-30 WD Media, LLC Press system with interleaved embossing foil holders for nano-imprinting of recording media
US8402638B1 (en) 2009-11-06 2013-03-26 Wd Media, Inc. Press system with embossing foil free to expand for nano-imprinting of recording media
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN103345130B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 光刻返工刻蚀工艺
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US11158788B2 (en) 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS62501586A (ja) * 1985-02-04 1987-06-25 アメリカン テレフオン アンド テレグラフ カムパニ− スピン−オン・ガラスレジンを用いたデバイス製作方法及びそれにより形成されたデバイス
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JPH01202747A (ja) * 1988-02-09 1989-08-15 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
JPH03249656A (ja) * 1990-02-28 1991-11-07 Sony Corp パターン形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE379924C (de) * 1920-11-10 1923-09-01 Louis Emile Desir Hannesse Zusammenlegbarer tragbarer Kinderwagen
GB289174A (en) * 1927-01-26 1928-04-26 Lancelot Thomas Barker Improvements in thermionic valve circuits
US3884689A (en) 1973-08-30 1975-05-20 Xerox Corp Polycyclic aromatic polymer as a photoconductor or overlayer
JPS5593225A (en) * 1979-01-10 1980-07-15 Hitachi Ltd Forming method of minute pattern
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching
JPS5916978A (ja) * 1982-07-20 1984-01-28 Tokyo Denshi Kagaku Kabushiki 金属被膜の選択的エツチング方法
US4491628A (en) * 1982-08-23 1985-01-01 International Business Machines Corporation Positive- and negative-working resist compositions with acid generating photoinitiator and polymer with acid labile groups pendant from polymer backbone
US4910122A (en) * 1982-09-30 1990-03-20 Brewer Science, Inc. Anti-reflective coating
US4557797A (en) * 1984-06-01 1985-12-10 Texas Instruments Incorporated Resist process using anti-reflective coating
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen
JPH061764B2 (ja) * 1985-02-14 1994-01-05 日本電信電話株式会社 パタ−ン形成法
EP0289174B1 (en) * 1987-04-24 1994-11-09 Advanced Micro Devices, Inc. Antireflection coatings for use in photolithography
US4810619A (en) * 1987-08-12 1989-03-07 General Electric Co. Photolithography over reflective substrates comprising a titanium nitride layer
EP0379924A3 (de) * 1989-01-23 1990-11-07 Siemens Aktiengesellschaft Vefahren zur Verringerung reflektionsbedingter Srukturgrössenschwankungen in einer Deckschicht bei der in der Herstellung integrierten Schaltungen in einem Substrat verwendeten optischen Lithographie

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS62501586A (ja) * 1985-02-04 1987-06-25 アメリカン テレフオン アンド テレグラフ カムパニ− スピン−オン・ガラスレジンを用いたデバイス製作方法及びそれにより形成されたデバイス
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JPH01202747A (ja) * 1988-02-09 1989-08-15 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
JPH03249656A (ja) * 1990-02-28 1991-11-07 Sony Corp パターン形成方法

Also Published As

Publication number Publication date
DE69220393T2 (de) 1998-01-15
EP0501178A1 (en) 1992-09-02
JP2846761B2 (ja) 1999-01-13
US5219788A (en) 1993-06-15
DE69220393D1 (de) 1997-07-24
EP0501178B1 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
JPH07297093A (ja) 伝導層パターン形成方法
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
US5686223A (en) Method for reduced pitch lithography
JPH08190203A (ja) レジスト パターン形成方法
US4758305A (en) Contact etch method
TW434647B (en) Semiconductor device manufacturing method
JPS6323657B2 (ja)
JPH0588375A (ja) レジストパタンの形成方法
EP0348962B1 (en) Fine pattern forming method
JP4401023B2 (ja) 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション
JPH0664341B2 (ja) 半導体デバイスの製作法
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JP3120000B2 (ja) 基板の突状部の電極の形成方法
JP2001092152A (ja) 半導体装置の製造方法
JPH10189410A (ja) 半導体装置の製造方法
JPH03765B2 (ja)
JPS63292649A (ja) 半導体装置の製造方法
JPH06326018A (ja) パターン形式用レジスト構造とパターン形成方法
JPH042183B2 (ja)
JPS59155926A (ja) パタ−ン形成方法
JP2930604B2 (ja) レジストパターンの形成方法
JPH05291130A (ja) 多層レジスト法及び半導体装置の製造方法
JPS59155927A (ja) パタ−ン形成方法
JPH01302350A (ja) レジストパターン形成方法
JPH09320953A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees