JPH0730221A - 印刷配線板及びその製造方法 - Google Patents
印刷配線板及びその製造方法Info
- Publication number
- JPH0730221A JPH0730221A JP19386693A JP19386693A JPH0730221A JP H0730221 A JPH0730221 A JP H0730221A JP 19386693 A JP19386693 A JP 19386693A JP 19386693 A JP19386693 A JP 19386693A JP H0730221 A JPH0730221 A JP H0730221A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- substrate
- printed wiring
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 部品パターン上の必要なところに必要な分量
のはんだが付着することを利用して高密度実装化に有効
な回路構成とする印刷配線板及びそのその製造方法を提
供すること。 【構成】 配線板の電子回路中にリアクタンス機能また
は抵抗体機能を有する導体を備えた印刷配線板におい
て、前記導体は他の部品を配線板上にはんだ付けする際
のはんだ付着及び／又はメッキ等からなる導電層によっ
て予め設定されたリアクタンス値若しくは抵抗値となる
ように印刷パターン上に構成されてなる。
のはんだが付着することを利用して高密度実装化に有効
な回路構成とする印刷配線板及びそのその製造方法を提
供すること。 【構成】 配線板の電子回路中にリアクタンス機能また
は抵抗体機能を有する導体を備えた印刷配線板におい
て、前記導体は他の部品を配線板上にはんだ付けする際
のはんだ付着及び／又はメッキ等からなる導電層によっ
て予め設定されたリアクタンス値若しくは抵抗値となる
ように印刷パターン上に構成されてなる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品をパターン化
した印刷配線板及びその製造方法の改良技術に関するも
のである。
した印刷配線板及びその製造方法の改良技術に関するも
のである。
【０００２】
【従来の技術】周知のように、種々の印刷配線板の中に
は図６に示すように、コイルや抵抗器等の電子部品ａそ
のものをセラミック等の絶縁基板ｂ上にパターン化して
直接印刷し、他の部品ｃと組み合わせて回路構成するも
のがある。
は図６に示すように、コイルや抵抗器等の電子部品ａそ
のものをセラミック等の絶縁基板ｂ上にパターン化して
直接印刷し、他の部品ｃと組み合わせて回路構成するも
のがある。
【０００３】この種の印刷配線板Ａは、電子回路の高密
度化が進むに伴い、近時益々その期待が高まってきてい
る。
度化が進むに伴い、近時益々その期待が高まってきてい
る。
【０００４】しかし、この様な印刷によってパターン化
する電子部品ａは他の電子部品ｃを基板ｂ上にはんだ付
けする際、図６に示すように、部品パターン面内にはん
だｄが付着して個々の定格値が変化してしまう問題があ
る。
する電子部品ａは他の電子部品ｃを基板ｂ上にはんだ付
けする際、図６に示すように、部品パターン面内にはん
だｄが付着して個々の定格値が変化してしまう問題があ
る。
【０００５】この為、従来でははんだｄが付着してはま
ずい部分（パターン上）にマスキングするか若しくはは
んだｄがその部分に付着しないような化学的処理を施さ
なければならない。
ずい部分（パターン上）にマスキングするか若しくはは
んだｄがその部分に付着しないような化学的処理を施さ
なければならない。
【０００６】
【発明が解決しようとする課題】ところが、電子回路の
集積度が高まると、基板上ランドｅ同士の相互間隔やラ
ンドｅと部品パターンとが接近して十分なスペースが得
られなくなるため、種々のマスキングが難しくなる。一
方、マスキングしないと、一部のはんだがパターン上に
付着して回路素子としての機能を果たせなくなる。従っ
て、結局高密度化に限界がきていた。
集積度が高まると、基板上ランドｅ同士の相互間隔やラ
ンドｅと部品パターンとが接近して十分なスペースが得
られなくなるため、種々のマスキングが難しくなる。一
方、マスキングしないと、一部のはんだがパターン上に
付着して回路素子としての機能を果たせなくなる。従っ
て、結局高密度化に限界がきていた。
【０００７】
【発明の目的】そこで、本発明は厄介なマスキング処理
をすることなく寧ろ積極的に部品パターン上の必要なと
ころに必要な分量のはんだが付着することを利用して高
密度実装化に有効な回路構成とする印刷配線板及びその
製造方法を提供することを目的とする。
をすることなく寧ろ積極的に部品パターン上の必要なと
ころに必要な分量のはんだが付着することを利用して高
密度実装化に有効な回路構成とする印刷配線板及びその
製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は構造上にあっては配線板の電子回路中にリ
アクタンス機能又は抵抗体機能を有する導体を備えた印
刷配線板において、前期配線板上に他の部品をはんだ付
けする際のはんだ付着及び／又はメッキ等からなる導電
層によって予め設定されたリアクタンス値若しくは抵抗
値となるように印刷パターン上に導体を構成する。
め、本発明は構造上にあっては配線板の電子回路中にリ
アクタンス機能又は抵抗体機能を有する導体を備えた印
刷配線板において、前期配線板上に他の部品をはんだ付
けする際のはんだ付着及び／又はメッキ等からなる導電
層によって予め設定されたリアクタンス値若しくは抵抗
値となるように印刷パターン上に導体を構成する。
【０００９】
【作用】上記のように構成することにより、部品パター
ンははんだ層と相俟って、断面が立体的となり、電流容
量を十分確保できるため、パターン化しない一般の部品
の場合と同程度のリアクタンス値並びに抵抗値を得るこ
とができる。従って、従来の平面的なものに比べパター
ンスペースをより狭くすることができる。
ンははんだ層と相俟って、断面が立体的となり、電流容
量を十分確保できるため、パターン化しない一般の部品
の場合と同程度のリアクタンス値並びに抵抗値を得るこ
とができる。従って、従来の平面的なものに比べパター
ンスペースをより狭くすることができる。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１１】<実施例１> この実施例で印刷配線板１
は、図１に示すように、セラミック等の絶縁性基板２の
一面に、各種電子部品３をはんだ付けするためのランド
４と、図２に示すように、ランド４と同質の導体からな
る部品パターン、例えば、コイルパターン５を有してい
る。
は、図１に示すように、セラミック等の絶縁性基板２の
一面に、各種電子部品３をはんだ付けするためのランド
４と、図２に示すように、ランド４と同質の導体からな
る部品パターン、例えば、コイルパターン５を有してい
る。
【００１２】そして、このコイルパターン５上には、全
体に亙ってはんだ層からなる導電層６が設けられてい
る。
体に亙ってはんだ層からなる導電層６が設けられてい
る。
【００１３】次に、この印刷配線板１の形成方法につい
て説明すると、まず、両面に銅等の金属層が蒸着された
基板２を用いる。この基板２の片面に、例えば図３に示
すように、コイルをパターン印刷する場合、ランド４と
共に平面形（スパイラル形）コイルに象って、基板表面
の不要な金属層７はエッチング法にて取り除く。この状
態では、形づくられたコイルパターン５は実際の定格値
にまだ至っていない。
て説明すると、まず、両面に銅等の金属層が蒸着された
基板２を用いる。この基板２の片面に、例えば図３に示
すように、コイルをパターン印刷する場合、ランド４と
共に平面形（スパイラル形）コイルに象って、基板表面
の不要な金属層７はエッチング法にて取り除く。この状
態では、形づくられたコイルパターン５は実際の定格値
にまだ至っていない。
【００１４】定格値にするには、基板２上に他の電子部
品３を、例えばリフロー法等によりはんだ付けする際、
同時にコイルパターン５上にも必要量のクリームはんだ
を載せておき、加熱によって一旦溶かし、更に硬化させ
ることによってパターン５と一体化させ、これによっ
て、所定のリアクタンス値並びに直流抵抗値となるよう
にする。
品３を、例えばリフロー法等によりはんだ付けする際、
同時にコイルパターン５上にも必要量のクリームはんだ
を載せておき、加熱によって一旦溶かし、更に硬化させ
ることによってパターン５と一体化させ、これによっ
て、所定のリアクタンス値並びに直流抵抗値となるよう
にする。
【００１５】図４は、上記方法によって形成された印刷
配線板１の要部を示しており、図において、８はコイル
パターン主体、９はスルーホールであり、このスルーホ
ール９によってコイルの一方の端子が構成され、基板裏
面側のランド４に接続されている。
配線板１の要部を示しており、図において、８はコイル
パターン主体、９はスルーホールであり、このスルーホ
ール９によってコイルの一方の端子が構成され、基板裏
面側のランド４に接続されている。
【００１６】<実施例２> ここでの印刷配線板１は図１
に示すように、セラミック等の絶縁性基板２の一面に各
種電子部品３をはんだ付けするためのランド４と、この
ランド４と同質の導体からなるコイルパターン５を有し
ている。そして、このコイルパターン５上には例えば図
５に示すように、銅等による金属メッキ１０が全体に施
されている。
に示すように、セラミック等の絶縁性基板２の一面に各
種電子部品３をはんだ付けするためのランド４と、この
ランド４と同質の導体からなるコイルパターン５を有し
ている。そして、このコイルパターン５上には例えば図
５に示すように、銅等による金属メッキ１０が全体に施
されている。
【００１７】次に、この実施例での印刷配線板１の形成
方法について説明する。
方法について説明する。
【００１８】まず、両面に銅等の金属層が蒸着された基
板２を用いる点や、ランド４と共に平面形コイルを象っ
たり、基板表面の不要な金属層７を取り除くことは上記
実施例１と同じである（図３参照）。
板２を用いる点や、ランド４と共に平面形コイルを象っ
たり、基板表面の不要な金属層７を取り除くことは上記
実施例１と同じである（図３参照）。
【００１９】そして、コイルパターン５を定格値にする
には、前記パターン５上に金属メッキ層１０を施す。こ
の場合、金属メッキ量は、定格値となるように予め設定
しておく。なお、必要によっては、更にその上から、は
んだ層を他の電子部品３をはんだ付けする時に付着させ
るようにする。
には、前記パターン５上に金属メッキ層１０を施す。こ
の場合、金属メッキ量は、定格値となるように予め設定
しておく。なお、必要によっては、更にその上から、は
んだ層を他の電子部品３をはんだ付けする時に付着させ
るようにする。
【００２０】なお、用いられる基板２は、両面に銅等の
金属層を蒸着したものに限らず、導体箔を絶縁体に張り
合わせた基板等でもよい。また、これらは、片面基板で
あってもよいし多層基板であってもよい。
金属層を蒸着したものに限らず、導体箔を絶縁体に張り
合わせた基板等でもよい。また、これらは、片面基板で
あってもよいし多層基板であってもよい。
【００２１】更に、上記実施例においては、部品パター
ンとしてコイルについて説明したが、抵抗器、コンデン
サ等他の電子部品でもよく、また、金属メッキははんだ
付け後に施してもよい。その他、特許請求の範囲に記載
の技術的思想の範囲内において種々設計的変更は可能で
ある。
ンとしてコイルについて説明したが、抵抗器、コンデン
サ等他の電子部品でもよく、また、金属メッキははんだ
付け後に施してもよい。その他、特許請求の範囲に記載
の技術的思想の範囲内において種々設計的変更は可能で
ある。
【００２２】
【発明の効果】以上のように、本発明は部品パターン上
に積極的にはんだを付着させることによって、従来のも
ののようにマスキングの必要はなくなる。また、他の電
子部品をはんだ付けする際、同時に部品パターンとして
形成するものであるから、製造上、工程を簡略化できる
といった利点を有し、更に本発明は、はんだやメッキ層
を付加することによって定格のリアクタンス値または抵
抗値にするものであるから、その調整がしやすい。しか
も、初めに部品パターンを象る際、予め導体の幅を細く
形成できるため、部品パターンの占めるスペースを極力
狭くすることができる。従って、高密度実装化に有効で
ある。
に積極的にはんだを付着させることによって、従来のも
ののようにマスキングの必要はなくなる。また、他の電
子部品をはんだ付けする際、同時に部品パターンとして
形成するものであるから、製造上、工程を簡略化できる
といった利点を有し、更に本発明は、はんだやメッキ層
を付加することによって定格のリアクタンス値または抵
抗値にするものであるから、その調整がしやすい。しか
も、初めに部品パターンを象る際、予め導体の幅を細く
形成できるため、部品パターンの占めるスペースを極力
狭くすることができる。従って、高密度実装化に有効で
ある。
【図１】 本発明の印刷配線板の概要を示す斜視図。
【図２】 同実施例１の要部断面図。
【図３】 同実施例１,２の部品パターン形成前の印刷配
線板の要部平面図。
線板の要部平面図。
【図４】 同実施例１の方法によって出来上がった状態
を示す要部平面図。
を示す要部平面図。
【図５】 同実施例２の要部断面図。
【図６】 従来のこの種の印刷配線板の概要を示す要部
平面図。
平面図。
１・・・・・印刷配線板 ２・・・・・基板 ３・・・・・他の電子部品 ４・・・・・ランド ５・・・・・部品パターン ６・・・・・導電層 ７・・・・・不要な金属層 ８・・・・・コイルパターン主体 ９・・・・・スルーホール １０・・・金属メッキ層
Claims (2)
- 【請求項１】配線板の電子回路中にリアクタンス機能又
は抵抗体機能を有する導体を備えた印刷配線板におい
て、前記導体は配線板上に他の部品をはんだ付けする際
のはんだ付着及び／又はメッキ等からなる導電層によっ
て予め設定されたリアクタンス値若しくは抵抗値となる
ように印刷パターン上に構成されてなることを特徴とす
る印刷配線板。 - 【請求項２】配線板の電子回路中にリアクタンス機能又
は抵抗体機能を有する導体を備えた印刷配線板の製造方
法において、前記配線板上に他の部品をはんだ付けする
際のはんだ付着及び／又はメッキ等からなる導電層によ
って、予め設定されたリアクタンス値若しくは抵抗値と
なるように印刷パターン上に設けて導体を形成したこと
を特徴とする印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19386693A JPH0730221A (ja) | 1993-07-12 | 1993-07-12 | 印刷配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19386693A JPH0730221A (ja) | 1993-07-12 | 1993-07-12 | 印刷配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730221A true JPH0730221A (ja) | 1995-01-31 |
Family
ID=16315062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19386693A Pending JPH0730221A (ja) | 1993-07-12 | 1993-07-12 | 印刷配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730221A (ja) |
-
1993
- 1993-07-12 JP JP19386693A patent/JPH0730221A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6542379B1 (en) | Circuitry with integrated passive components and method for producing | |
| JPS6149838B2 (ja) | ||
| JPH02301183A (ja) | 実装型回路部品の製造方法 | |
| JPH06350233A (ja) | 回路基板 | |
| JPH11340041A (ja) | 電子部品とその製造方法 | |
| US6075432A (en) | Method for generating enhanced etched inductor elements | |
| JPH0730221A (ja) | 印刷配線板及びその製造方法 | |
| JPH0888473A (ja) | 積層複合部品 | |
| US20060028288A1 (en) | Ball grid array resistor capacitor network | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH1027712A (ja) | 高電流型積層チップインダクタ | |
| JP3818492B2 (ja) | 多層印刷配線板 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| TW200406950A (en) | Method to produce electrical wire-structures usable in high frequency technology | |
| JPS6262586A (ja) | プリント配線板 | |
| JP3018830B2 (ja) | 電子部品及びその製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH10214722A (ja) | チップ部品 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JP4051751B2 (ja) | 電子部品の端子の製造方法 | |
| JPH045280B2 (ja) | ||
| JP3774932B2 (ja) | プリント配線板の製造方法 | |
| JPS6020598A (ja) | 高周波用多層導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |