JPH0730109A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0730109A JPH0730109A JP17349293A JP17349293A JPH0730109A JP H0730109 A JPH0730109 A JP H0730109A JP 17349293 A JP17349293 A JP 17349293A JP 17349293 A JP17349293 A JP 17349293A JP H0730109 A JPH0730109 A JP H0730109A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- gate oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ＵＬＳＩに要求される極薄膜の多結晶シリコ
ンゲート電極を採用しても、粒界拡散が支配的である多
結晶シリコン膜中の不純物（リン）拡散で、単位面積あ
たりの不純物（リン）原子の濃度が高くなるのを防ぎ、
ゲート酸化膜の耐圧劣化を回避することができる高品質
の半導体装置の製造方法を提供する。 【構成】 半導体装置の製造方法において、Ｐ型シリコ
ン基板２３のアクティブ領域２２にゲート酸化膜２４を
形成する工程と、ゲート酸化膜２４上に厚めの多結晶シ
リコン膜２５を形成する工程と、厚めの多結晶シリコン
膜２５の上層を全面エッチングし、極薄多結晶シリコン
膜２６を形成する工程と、極薄多結晶シリコン膜２６に
不純物を拡散する工程と、この不純物が拡散された極薄
多結晶シリコン膜２７を加工して、ゲート電極２８を形
成する工程とを施す。
ンゲート電極を採用しても、粒界拡散が支配的である多
結晶シリコン膜中の不純物（リン）拡散で、単位面積あ
たりの不純物（リン）原子の濃度が高くなるのを防ぎ、
ゲート酸化膜の耐圧劣化を回避することができる高品質
の半導体装置の製造方法を提供する。 【構成】 半導体装置の製造方法において、Ｐ型シリコ
ン基板２３のアクティブ領域２２にゲート酸化膜２４を
形成する工程と、ゲート酸化膜２４上に厚めの多結晶シ
リコン膜２５を形成する工程と、厚めの多結晶シリコン
膜２５の上層を全面エッチングし、極薄多結晶シリコン
膜２６を形成する工程と、極薄多結晶シリコン膜２６に
不純物を拡散する工程と、この不純物が拡散された極薄
多結晶シリコン膜２７を加工して、ゲート電極２８を形
成する工程とを施す。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコンゲート
電極を有する半導体装置の製造方法に関するものであ
る。
電極を有する半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図３は従来の
半導体装置の製造工程断面図であり、特に、多結晶シリ
コンゲートＭＯＳ型トランジスタのゲート電極及びソー
ス・ドレイン領域を形成する工程の断面図である。
例えば、以下に示すようなものがあった。図３は従来の
半導体装置の製造工程断面図であり、特に、多結晶シリ
コンゲートＭＯＳ型トランジスタのゲート電極及びソー
ス・ドレイン領域を形成する工程の断面図である。
【０００３】（１）まず、図３（ａ）に示すように、フ
ィールド領域１１とアクティブ領域１２を有するシリコ
ン基板１３上のアクティブ領域１２に、ゲート酸化膜１
４を形成する。 （２）次に、図３（ｂ）に示すように、フィールド領域
１１及びゲート酸化膜１４上に、多結晶シリコン膜１５
を形成する。
ィールド領域１１とアクティブ領域１２を有するシリコ
ン基板１３上のアクティブ領域１２に、ゲート酸化膜１
４を形成する。 （２）次に、図３（ｂ）に示すように、フィールド領域
１１及びゲート酸化膜１４上に、多結晶シリコン膜１５
を形成する。
【０００４】（３）次に、図３（ｃ）に示すように、多
結晶シリコン膜１５にリンを熱拡散を行い、不純物をド
ープし、不純物がドープされた多結晶シリコン膜１６を
形成する。 （４）次に、図３（ｄ）に示すように、多結晶シリコン
膜１６をパターニングし、ゲート電極１７を形成する。
結晶シリコン膜１５にリンを熱拡散を行い、不純物をド
ープし、不純物がドープされた多結晶シリコン膜１６を
形成する。 （４）次に、図３（ｄ）に示すように、多結晶シリコン
膜１６をパターニングし、ゲート電極１７を形成する。
【０００５】（５）次に、図３（ｅ）に示すように、ゲ
ート電極１７をマスクにしてイオン注入により、セルフ
アライン的に不純物を注入し、その後、拡散することに
より、ソース・ドレイン領域１８を形成する。
ート電極１７をマスクにしてイオン注入により、セルフ
アライン的に不純物を注入し、その後、拡散することに
より、ソース・ドレイン領域１８を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、以上述
べた方法により、多結晶シリコンゲートＭＯＳトランジ
スタを形成すると、多結晶シリコンが薄膜化（５００Å
〜１０００Å）した場合、多結晶シリコンの粒径が小さ
くなり、多結晶シリコン中にリンをドープした時、単位
面積あたりのリン濃度は高くなってくる。
べた方法により、多結晶シリコンゲートＭＯＳトランジ
スタを形成すると、多結晶シリコンが薄膜化（５００Å
〜１０００Å）した場合、多結晶シリコンの粒径が小さ
くなり、多結晶シリコン中にリンをドープした時、単位
面積あたりのリン濃度は高くなってくる。
【０００７】このリン濃度の上昇が、ゲート酸化膜の耐
圧劣化を引きおこしていることが報告されている。この
ことは、例えば文献（第１８回応用物理学会予稿集：Ｎ
Ｏ．２，Ｐ６７２，３０ｐ−Ｔ−５「極薄膜ポリＳｉ膜
のリン処理におけるリン拡散機構」）に開示されてい
る。したがって、ＵＬＳＩ（Ｕｌｔｒａｌａｒｇｅ ｓ
ｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）デ
バイスでは、極薄膜の多結晶シリコンが要求されるが、
薄膜化により多結晶シリコンは粒径が小さくなり、これ
に比して多結晶シリコン中のリン拡散は粒界拡散が支配
的であり、単位面積あたりのリン濃度が高くなるため、
リン濃度の上昇がゲート酸化膜の耐圧劣化を引きおこ
し、ＵＬＳＩへの極薄膜の多結晶シリコン膜の適用につ
いては、従来の技術では満足できるものではなかった。
圧劣化を引きおこしていることが報告されている。この
ことは、例えば文献（第１８回応用物理学会予稿集：Ｎ
Ｏ．２，Ｐ６７２，３０ｐ−Ｔ−５「極薄膜ポリＳｉ膜
のリン処理におけるリン拡散機構」）に開示されてい
る。したがって、ＵＬＳＩ（Ｕｌｔｒａｌａｒｇｅ ｓ
ｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）デ
バイスでは、極薄膜の多結晶シリコンが要求されるが、
薄膜化により多結晶シリコンは粒径が小さくなり、これ
に比して多結晶シリコン中のリン拡散は粒界拡散が支配
的であり、単位面積あたりのリン濃度が高くなるため、
リン濃度の上昇がゲート酸化膜の耐圧劣化を引きおこ
し、ＵＬＳＩへの極薄膜の多結晶シリコン膜の適用につ
いては、従来の技術では満足できるものではなかった。
【０００８】本発明は、上記問題点を除去し、ＵＬＳＩ
に要求される極薄膜の多結晶シリコンゲート電極を採用
しても、粒界拡散が支配的である多結晶シリコン膜中の
不純物（リン）拡散で、単位面積あたりの不純物（リ
ン）原子の濃度が高くなるのを防ぎ、ゲート酸化膜の耐
圧劣化を回避することができる高品質の半導体装置の製
造方法を提供することを目的とする。
に要求される極薄膜の多結晶シリコンゲート電極を採用
しても、粒界拡散が支配的である多結晶シリコン膜中の
不純物（リン）拡散で、単位面積あたりの不純物（リ
ン）原子の濃度が高くなるのを防ぎ、ゲート酸化膜の耐
圧劣化を回避することができる高品質の半導体装置の製
造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、半導体装置の製造方法において、シリ
コン基板のアクティブ領域にゲート酸化膜を形成する工
程と、該ゲート酸化膜上に厚めの多結晶シリコン膜を形
成する工程と、該厚めの多結晶シリコン膜の上層を全面
エッチングし、極薄多結晶シリコン膜を形成する工程
と、該極薄多結晶シリコン膜に不純物を拡散する工程
と、該不純物が拡散された極薄多結晶シリコン膜を加工
して、ゲート電極を形成する工程とを施す。
達成するために、半導体装置の製造方法において、シリ
コン基板のアクティブ領域にゲート酸化膜を形成する工
程と、該ゲート酸化膜上に厚めの多結晶シリコン膜を形
成する工程と、該厚めの多結晶シリコン膜の上層を全面
エッチングし、極薄多結晶シリコン膜を形成する工程
と、該極薄多結晶シリコン膜に不純物を拡散する工程
と、該不純物が拡散された極薄多結晶シリコン膜を加工
して、ゲート電極を形成する工程とを施す。
【００１０】また、半導体装置の製造方法において、シ
リコン基板のアクティブ領域にゲート酸化膜を形成する
工程と、該ゲート酸化膜上に厚めの多結晶シリコン膜を
形成する工程と、該厚めの多結晶シリコン膜に不純物を
拡散する工程と、該不純物が拡散された厚めの多結晶シ
リコン膜の上層を全面エッチングし、極薄多結晶シリコ
ン膜を形成する工程と、該極薄多結晶シリコン膜を加工
して、ゲート電極を形成する工程とを施す。
リコン基板のアクティブ領域にゲート酸化膜を形成する
工程と、該ゲート酸化膜上に厚めの多結晶シリコン膜を
形成する工程と、該厚めの多結晶シリコン膜に不純物を
拡散する工程と、該不純物が拡散された厚めの多結晶シ
リコン膜の上層を全面エッチングし、極薄多結晶シリコ
ン膜を形成する工程と、該極薄多結晶シリコン膜を加工
して、ゲート電極を形成する工程とを施す。
【００１１】
【作用】本発明によれば、上記のように、半導体装置の
製造方法において、シリコン基板のアクティブ領域にゲ
ート酸化膜を形成し、該ゲート酸化膜上に厚めの多結晶
シリコン膜を形成し、該厚めの多結晶シリコン膜の上層
を全面エッチングし、極薄多結晶シリコン膜を形成し、
該極薄多結晶シリコン膜に不純物を拡散し、該不純物が
拡散された極薄多結晶シリコン膜を加工して、ゲート電
極を形成する。
製造方法において、シリコン基板のアクティブ領域にゲ
ート酸化膜を形成し、該ゲート酸化膜上に厚めの多結晶
シリコン膜を形成し、該厚めの多結晶シリコン膜の上層
を全面エッチングし、極薄多結晶シリコン膜を形成し、
該極薄多結晶シリコン膜に不純物を拡散し、該不純物が
拡散された極薄多結晶シリコン膜を加工して、ゲート電
極を形成する。
【００１２】また、半導体装置の製造方法において、シ
リコン基板のアクティブ領域にゲート酸化膜を形成し、
該ゲート酸化膜上に厚めの多結晶シリコン膜を形成し、
該厚めの多結晶シリコン膜に不純物を拡散し、該不純物
が拡散された厚めの多結晶シリコン膜の上層を全面エッ
チングし、極薄多結晶シリコン膜を形成し、該極薄多結
晶シリコン膜を加工して、ゲート電極を形成する。
リコン基板のアクティブ領域にゲート酸化膜を形成し、
該ゲート酸化膜上に厚めの多結晶シリコン膜を形成し、
該厚めの多結晶シリコン膜に不純物を拡散し、該不純物
が拡散された厚めの多結晶シリコン膜の上層を全面エッ
チングし、極薄多結晶シリコン膜を形成し、該極薄多結
晶シリコン膜を加工して、ゲート電極を形成する。
【００１３】したがって、最初に厚めの多結晶シリコン
膜を形成するので、多結晶シリコン粒径は小さくならな
い。この粒径が大きい状態でエッチングにより、厚めの
多結晶シリコン膜の上層を除去し、極薄多結晶シリコン
膜を形成するため、ＵＬＳＩに要求されている極薄膜の
結晶粒の大きい多結晶シリコン膜が得られる。このた
め、粒界拡散が支配的である多結晶シリコン膜中のリン
拡散で、単位面積あたりのリン原子の濃度が高くなるの
を防ぎ、ゲート酸化膜の耐圧劣化を回避することができ
る。
膜を形成するので、多結晶シリコン粒径は小さくならな
い。この粒径が大きい状態でエッチングにより、厚めの
多結晶シリコン膜の上層を除去し、極薄多結晶シリコン
膜を形成するため、ＵＬＳＩに要求されている極薄膜の
結晶粒の大きい多結晶シリコン膜が得られる。このた
め、粒界拡散が支配的である多結晶シリコン膜中のリン
拡散で、単位面積あたりのリン原子の濃度が高くなるの
を防ぎ、ゲート酸化膜の耐圧劣化を回避することができ
る。
【００１４】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１実施例を示す
半導体装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、フィールド領域
２１とアクティブ領域２２を有するＰ型シリコン基板２
３上のアクティブ領域２２上に、例えば、１００Åのゲ
ート酸化膜２４を形成する。
がら詳細に説明する。図１は本発明の第１実施例を示す
半導体装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、フィールド領域
２１とアクティブ領域２２を有するＰ型シリコン基板２
３上のアクティブ領域２２上に、例えば、１００Åのゲ
ート酸化膜２４を形成する。
【００１５】（２）次に、図１（ｂ）に示すように、フ
ィールド領域２１及びゲート酸化膜２４上に、例えば、
１５００〜２５００Åの厚めの多結晶シリコン膜２５を
形成する。 （３）次いで、図１（ｃ）に示すように、多結晶シリコ
ンエッチャーを用い、厚めの多結晶シリコン膜２５の上
層１０００Åを全面エッチングし、例えば、５００〜１
５００Åの極薄多結晶シリコン膜２６を残す。
ィールド領域２１及びゲート酸化膜２４上に、例えば、
１５００〜２５００Åの厚めの多結晶シリコン膜２５を
形成する。 （３）次いで、図１（ｃ）に示すように、多結晶シリコ
ンエッチャーを用い、厚めの多結晶シリコン膜２５の上
層１０００Åを全面エッチングし、例えば、５００〜１
５００Åの極薄多結晶シリコン膜２６を残す。
【００１６】ここで、多結晶シリコンのエッチング条件
の一例を挙げると、装置は枚葉式で、エッチング時の圧
力は４２５ｍｍＴｏｒｒ、使用ガスと流量はＣｌ2 ／Ｈ
ｅ（２００ＳＣＣＭ／４００ＳＣＣＭ）、ＲＦ電力は２
５０Ｗ、電極温度４０℃、エッチングレート３６００Å
／ｍｉｍである。 （４）次いで、図１（ｄ）に示すように、極薄多結晶シ
リコン膜２６上に、例えば、リンを熱拡散（８７５℃〜
１０００℃、拡散ソースＰＯＣｌ3 ）を行い、極薄多結
晶シリコン膜２６にリンをドープし、不純物がドープさ
れた極薄多結晶シリコン膜２７を形成する。
の一例を挙げると、装置は枚葉式で、エッチング時の圧
力は４２５ｍｍＴｏｒｒ、使用ガスと流量はＣｌ2 ／Ｈ
ｅ（２００ＳＣＣＭ／４００ＳＣＣＭ）、ＲＦ電力は２
５０Ｗ、電極温度４０℃、エッチングレート３６００Å
／ｍｉｍである。 （４）次いで、図１（ｄ）に示すように、極薄多結晶シ
リコン膜２６上に、例えば、リンを熱拡散（８７５℃〜
１０００℃、拡散ソースＰＯＣｌ3 ）を行い、極薄多結
晶シリコン膜２６にリンをドープし、不純物がドープさ
れた極薄多結晶シリコン膜２７を形成する。
【００１７】ここで、リン拡散の条件の一例を示すと、
図２に示すように、炉の温度は８００℃で処理を開始し
て、Ｎ2 ガスを流し、約５０分で、徐々に昇温（５℃／
ｍｉｍ）して、８８０°まで昇温させ、約１５分、Ｏ2
中において、拡散ソースとしてＮ2 ＋ＰＯＣｌ3 を用い
てリンを拡散させ、徐々に降温（２．５℃／ｍｉｍ）
し、８００℃で処理を終える。
図２に示すように、炉の温度は８００℃で処理を開始し
て、Ｎ2 ガスを流し、約５０分で、徐々に昇温（５℃／
ｍｉｍ）して、８８０°まで昇温させ、約１５分、Ｏ2
中において、拡散ソースとしてＮ2 ＋ＰＯＣｌ3 を用い
てリンを拡散させ、徐々に降温（２．５℃／ｍｉｍ）
し、８００℃で処理を終える。
【００１８】この場合、拡散後の多結晶シリコン中の濃
度は、５±０．５×１０20／ｃｍ3を得ることができ
る。 （５）次に、図１（ｅ）に示すように、リンがドープさ
れた極薄多結晶シリコン膜２７をパターニングし、ゲー
ト電極２８を形成し、従来と同様に、イオン注入を用い
ソース・ドレイン領域２９を形成する。
度は、５±０．５×１０20／ｃｍ3を得ることができ
る。 （５）次に、図１（ｅ）に示すように、リンがドープさ
れた極薄多結晶シリコン膜２７をパターニングし、ゲー
ト電極２８を形成し、従来と同様に、イオン注入を用い
ソース・ドレイン領域２９を形成する。
【００１９】図３は本発明の第２実施例を示す半導体装
置の製造工程断面図である。 （１）まず、図４（ａ）に示すように、フィールド領域
３１とアクティブ領域３２を有するＰ型シリコン基板３
３上のアクティブ領域３２上に、例えば、１００Åのゲ
ート酸化膜３４を形成する。 （２）次に、図４（ｂ）に示すように、フィールド領域
３１及びゲート酸化膜３４上に、例えば、１５００〜２
５００Åの厚めの多結晶シリコン膜３５を形成する。
置の製造工程断面図である。 （１）まず、図４（ａ）に示すように、フィールド領域
３１とアクティブ領域３２を有するＰ型シリコン基板３
３上のアクティブ領域３２上に、例えば、１００Åのゲ
ート酸化膜３４を形成する。 （２）次に、図４（ｂ）に示すように、フィールド領域
３１及びゲート酸化膜３４上に、例えば、１５００〜２
５００Åの厚めの多結晶シリコン膜３５を形成する。
【００２０】（３）次いで、図４（ｃ）に示すように、
厚めの多結晶シリコン膜３５に、例えば、リンを熱拡散
を行い、厚めの多結晶シリコン膜３５にリンをドープ
し、不純物がドープされた多結晶シリコン膜３６を形成
する。ここで、リン拡散の条件としては、上記第１実施
例と同様である。 （４）次いで、図４（ｄ）に示すように、多結晶シリコ
ンエッチャーを用い、不純物がドープされた多結晶シリ
コン膜３６の上層１０００Åを全面エッチングし、５０
０〜１５００Åの極薄多結晶シリコン膜３７を残す。
厚めの多結晶シリコン膜３５に、例えば、リンを熱拡散
を行い、厚めの多結晶シリコン膜３５にリンをドープ
し、不純物がドープされた多結晶シリコン膜３６を形成
する。ここで、リン拡散の条件としては、上記第１実施
例と同様である。 （４）次いで、図４（ｄ）に示すように、多結晶シリコ
ンエッチャーを用い、不純物がドープされた多結晶シリ
コン膜３６の上層１０００Åを全面エッチングし、５０
０〜１５００Åの極薄多結晶シリコン膜３７を残す。
【００２１】ここで、多結晶シリコンのエッチング条件
は、上記第１実施例と同様である。 （５）次いで、図４（ｅ）に示すように、極薄多結晶シ
リコン膜３７をパターニングし、ゲート電極３８を形成
し、従来と同様に、イオン注入を用いソース・ドレイン
領域３９を形成する。上記実施例では、不純物としてリ
ンを示したが、ヒ素（Ａｓ）等の他の不純物についても
適用することができる。
は、上記第１実施例と同様である。 （５）次いで、図４（ｅ）に示すように、極薄多結晶シ
リコン膜３７をパターニングし、ゲート電極３８を形成
し、従来と同様に、イオン注入を用いソース・ドレイン
領域３９を形成する。上記実施例では、不純物としてリ
ンを示したが、ヒ素（Ａｓ）等の他の不純物についても
適用することができる。
【００２２】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、最初に厚めの多結晶シリコン膜を形成するた
め、多結晶シリコン粒径は小さくならない。この粒径が
大きい状態でエッチングにより、厚い多結晶シリコン膜
の上層を除去することにより、極薄多結晶シリコン膜を
形成するため、ＵＬＳＩに要求されている結晶粒の大き
い極薄膜の多結晶シリコン膜が得られる。
よれば、最初に厚めの多結晶シリコン膜を形成するた
め、多結晶シリコン粒径は小さくならない。この粒径が
大きい状態でエッチングにより、厚い多結晶シリコン膜
の上層を除去することにより、極薄多結晶シリコン膜を
形成するため、ＵＬＳＩに要求されている結晶粒の大き
い極薄膜の多結晶シリコン膜が得られる。
【００２４】このため粒界拡散が支配的である多結晶シ
リコン膜中のリン拡散で、単位面積あたりのリン原子の
濃度が高くなるのを防ぎ、ゲート酸化膜の耐圧劣化を回
避することが可能である。
リコン膜中のリン拡散で、単位面積あたりのリン原子の
濃度が高くなるのを防ぎ、ゲート酸化膜の耐圧劣化を回
避することが可能である。
【図１】本発明の第１実施例を示す半導体装置の製造工
程断面図である。
程断面図である。
【図２】本発明の第１実施例を示す半導体装置の製造工
程におけるリン拡散の条件を示す図である。
程におけるリン拡散の条件を示す図である。
【図３】従来の半導体装置の製造工程断面図である。
【図４】本発明の第２実施例を示す半導体装置の製造工
程断面図である。
程断面図である。
【符号の説明】 ２１，３１ フィールド領域 ２２，３２ アクティブ領域 ２３，３３ Ｐ型シリコン基板 ２４，３４ ゲート酸化膜 ２５，３５ 厚めの多結晶シリコン膜（１５００〜２
５００Å） ２６ 極薄多結晶シリコン膜（５００〜１５００Å） ２７，３６ 極薄多結晶シリコン膜（不純物ドープ） ２８，３８ ゲート電極 ２９，３９ ソース・ドレイン領域 ３７ 極薄多結晶シリコン膜（５００〜１５００Å；
不純物ドープ）
５００Å） ２６ 極薄多結晶シリコン膜（５００〜１５００Å） ２７，３６ 極薄多結晶シリコン膜（不純物ドープ） ２８，３８ ゲート電極 ２９，３９ ソース・ドレイン領域 ３７ 極薄多結晶シリコン膜（５００〜１５００Å；
不純物ドープ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｆ
Claims (2)
- 【請求項１】（ａ）シリコン基板のアクティブ領域にゲ
ート酸化膜を形成する工程と、（ｂ）該ゲート酸化膜上
に厚めの多結晶シリコン膜を形成する工程と、（ｃ）該
厚めの多結晶シリコン膜の上層を全面エッチングし、極
薄多結晶シリコン膜を形成する工程と、（ｄ）該極薄多
結晶シリコン膜に不純物を拡散する工程と、（ｅ）該不
純物が拡散された極薄多結晶シリコン膜を加工して、ゲ
ート電極を形成する工程とを施すことを特徴とする半導
体装置の製造方法。 - 【請求項２】（ａ）シリコン基板のアクティブ領域にゲ
ート酸化膜を形成する工程と、（ｂ）該ゲート酸化膜上
に厚めの多結晶シリコン膜を形成する工程と、（ｃ）該
厚めの多結晶シリコン膜に不純物を拡散する工程と、
（ｄ）該不純物が拡散された厚めの多結晶シリコン膜の
上層を全面エッチングし、極薄多結晶シリコン膜を形成
する工程と、（ｅ）該極薄多結晶シリコン膜を加工し
て、ゲート電極を形成する工程を施すことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349293A JPH0730109A (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349293A JPH0730109A (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730109A true JPH0730109A (ja) | 1995-01-31 |
Family
ID=15961516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17349293A Pending JPH0730109A (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730109A (ja) |
-
1993
- 1993-07-14 JP JP17349293A patent/JPH0730109A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| EP0532314B1 (en) | A semiconductor device and a process for fabricating same | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPH07307477A (ja) | 半導体装置の製造方法 | |
| JP2002518827A (ja) | Ｍｏｓトランジスタを含む半導体デバイスの製造方法 | |
| JP2834928B2 (ja) | 半導体素子 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH0730109A (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4104682B2 (ja) | 半導体装置の作製方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH09148568A (ja) | 半導体装置の製造方法 | |
| JPH05218072A (ja) | 半導体装置の製造方法 | |
| JP2513634B2 (ja) | 半導体装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH07283229A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP3255752B2 (ja) | 半導体装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH0750411A (ja) | 半導体装置の製造方法 | |
| JPH06130413A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |