JPH0729485A - マイクロチップ型電子ソースの製造法 - Google Patents

マイクロチップ型電子ソースの製造法

Info

Publication number
JPH0729485A
JPH0729485A JP17769494A JP17769494A JPH0729485A JP H0729485 A JPH0729485 A JP H0729485A JP 17769494 A JP17769494 A JP 17769494A JP 17769494 A JP17769494 A JP 17769494A JP H0729485 A JPH0729485 A JP H0729485A
Authority
JP
Japan
Prior art keywords
holes
grid
mask
hole
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17769494A
Other languages
English (en)
Inventor
Pierre Vaudaine
ヴォーデン ピエール
Brigitte Montmayeul
モンマヨーエル ブリジット
Michel Borel
ボレル ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH0729485A publication Critical patent/JPH0729485A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration

Abstract

(57)【要約】 【目的】 ホールを有したマスクによりグリッド内に当
該ホールを形成するためのマスキング段階を使用してマ
イクロチップ型電子ソースを製造する方法を開示する。 【構成】 寸法、形状および位置が所定の許容値にある
グリッド内にホールを得ることが理論通り行なわれるよ
うにするためマスク内のホールが所定の寸法と形状を有
しており、マイクロチップのアペックスがグリッドの厚
みの中に配置されているマイクロチップ型電子ソースの
製造法であり、前記の製造法により電子ソースを製造し
た後に、均質性および／または再現性および／または他
のソースの上での再現性が十分である放出をソースが行
なうかどうか決めるための評価が行なわれていることを
特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はマイクロチップ型電子
ソースの製造法に関する。この発明によりマイクロチッ
プ型カソードの放出に関する均質性と再現性を改良し、
製造上の制約を減少することができる。
【０００２】
【従来の技術】放射性マイクロチップ型カソードはとり
わけディスプレイの分野、特にフラットフェイススクリ
ーンに使用されている電子ソースである。これらのカソ
ードは電子ガンまたは真空計にも使用できる。
【０００３】特許番号第ＦＲ−Ａ−２５９３９５３号に
はフィールドの放出により励起されたカソードルミネセ
ンスによるディスプレイの製造法が記載されている。電
子ソースはガラス基板の上に配置されたマイクロチップ
のカソードでありマトリクス構造をしている。
【０００４】特許番号第ＦＲ−Ａ−２６２３０１３号お
よび第ＦＲ−Ａ−２６６３４６２号には前記のマイクロ
チップ型カソードに対し行なわれた改良法が記載されて
いる。より詳細にはこれらの特許はチップ内に放出され
る電流を制限することにより均一に放出する改良法に関
している。これはマイクロチップに直列に抵抗体を入れ
ることにより得られている。この抵抗体は連続的または
非連続的な抵抗層から形成されている。図１は特許番号
第ＦＲ−Ａ−２６２３０１３号に詳細が記載されている
マイクロチップ型放出カソードを有する周知の電子ソー
スを図示している。このソースはマトリクス構造をして
おり、例えばガラス基板２の上に薄いシリカ層４が任意
に取り付けられている。前記のシリカ層４の上にはカソ
ード導体として作用しマトリクス構造の列を構成する平
行な導体ストリップの形をした多数の電極５が形成して
いる。カソード導体はそれぞれが抵抗コーティング７で
覆われているが、このコーティングは（カソード導体を
分極手段２０に接続するための先端部を除いて）連続し
ている。シリカ製で電気的に絶縁のコーティング８は抵
抗コーティング７を覆っている。絶縁コーティング８の
上には平行導体ストリップの形をした多数の電極１０が
形成されている。これらの電極１０は電極５に直角であ
りマトリクス構造のラインすなわち行を形成するグリッ
ドの役目をしている。抵抗コーティングは電極１０の上
または下に任意に配置されている。
【０００５】特許番号第ＦＲ−Ａ−２６６３４６２号で
はマイクロチップが電極の格子の開口部に配置されるよ
うに、格子状の電極（例えばカソード導体）の使用を推
薦している。この構成では、ブレイクダウン抵抗はもは
や抵抗コーティングの厚さには大きく左右されず、カソ
ード導体とマイクロチップの間の距離に左右される。
【０００６】前記マイクロチップカソードに対する他の
改良法はこの出願の名前で１９９２年２月２６日にフラ
ンスで特許出願された第９２０２２２０号により与えら
れている。この改良法はマイクロチップにより行と列の
間で短絡リスクを減少することから成る。このようにす
るため、図２と図３に図示するように、２つの直列の電
極のオーバーラップゾーンを最大限少なくしている。
【０００７】図２は電子ソースの平面図を図示してお
り、図３は図２の軸ＩＩＩ−ＩＩＩに沿った断面図を大
きなスケールで図示している。このマトリクス構造は例
えばガラス基板１と任意の薄いシリカコーティング６か
ら成っている。前記のシリカコーティング６の上には一
連の平行電極３があり、それぞれは格子構造を有しカソ
ード導体の働きをしており、マトリクス構造の列を形成
している。
【０００８】カソード導体３はシリコン抵抗コーティン
グ９とシリカ絶縁コーティング１１により覆われてい
る。絶縁コーティング１１の上には他の一連の平行電極
があるが、この電極はカソード導体によりオーバーラッ
プゾーンを最小にする穴の開いた種々の構造を有してい
る。これらの電極はカソード導体に直角であり、マトリ
クス構造の行であるグリッドを形成している。
【０００９】図２と図３はディバイスのグリッドの一部
の詳細を図示している。グリッド１３には平行なトラッ
ク１４があるが、このトラックは他の平行なトラック１
５と直角に交差している。トラック１４と１５の交差点
にはグリッドにここでは正方形で幅の広いゾーン１７が
ある。図２はカソード導体３と、表面の非常に小さいグ
リッドのトラック１４および１５とのオーバーラップゾ
ーン１６を示している。幅の広いゾーン１７はカソード
導体を形成するメッシュの中央に位置している。
【００１０】カソード導体とグリッドの交差ゾーンで
は、マイクロホール１８はグリッドと絶縁コーティング
１１の厚さの中に形成されている。マイクロチップ１９
はこれらのホールの中に配置され抵抗コーティング９の
上に置かれている。マイクロホールとマイクロチップの
アセンブリは電子マイクロエミッタを構成している。マ
イクロエミッタはカソード導体の格子のメッシュの中央
領域と、グリッドの幅の広い正方形のゾーン１７を占有
している。図２および図３に示す場合、カソード導体の
メッシュのそれぞれと幅の広いグリッドゾーンには１６
個のマイクロエミッタがある。
【００１１】マイクロエミッタの寸法は最良の放出を得
るのに最適な寸法である。ホールの直径、チップの形
状、絶縁コーティングの厚さおよびグリッドの厚さが問
題である。このように、放出電流はこれらの寸法に大き
く左右され、ホールの直径に逆比例する。ホールが円形
の時特性は最適であり、ホールがこの円形で無くなる
時、例えばだ円形になる時特性が減少する。放出電流も
チップのアペックスがグリッド導体の厚さの中にある時
最適になる。この放出電流はチップが高くグリッドの上
に投射される時急速に低下し、チップが低い時アペック
スはグリッドの下にある。チップのアペックスの位置は
ホールがエッチングされている絶縁コーティングの厚さ
と、チップの形状、特にチップを形成する円錐体の角度
とにリンクしている。
【００１２】チップのアペックスは次の状態が満たされ
る時例示の方法でグリッドの厚さの中に位置している： − 絶縁コーティング１１の厚さ＝１μｍ − ホール１８の直径＝１．３μｍ − モリブデンチップ１９が蒸発により堆積し表面に直
角にスパッタリングしている − 幅の広いゾーン内のグリッドの厚さ＝０．４μｍ
【００１３】前述の特許で開示された有効な改良法から
提示される放出の均一性に対する改良にも拘らず、不均
質性はマイクロチップカソードの構造内にある欠陥に関
連して生ずる。これらの欠陥はマイクロエミッタ製造法
が不適当であることにより生ずる。これらの欠陥はカソ
ードが製造される基板の一部の平坦性が少なくなること
にもより生ずる。
【００１４】これらの特許の中で生ずる欠陥はマイクロ
ホールの直径または形の均一性が不足すること、または
個々のスクリーンの間のパラメータ（直径、形状）の再
現性が乏しいこと、および放出チップとグリッドの間の
配置が悪いことにより生じ、チップのあるものは放出し
ない。
【００１５】これは製造パラメータのコントロールが不
十分であることおよび／または使用される装置の不完全
性により生ずる。放出電流はチップのアペックスがグリ
ッドの厚さの中にありホールの直径が一定の時一定であ
る。カソードの放出表面内でまたは個々のカソードの間
でホールの直径がコントロールされていない方法で変化
するならば、またはチップがグリッドの厚さ貫通するな
らば、放出電流は変化し放出の均質性または再現性はも
はや確実でない。このように、製造上のパラメータがマ
イクロエミッタに対し必要な寸法を得るための許容基準
範囲を越えるならば放出は悪影響を受ける。
【００１６】しかし、放出カソードの製造に使用される
装置は完全でなく、更に動作特性はある基準内でのみ最
適であり再現性がある。この基準が放出構造の基準より
広ければ、放出特性は悪影響を受ける。更に、欠陥のあ
るものは基板により、特に平面性の欠如により生じ更に
悪化する。
【００１７】
【課題を解決するための手段】この発明の目的は、欠陥
を見えなくするようにするため周期を十分小さくし、十
分大きな形状または寸法の範囲で、または慎重であって
も無くても全ての欠陥を小さくするのに十分な数で規則
的に分布された欠陥を慎重に形成するため、マイクロチ
ップカソードを製造する間使用されるマスクの上で妨害
を与える欠点を除去することである。
【００１８】この発明はそれ故、マイクロチップが少な
くとも１つのカソード導体に電気的に接続されており、
更に少なくとも１つの電子注出グリッド内で形成された
ホールの中にあり、製造法にはホールを有するマスクに
よりグリッド内に当該ホールを形成するマスキング段階
が使用されており、寸法、形状および位置が所定の許容
値にあるグリッド内にホールを得ることが理論通り行な
われるようにするためマスク内のホールが所定の寸法と
形状を有しており、マイクロチップのアペックスがグリ
ッドの厚みの中に配置されているマイクロチップ型電子
ソースの製造法の改良法に関しており、この改良法は前
記の製造法により電子ソースを製造した後に次のことを
特徴とする： （１）均質性および／または再現性および／または他の
ソースの上での再現性が十分である放出をソースが行な
うかどうか決めるための評価が行なわれている、（２）
ソースからの放出が非均質的および／または非再現的で
あると考えられるならば、非均質的な放出を行ない、更
に基準外であるホールの形状、寸法または位置により、
またはマイクロチップのアペックスがグリッドの厚さの
中にないことにより欠陥が生ずる、（３）製造法が実施
されている間使用されるマスクは前記製造法により製造
されたフューチャソースを均質的および／または再現的
に与えるため修正されているが、この修正は欠陥および
／またはホールの形成を加えることにより予め定められ
た欠陥に対し補償を行なうためマスク内の少なくとも幾
つかのホールの形状および／または寸法および／または
マスク内の数を変更することから成る。
【００１９】欠陥がグリッドのホールの直径の基準を外
れた変化により生ずるとすれば、マスクがこれらの形成
された欠陥を含むことができる分布に従い変化する直径
を有するホールにより表面の全てをカバーするため修正
される。
【００２０】欠陥がだ円形のグリッドホールがあること
により生ずるとすれば、マスクが円形のホールとだ円形
のホールにより表面の全てをカバーするため修正されて
おり、だ円形の長軸は欠陥のあるグリッドのだ円形のホ
ールの短軸の方向にあり、円形およびだ円形の修正ホー
ルはマスクの上で容易に混ぜられている。
【００２１】欠陥がグリッドに対するホールの不満足な
位置により生じているとすれば、フューチャソースのグ
リッドがグリッドに対するホールの良好な位置に相当す
るホールの数だけ与えられるようにマスク内のホールの
数が増加する。
【００２２】ホール製造法は写真石版法であることが好
ましい。
【００２３】
【実施例】図２および図３により図示される放出構造は
好都合なことに以下に簡単に記載した周知の方法により
得られる。
【００２４】例えばガラスの上で、薄くほぼ１０００オ
ングストロームのシリコンコーティング６で覆われた絶
縁基板１は、例えばカソードスパッタリングにより金属
コーティングを堆積している。この金属コーティングは
厚さが２０００オングストロームのニオブコーティング
である。
【００２５】前述の堆積された金属コーティングから、
格子状にすることによりカソード導体が製造されるが、
これは写真石版法および反応イオンエッチングにより行
なわれる。
【００２６】この後、例えばカソードスパッタリングに
より、厚さが５０００オングストロームのドーピングさ
れたシリコン抵抗コーティング９の堆積が行なわれる。
【００２７】抵抗コーティング９の上にはシリカ、絶縁
コーティング１１が化学蒸着法（ＣＶＤ）またはカソー
ドスパッタリングにより堆積している。化学蒸着法を使
用することが好ましいが、これは均質な品質の酸化コー
ティングと一定の厚さが得られるからである。
【００２８】絶縁コーティング１１の上には、例えば真
空蒸着によりほぼ４０００オングストロームのニオブコ
ーティングが堆積されているが、このコーティングから
写真石版法および反応イオンエッチングによりグリッド
導体が形成されている。
【００２９】マイクロチップに収容されているホールは
写真石版法により形成されている。これを行なうため、
感光性の樹脂コーティングがグリッド導体または絶縁コ
ーティング１１の露出領域の上に広がり、オーブンの中
で乾燥されている。樹脂コーティングはグリッド導体お
よび絶縁コーティングの上で得られるようにされたホー
ルに対応したホールがある不透明のマスクを通し紫外線
に照射されている。これを行なうため、希望の位置でグ
リッドホールを得るようにマスクは基板に取り付けられ
ている。
【００３０】同じホールのマスクは全ての基板に使用さ
れている。照射が接近している場合、前記マスクはスケ
ールが１であり放出表面の全てをカバーしている。写真
リピータによる照射の場合、前記マスクはスケールが５
であり放出表面の一部のみカバーしている。一次放射段
階は放出表面の全てをカバーするため必要な回数リピー
トされる。
【００３１】照射の後、基板は樹脂内でホールを開くた
め蒸着浴槽に浸される。乾燥エッチング法によりグリッ
ド導体内でおよびその後絶縁コーティング１１内でホー
ルがエッチングされるが、樹脂コーティングはマスクの
役目をする。最後に、樹脂は例えば湿式化学法により除
去される。
【００３２】マイクロチップは次の３つの段階により形
成される。一番目に、ニッケルのみが基板の上面の上お
よび構造内に予めエッチングされたグリッドのホールの
側面の上（インスラント（ｉｎｓｕｌａｎｔ）内に形成
されたホールの底面には無い）に堆積されるように、ニ
ッケルコーティングは真空蒸着またはスパッタリングに
より、しかも基板に直角なはっきりした範囲で堆積され
る。真空蒸着により、予め堆積されたニッケルコーティ
ングの上に更にホールの底辺の上に材料を堆積させるよ
うにするため、基板の直角な方向に従いチップ１９を形
成する前記の材料が堆積される。例えばモリブデンの成
長のような新しいコーティングとして、ホールは徐々に
ブロック化され円錐形（マイクロチップ）がそれぞれの
ホール内に形成される。堆積はホールがブロック化され
た時停止する。
【００３３】ニッケルコーティングは次に電気化学法に
より分解されるが、この方法によりホール内でチップが
保持されるが、構造の上面にサポートされるモリブデン
コーティングを除去できる。従って、チップはホール内
の中央に自動的に来る。その高さは円錐形の角度に左右
され、この角度は堆積パラメータおよびホールの直径に
関係している。円錐形の角度が一定の場合、ホールが大
きくなるに従い、チップが高くなり、その逆も成り立
つ。
【００３４】マイクロチップカソードの非均質放出はカ
ソードを形成する構造の上でホールの直径が過度に変化
することにより生ずる。例えば各段階に対し再調整を行
なう写真リピータにより照射が行なわれるならば、前記
の調整は基板の平らな欠陥により局所的に妨害される。
このように、例えば構造のある領域はフィールドデプス
外になり、従ってホールは非常に小さくなる。この欠陥
を除去するため、種々の直径の放出表面ホールがミック
スされ適当なレベルで放出する幾つかのマイクロエミッ
タを常に有している。総括的な放出レベルが減少し一定
となる。
【００３５】従って、マスクの修正は放出表面に規則的
に妨害を加える種々の直径を有したホールを与えること
により行なわれる。図４はけい光板に使用されるマイク
ロチップカソード構造内にマイクロホールを形成するた
めのマスク３０の一部を示している。マスクのこの部分
はカソードの上のカソード導体により定められる３つの
隣接したメッシュに対応した３つの隣接したグループの
ホール３１、３２および３３により構成されている。こ
れらの３つのメッシュは１次グループを構成している。
スクリーン上に画素の形成を行なわせるためにこれらの
１次グループの幾つかを有する必要がある。
【００３６】それぞれのメッシュは例えば、前述のよう
にマイクロホールの直径が１．３μｍの時最適レベルで
放出する１６個のマイクロエミッタから成っている。マ
スク上では、グループ３１は直径が１．１μｍのホール
により形成されている、すなわち理論的に放出構造の上
に１．１μｍのホールが製造されている。グループ３２
は直径が１．３μｍのホールにより形成されている、す
なわち理論的に放出構造の上に１．３μｍのホールが製
造されている。グループ３３は直径が１．５μｍのホー
ルにより形成されている、すなわち理論的に放出構造の
上に１．５μｍのホールが製造されている。それ故、放
出構造は３１、３２および３３のように分布されたグル
ープが配置されている。
【００３７】マスクのホールが正しく転送された放出構
造のゾーンでは、グループ３２に対応するマイクロエミ
ッタは最適の方法で放出している。グループ３１と３３
に対応した他のマイクロエミッタは非常に縮減した放出
を行なっている。放出構造の他のゾーンではマスクホー
ルの転送が不十分に行なわれ従って０．２μｍだけ電子
ソースのマイクロホールの直径が増加すると、グループ
３１に対応したマイクロエミッタは最適の方法で放出し
ている。グループ３２と３３に対応した他のマイクロエ
ミッタは非常に縮減した放出を行なっている。同じ議論
は０．２μｍだけ直径が縮減した場合のグループ３３に
当てはまる。このように、ソースの全体に亘り均一な方
法で分布した最適な方法で放出する同じ数のマイクロエ
ミッタが常にあり、均質に放出する。
【００３８】マスク上で３つの異なるホールの直径より
も多くミックスすることは明らかにこの発明の範囲内で
ある。
【００３９】マイクロチップカソードの不均質な放出も
放出構造に転送されるホールの形の悪化により発生す
る。照射装置の光学収差は例えば４５°左に傾けて得ら
れるだ円形のホールに生ずる。このように、円形ホール
を均一に有するマスクをもとに、光学収差の無い円形ホ
ールを有するゾーンと、全てがだ円形のホールを有する
ゾーンとを放出構造の上に得ることが可能であるが、こ
れらも傾斜し収差を有する光学に対応している。
【００４０】次にマスク上に行なわれた修正は全てのマ
スク表面上で円形ホールおよび左に４５°傾斜しただ円
形のホールを規則的にミックスすることから成る。図５
は放出構造のメッシュに対応した１６個のホールを有し
た修正マスクの一部を図示している。これは８個の円形
ホール４１と右に傾斜した８個のだ円形のホール４２か
ら成ることが判るが、円形およびだ円形のホールは規則
的に分布している。マスク上で、ホールの全てのグルー
プは図５に示すものと同じである。
【００４１】放出構造に転送する間、光学収差の無いゾ
ーンでは、放出構造上で再製造されるホールはマスクの
当該部分のホールと同じである。光学収差を有するゾー
ンでは、放出構造の上で再製造されるホールはマスクの
当該部分のホールに比較して変形されている。この場
合、図６は図５のマスク４０のホールにより放出構造の
メッシュ４５の上に再製造されたホールの形状を示して
いる。マスクの円形のホール４１に対しては、放出構造
上で左に傾斜しただ円形のホール４６が対応している。
右に傾斜しただ円形のホール４２に対しては、前記の放
出構造上で円形のホール４７が対応している。
【００４２】放出構造上には、円形のホールと同じ数の
傾斜しただ円形のホールがあり、左および右に傾斜した
だ円形のホールはマイクロエミッタに対し同じ放出レベ
ルを与えている。このように、カソードの放出レベルは
全ての放出構造に亘り均質である。
【００４３】マイクロチップカソードの不均質放出もマ
イクロチップに対する満足な位置決めが不十分に関係し
ている。ある場合には誤った配置はグリッド内でリザー
ブされた幅の広いゾーンの外側になるようにホールに対
し十分大きい（２μｍを越える）。図７はこの種の誤っ
た配置の例を図示している。幅の広い正方形のゾーン１
７はカソード導体３により定められるメッシュ２１の中
央にない。１６個のマイクロエミッタに対し７個がゾー
ン１７の外にあり放出されない。
【００４４】この不備を除去するため、メッシュ内で正
方形のゾーン１７を越えてホール１８によりカバーされ
るゾーンの大きさを増加するが、ゾーン１７はメッシュ
内でセンターがずれており、まだマイクロチップと同じ
数をカバーしている。このためには、希望の数のホール
を転送させるためマスク内にホールの数を増加させる必
要がある。例えば、まだ１６個で動作するマイクロエミ
ッタを有するため、１つのメッシュに対しマスクの当該
部分で正方形に配置される３６個のホールを与えること
が可能である。図８にはメッシュ２１内にセンタがある
正方形のゾーン１７に対し得られた結果を示している。
図９はメッシュ２１に対しセンタがずれた正方形のゾー
ン１７に対し得られた結果を示している。いずれの場合
も、１６個の動作マイクロエミッタが常にある。
【００４５】適当であれば、同じマスクの上で幾つかの
問題を解決するため、例えば照射装置の光学収差および
配置の問題により生ずるが、基板の平面性が不足するこ
とによる欠陥を直すため種々の修正を行なうことはこの
発明の範囲内である。
【００４６】更に、この発明では格子タイプの電極を有
するソースに対し例により記載しているが、マイクロチ
ップ型電子ソースのあらゆるタイプに適応できることは
明らかである。
【図面の簡単な説明】
【図１】従来の技術の放出カソード電子ソース
【図２】カソード導体とグリッドが格子構造を有するマ
イクロチップ型電子ソースの平面図
【図３】図２の軸ＩＩＩ−ＩＩＩに沿った断面図
【図４】この発明のよる改良法を実施した間使用される
マスクの部分
【図５】放出構造のメッシュに対応した１６個のホール
を有する修正マスクの一部分
【図６】この発明による改良法を実施した後の放出構造
のメッシュの上に形成されたホールの形状
【図７】従来の技術のマイクロチップ型電子ソースの上
の構造の欠陥
【図８】この発明による改良法を実施した後にマイクロ
チップ型電子ソースの上に得られる結果
【図９】この発明による改良法を実施した後にマイクロ
チップ型電子ソースの上に得られる他の結果
【符号の説明】
１ ガラス基板 ３ カソード導体 ５、１１ 電極 ６ シリカコーティング ７ 抵抗コーティング ８ 絶縁コーティング ９ シリコン抵抗コーティング １１ シリカ絶縁コーティング １３ グリッド １４、１５ トラック １６ オーバーラップゾーン １７ 正方形のゾーン １８ マイクロホール １９ マイクロチップ ２０ 分極手段 ２１ メッシュ ３０、４０ マスク ３１、３２、３３ グループ ４１、４７ 円形のホール ４２、４６ だ円形のホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル ボレル フランス国， 38660 サン ヴァンサン ドゥ メルキューゼ， ル ロシャシン （番地なし)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 マイクロチップ（１９）が少なくとも１
    つのカソード導体（３）に電気的に接続されており更に
    少なくとも１つの電子注出グリッド内で形成されたホー
    ル（１８）内にあり、製造法にはホールを有するマスク
    （３０、４０）によりグリッド（１３）内に当該ホール
    を形成するマスキング段階が使用されており、寸法、形
    状および位置が所定の許容値にあるグリッド内にホール
    を得ることが理論通り行なわれるようにするためマスク
    内のホールが所定の寸法と形状を有しており、マイクロ
    チップ（１９）のアペックスがグリッド（１３）の厚み
    の中に配置されているマイクロチップ型電子ソースの製
    造法であり、この製造法は前記の製造法により電子ソー
    スを製造した後に次のことを特徴とする： （１）均質性および／または再現性および／または他の
    ソースの上での再現性が十分である放出をソースが行な
    うかどうか決めるための評価が行なわれている、 （２）ソースからの放出が非均質的および／または非再
    現的であると考えられるならば、非均質的な放出を行な
    い、更に基準外であるホールの形状、寸法または位置に
    より、またはマイクロチップのアペックスがグリッドの
    厚さの中にないことにより欠陥が生ずる、 （３）製造法が実施されている間使用されるマスクは前
    記製造法により製造されたフューチャソースを均質的お
    よび／または再現的に与えるために修正されているが、
    この修正は欠陥および／またはホールの形成を加えるこ
    とにより予め定められた欠陥に対し補償を行なうためマ
    スク内の少なくとも幾つかのホールの形状および／また
    は寸法および／またはマスク内の数を変更することから
    成る。
  2. 【請求項２】 欠陥がグリッドのホールの直径の基準を
    外れた変化により生ずるとすれば、マスク（３０）がこ
    れらの形成された欠陥を含むことができる分布に従い変
    化する直径を有するホールにより表面の全てをカバーす
    るため修正されることを特徴とする請求項１に記載の製
    造法。
  3. 【請求項３】 欠陥がだ円形のグリッドホールがあるこ
    とにより生ずるとすれば、マスク（４０）が円形のホー
    ル（４１）とだ円形のホール（４２）により表面の全て
    をカバーするため修正されており、だ円形の長軸は欠陥
    のあるグリッドのだ円形のホールの短軸の方向にあり、
    円形およびだ円形の修正ホールはマスクの上で規則的に
    混ぜられていることを特徴とする請求項１および２のい
    ずれかに記載の製造法。
  4. 【請求項４】 欠陥がグリッドに対するホールの不満足
    な位置により生じているとすれば、フューチャソースの
    グリッドがグリッドに対するホールの満足な位置に相当
    するホールの数だけ与えられるようにマスク内のホール
    の数が増加することを特徴とする請求項１から３のいず
    れかに記載の製造法。
  5. 【請求項５】 ホール製造法が写真石版法であることを
    特徴とする前述の請求項のいずれかに記載の製造法。
JP17769494A 1993-07-12 1994-07-07 マイクロチップ型電子ソースの製造法 Pending JPH0729485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9308556A FR2707795B1 (fr) 1993-07-12 1993-07-12 Perfectionnement à un procédé de fabrication d'une source d'électrons à micropointes.
FR9308556 1993-07-12

Publications (1)

Publication Number Publication Date
JPH0729485A true JPH0729485A (ja) 1995-01-31

Family

ID=9449175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17769494A Pending JPH0729485A (ja) 1993-07-12 1994-07-07 マイクロチップ型電子ソースの製造法

Country Status (5)

Country Link
US (1) US5482486A (ja)
EP (1) EP0634769B1 (ja)
JP (1) JPH0729485A (ja)
DE (1) DE69400562T2 (ja)
FR (1) FR2707795B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731228A (en) * 1994-03-11 1998-03-24 Fujitsu Limited Method for making micro electron beam source
US5542866A (en) * 1994-12-27 1996-08-06 Industrial Technology Research Institute Field emission display provided with repair capability of defects
US5686782A (en) * 1995-05-30 1997-11-11 Texas Instruments Incorporated Field emission device with suspended gate
US5589728A (en) * 1995-05-30 1996-12-31 Texas Instruments Incorporated Field emission device with lattice vacancy post-supported gate
US5621272A (en) * 1995-05-30 1997-04-15 Texas Instruments Incorporated Field emission device with over-etched gate dielectric
FR2736465B1 (fr) * 1995-07-03 1997-08-08 Commissariat Energie Atomique Dispositif d'amorcage et/ou de maintien d'une decharge et jauge a vide a cathode froide comportant un tel dispositif
FR2737927B1 (fr) * 1995-08-17 1997-09-12 Commissariat Energie Atomique Procede et dispositif de formation de trous dans une couche de materiau photosensible, en particulier pour la fabrication de sources d'electrons
US5746634A (en) * 1996-04-03 1998-05-05 The Regents Of The University Of California Process system and method for fabricating submicron field emission cathodes
US6611093B1 (en) * 2000-09-19 2003-08-26 Display Research Laboratories, Inc. Field emission display with transparent cathode
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6620012B1 (en) * 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6822626B2 (en) * 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6545422B1 (en) * 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US9159527B2 (en) * 2003-10-16 2015-10-13 Carl Zeiss Microscopy, Llc Systems and methods for a gas field ionization source
FR2873852B1 (fr) * 2004-07-28 2011-06-24 Commissariat Energie Atomique Structure de cathode a haute resolution
JP6953917B2 (ja) 2017-09-01 2021-10-27 王子ホールディングス株式会社 反射防止構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3817592A (en) * 1972-09-29 1974-06-18 Linfield Res Inst Method for reproducibly fabricating and using stable thermal-field emission cathodes
US4324999A (en) * 1980-04-30 1982-04-13 Burroughs Corporation Electron-beam cathode having a uniform emission pattern
FR2593953B1 (fr) * 1986-01-24 1988-04-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.
FR2687839B1 (fr) * 1992-02-26 1994-04-08 Commissariat A Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ utilisant cette source.

Also Published As

Publication number Publication date
FR2707795A1 (fr) 1995-01-20
DE69400562T2 (de) 1997-03-27
EP0634769B1 (fr) 1996-09-18
US5482486A (en) 1996-01-09
FR2707795B1 (fr) 1995-08-11
DE69400562D1 (de) 1996-10-24
EP0634769A1 (fr) 1995-01-18

Similar Documents

Publication Publication Date Title
JPH0729485A (ja) マイクロチップ型電子ソースの製造法
US5725787A (en) Fabrication of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes
KR100597056B1 (ko) 대면적 ｆｅｄ 장치 및 그 제조 방법
KR20050071480A (ko) 탄소 나노튜브 평판 디스플레이용 장벽 금속층
JP2000215792A (ja) 平面型表示装置の製造方法
KR100314830B1 (ko) 전계방출표시장치의제조방법
KR100274402B1 (ko) 전계방출냉음극의제조방법
JPH1138205A (ja) 光量補正フィルター製造装置およびこの装置で製造された光量補正フィルターを用いたカラー受像管製造方法
US20070029919A1 (en) Electron emission device having a focus electrode and a fabrication method therefor
JP3898243B2 (ja) 電界効果電子放出用マイクロ・チップ及びその製造方法
JPH0831347A (ja) マイクロチップ放射陰極電子源
US5930590A (en) Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP)
KR100310997B1 (ko) 전계 방출 표시 소자의 필드 에미터 및 그 제조방법
JP3223650B2 (ja) 電界放出カソード
JP2003203554A (ja) 電子放出素子
KR100319379B1 (ko) 집속 렌즈를 갖는 전계 방출 표시 소자의 제조방법
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
KR100260262B1 (ko) 전계방출소자의 메탈 팁 어레이 형성방법
JPS5826772B2 (ja) 画像表示装置の制御電極
JP4217933B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2001143602A (ja) 電界放出型冷陰極及びその製造方法
JPH0428138A (ja) 電子放出素子およびその製造方法
JPH08241856A (ja) 高解像度の円をパターニングするためのフォトリソグラフィック方法
KR100464298B1 (ko) 전계방출표시소자및그제조방법
KR100329370B1 (ko) 전계방출소자 제조 방법

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810