JPH07286271A - コリメータおよびその製造方法 - Google Patents
コリメータおよびその製造方法Info
- Publication number
- JPH07286271A JPH07286271A JP7010972A JP1097295A JPH07286271A JP H07286271 A JPH07286271 A JP H07286271A JP 7010972 A JP7010972 A JP 7010972A JP 1097295 A JP1097295 A JP 1097295A JP H07286271 A JPH07286271 A JP H07286271A
- Authority
- JP
- Japan
- Prior art keywords
- collimator
- plate material
- scratch
- hexagonal
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
- G21K1/00—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating
- G21K1/02—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating using diaphragms, collimators
- G21K1/025—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating using diaphragms, collimators using multiple collimators, e.g. Bucky screens; other devices for eliminating undesired or dispersed radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
Abstract
(57)【要約】
【目的】 成長される膜の均一性および低い欠陥密度を
得ることができるスパッタリング装置のコリメータを提
供する。 【構成】 コリメータは上下に貫通されるように蜂の巣
形で形成された複数のセルと、前記各セルの側壁の表面
に凹凸構造のスクラッチを具備し、また各セルの側壁表
面に所定の間隔、所定の深さの凹凸形態でスクラッチを
形成する。 【効果】 側壁の表面に形成される粒子の付着力を向上
させ、またスパッタリング時水平移動成分粒子の付着力
を向上させて工程進行中にパーティクルの発生を抑制す
ることができて、半導体装置の信頼性およびスパッタリ
ング装置の安定的使用を図ることができる。
得ることができるスパッタリング装置のコリメータを提
供する。 【構成】 コリメータは上下に貫通されるように蜂の巣
形で形成された複数のセルと、前記各セルの側壁の表面
に凹凸構造のスクラッチを具備し、また各セルの側壁表
面に所定の間隔、所定の深さの凹凸形態でスクラッチを
形成する。 【効果】 側壁の表面に形成される粒子の付着力を向上
させ、またスパッタリング時水平移動成分粒子の付着力
を向上させて工程進行中にパーティクルの発生を抑制す
ることができて、半導体装置の信頼性およびスパッタリ
ング装置の安定的使用を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造工程に
使用されるスパッタリング装置に係り、特に成長される
膜の均一性(uniformity)および低い欠陥密度(low defec
t density)が得られるスパッタリング装置のコリメータ
(collimator)に関する。
使用されるスパッタリング装置に係り、特に成長される
膜の均一性(uniformity)および低い欠陥密度(low defec
t density)が得られるスパッタリング装置のコリメータ
(collimator)に関する。
【０００２】
【従来の技術】半導体装置の多層配線方法は半導体装置
の速度、収率および信頼性を決定する要因となるので、
半導体製造工程のうち最も重要な位置を占めている。最
近、半導体装置の高集積化および微細化に応じてコンタ
クトサイズ(contact size)は極めて小さくなっていて、
アスパクト比は増加しており、半導体基板に形成された
不純物注入領域ははるかに浅くなっている。特に、６４
Mega Bit DRAM 以上の次世代半導体装置のコンタクトホ
ールサイズは０．５μｍ以下、アスパクト比は３以上に
なっている。したがって、前記半導体装置の収率、速度
および信頼性を確保するためにはアスパクト比が高く、
サイズが小さいコンタクトホールを金属や絶縁層で平坦
に埋め立てられるべきである。
の速度、収率および信頼性を決定する要因となるので、
半導体製造工程のうち最も重要な位置を占めている。最
近、半導体装置の高集積化および微細化に応じてコンタ
クトサイズ(contact size)は極めて小さくなっていて、
アスパクト比は増加しており、半導体基板に形成された
不純物注入領域ははるかに浅くなっている。特に、６４
Mega Bit DRAM 以上の次世代半導体装置のコンタクトホ
ールサイズは０．５μｍ以下、アスパクト比は３以上に
なっている。したがって、前記半導体装置の収率、速度
および信頼性を確保するためにはアスパクト比が高く、
サイズが小さいコンタクトホールを金属や絶縁層で平坦
に埋め立てられるべきである。
【０００３】アスパクト比が高いコンタクトホールを埋
め立てる方法にはタングステンプラグ（W-Plug）工程が
提案された。特に、前記タングステンプラグ工程は下部
に接着層(adhesion layer)または障壁層（barrier laye
r)としてスパッタリング方法により形成されるＴｉＮ層
またはＴｉ層が必要となる。前記スパッタリング方法で
形成されたＴｉＮ層またはＴｉ層はステップカバーリジ
が悪いので、前記タングステンが前記アスパクト比が高
くサイズが小さいコンタクトホールを完全に埋め立てる
ことができず、これにより前記タングステンプラグ上の
金属層の短絡および信頼性の問題点が発生する。
め立てる方法にはタングステンプラグ（W-Plug）工程が
提案された。特に、前記タングステンプラグ工程は下部
に接着層(adhesion layer)または障壁層（barrier laye
r)としてスパッタリング方法により形成されるＴｉＮ層
またはＴｉ層が必要となる。前記スパッタリング方法で
形成されたＴｉＮ層またはＴｉ層はステップカバーリジ
が悪いので、前記タングステンが前記アスパクト比が高
くサイズが小さいコンタクトホールを完全に埋め立てる
ことができず、これにより前記タングステンプラグ上の
金属層の短絡および信頼性の問題点が発生する。
【０００４】最近に、前記問題点を改善するためにＴｉ
Ｎ層またはＴｉ層の形成時、コリメータ（collimator）
を利用したスパッタリング方法が提案された。前記スパ
ッタリング方法に使用されるコリメータはスパッタされ
た物質（例えば、ＴｉＮまたはＴｉ粒子）に方向性を与
えて成長される膜の均一性を向上させるために使用され
る。前記コリメータを使用したスパッタリング方法は参
考文献(Proc. 2nd international symposium on ISSP´
93 Tokyo, 1993, p127〜133)に開示されている。
Ｎ層またはＴｉ層の形成時、コリメータ（collimator）
を利用したスパッタリング方法が提案された。前記スパ
ッタリング方法に使用されるコリメータはスパッタされ
た物質（例えば、ＴｉＮまたはＴｉ粒子）に方向性を与
えて成長される膜の均一性を向上させるために使用され
る。前記コリメータを使用したスパッタリング方法は参
考文献(Proc. 2nd international symposium on ISSP´
93 Tokyo, 1993, p127〜133)に開示されている。
【０００５】ここで、従来のコリメータを図１および図
２を利用して説明する。図１は従来のコリメータ中で一
つのセルを示した斜視図であり、図２は前記図１に示し
たセルの一側面を示した図面である。
２を利用して説明する。図１は従来のコリメータ中で一
つのセルを示した斜視図であり、図２は前記図１に示し
たセルの一側面を示した図面である。
【０００６】図１および図２で、具体的にコリメータの
一セルは六角柱の貫通形構造でなっており、スパッタさ
れたＴｉまたはＴｉＮがコリメータの上部１から下部２
に通過するようになる。図１の参照番号４はスパッタさ
れたＴｉまたはＴｉＮの垂直移動成分および水平移動成
分を示す。
一セルは六角柱の貫通形構造でなっており、スパッタさ
れたＴｉまたはＴｉＮがコリメータの上部１から下部２
に通過するようになる。図１の参照番号４はスパッタさ
れたＴｉまたはＴｉＮの垂直移動成分および水平移動成
分を示す。
【０００７】この従来のコリメータはスパッタされたＴ
ｉまたはＴｉＮの垂直移動成分のみが各セルを容易に通
過するようになり、これに従って通過したＴｉまたはＴ
ｉＮ５の分布角度が減り、成長される膜の均一性および
ステップカバーリジを向上させ得る。
ｉまたはＴｉＮの垂直移動成分のみが各セルを容易に通
過するようになり、これに従って通過したＴｉまたはＴ
ｉＮ５の分布角度が減り、成長される膜の均一性および
ステップカバーリジを向上させ得る。
【０００８】しかしながら、従来のコリメータは前記ス
パッタされたＴｉまたはＴｉＮの垂直移動成分は良く通
過するようになるが、前記スパッタされたＴｉまたはＴ
ｉＮの水平移動成分はコリメータの各セルを通過せず、
各セルの側壁に付着されるようになる。また、前記セル
側壁に付着したＴｉまたはＴｉＮ３は続けられる真空蒸
着工程でスパッタされたＴｉまたはＴｉＮと衝突してコ
リメータの表面で熱が発生する。
パッタされたＴｉまたはＴｉＮの垂直移動成分は良く通
過するようになるが、前記スパッタされたＴｉまたはＴ
ｉＮの水平移動成分はコリメータの各セルを通過せず、
各セルの側壁に付着されるようになる。また、前記セル
側壁に付着したＴｉまたはＴｉＮ３は続けられる真空蒸
着工程でスパッタされたＴｉまたはＴｉＮと衝突してコ
リメータの表面で熱が発生する。
【０００９】ここで、前記従来のコリメータに使用する
各物質に対する熱膨張係数と熱伝導度を次の表に示す。
各物質に対する熱膨張係数と熱伝導度を次の表に示す。
【００１０】
【表１】
【００１１】前記表に示したようにコリメータとして使
用する物質とスパッタされる物質、例えばＴｉの熱伝達
の様相（heat transfer)および熱膨張係数の差のため熱
応力が発生する。前記熱応力はコリメータの側壁に前記
付着されたＴｉまたはＴｉＮ３を落ちるようになる。図
２に示したように従来のコリメータの側面は滑らかで付
着力が良くない状態なので、前記付着されたＴｉまたは
ＴｉＮ３は直ぐ落ちてパーティクルが発生する。また、
付着されたＴｉまたはＴｉＮは蒸着工程中に継続的にパ
ーティクルソース(source)として作用する。
用する物質とスパッタされる物質、例えばＴｉの熱伝達
の様相（heat transfer)および熱膨張係数の差のため熱
応力が発生する。前記熱応力はコリメータの側壁に前記
付着されたＴｉまたはＴｉＮ３を落ちるようになる。図
２に示したように従来のコリメータの側面は滑らかで付
着力が良くない状態なので、前記付着されたＴｉまたは
ＴｉＮ３は直ぐ落ちてパーティクルが発生する。また、
付着されたＴｉまたはＴｉＮは蒸着工程中に継続的にパ
ーティクルソース(source)として作用する。
【００１２】したがって、前記従来のコリメータは前記
パーティクルのため半導体装置の収率および信頼性が落
ち、スパッタリング装置の安定的使用が困難になる問題
点があった。
パーティクルのため半導体装置の収率および信頼性が落
ち、スパッタリング装置の安定的使用が困難になる問題
点があった。
【００１３】
【発明が解決しようとする課題】したがって、本発明の
目的は半導体装置の収率および信頼性を向上させ、スパ
ッタリング装置の安定的使用を可能にしたコリメータを
提供することである。
目的は半導体装置の収率および信頼性を向上させ、スパ
ッタリング装置の安定的使用を可能にしたコリメータを
提供することである。
【００１４】また、本発明の他の目的は前記コリメータ
の適合な製造方法を提供することである。
の適合な製造方法を提供することである。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
めに本発明は、六角柱の貫通形構造で形成された複数個
のセルが円筒形をなして、前記各セルの側壁の表面に凹
凸構造のスクラッチを具備して前記側壁表面に形成され
る粒子の付着力を向上させることを特徴とするコリメー
タである。
めに本発明は、六角柱の貫通形構造で形成された複数個
のセルが円筒形をなして、前記各セルの側壁の表面に凹
凸構造のスクラッチを具備して前記側壁表面に形成され
る粒子の付着力を向上させることを特徴とするコリメー
タである。
【００１６】本発明において、前記コリメータの材質は
アルミニウム（Ａｌ），チタン（Ｔｉ），タングステン
（Ｗ），シリコン（Ｓｉ），クロム（Ｃｒ），ニッケル
（Ｎｉ），モリブデン（Ｍｏ），コバルト（Ｃｏ），タ
ンタル（Ｔａ），銅（Ｃｕ），白金（Ｐｔ），パラジウ
ム（Ｐｄ）およびステンレススティールよりなる群から
選択された少なくとも１つよりることを特徴とするコリ
メータである。
アルミニウム（Ａｌ），チタン（Ｔｉ），タングステン
（Ｗ），シリコン（Ｓｉ），クロム（Ｃｒ），ニッケル
（Ｎｉ），モリブデン（Ｍｏ），コバルト（Ｃｏ），タ
ンタル（Ｔａ），銅（Ｃｕ），白金（Ｐｔ），パラジウ
ム（Ｐｄ）およびステンレススティールよりなる群から
選択された少なくとも１つよりることを特徴とするコリ
メータである。
【００１７】また本発明において、前記スクラッチの要
部の深さは０μｍを越えて１０μｍ以下であることを特
徴とするコリメータである。
部の深さは０μｍを越えて１０μｍ以下であることを特
徴とするコリメータである。
【００１８】さらに前記コリメータは厚さが５〜４０ｍ
ｍ、直径は２００〜５００ｍｍの間で構成する。
ｍ、直径は２００〜５００ｍｍの間で構成する。
【００１９】また、本発明は、六角柱の貫通形構造で形
成された複数個のセルが円筒形をなして、前記各セルの
側壁の表面に凹凸構造のスクラッチを具備することを特
徴とするスパッタリング装置用コリメータのコリメータ
である。
成された複数個のセルが円筒形をなして、前記各セルの
側壁の表面に凹凸構造のスクラッチを具備することを特
徴とするスパッタリング装置用コリメータのコリメータ
である。
【００２０】また前記他の目的を達成するために本発明
は、コリメータ用薄板材料を直四角形の形態で切って複
数個の基本板材を形成する段階と、前記基本板材の両表
面に所定の間隔および所定の深さでスクラッチを形成す
る段階と、前記スクラッチが形成された基本板材を六角
柱の貫通形構造に作るために一定な大きさで折り畳む段
階と、前記折り畳まれた基本板材を折り畳まれた部分で
相互溶接して、六角柱の貫通構造のセルを複数個形成す
る段階とを含むことを特徴とするコリメータの製造方法
である。
は、コリメータ用薄板材料を直四角形の形態で切って複
数個の基本板材を形成する段階と、前記基本板材の両表
面に所定の間隔および所定の深さでスクラッチを形成す
る段階と、前記スクラッチが形成された基本板材を六角
柱の貫通形構造に作るために一定な大きさで折り畳む段
階と、前記折り畳まれた基本板材を折り畳まれた部分で
相互溶接して、六角柱の貫通構造のセルを複数個形成す
る段階とを含むことを特徴とするコリメータの製造方法
である。
【００２１】本発明において、前記コリメータの厚さは
５〜４０ｍｍ、直径は２００〜５００ｍｍの間に形成
し、前記基本板材の厚さは１ｍｍ以下にする。
５〜４０ｍｍ、直径は２００〜５００ｍｍの間に形成
し、前記基本板材の厚さは１ｍｍ以下にする。
【００２２】
【作用】本発明によるコリメータは各セルの側壁の表面
に一定な間隔、一定な深さの凹凸形態でスクラッチが形
成されているので、スパッタリング時水平移動成分粒子
の付着力を向上させて工程進行中にパーティクルの発生
を抑制することができ、半導体装置の信頼性およびスパ
ッタリング装置の安定的使用を図ることができる。この
ため、本発明のコリメータはスパッタリング装置用コリ
メータとして好適である。
に一定な間隔、一定な深さの凹凸形態でスクラッチが形
成されているので、スパッタリング時水平移動成分粒子
の付着力を向上させて工程進行中にパーティクルの発生
を抑制することができ、半導体装置の信頼性およびスパ
ッタリング装置の安定的使用を図ることができる。この
ため、本発明のコリメータはスパッタリング装置用コリ
メータとして好適である。
【００２３】本発明のコリメータの製造方法は、複数個
の基本板材にスクラッチを形成し、この板材を六角柱の
貫通構造とするために折り畳んで六角柱の角を形作り、
折り畳まれた部分で溶接することで、六角柱の貫通構造
のセルを複数個形成するものである。
の基本板材にスクラッチを形成し、この板材を六角柱の
貫通構造とするために折り畳んで六角柱の角を形作り、
折り畳まれた部分で溶接することで、六角柱の貫通構造
のセルを複数個形成するものである。
【００２４】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
説明する。
【００２５】図３は本発明によるコリメータを示した斜
視図である。図３で、具体的に前記コリメータ１０は、
多数の六角柱の貫通形構造のセル１１が束で縛って円筒
形構造をなし、前記コリメータ１０の大きさは直径１２
が２００〜５００ｍｍ、高さ１３が５〜４０ｍｍで構成
する。
視図である。図３で、具体的に前記コリメータ１０は、
多数の六角柱の貫通形構造のセル１１が束で縛って円筒
形構造をなし、前記コリメータ１０の大きさは直径１２
が２００〜５００ｍｍ、高さ１３が５〜４０ｍｍで構成
する。
【００２６】図４は前記図３に示したコリメータの一セ
ルを拡大して示した図面である。図４で、具体的に前記
図３に示したようにセルは六角柱の貫通形構造よりなっ
ており、大きさは参照符号ａは２０〜４０ｍｍ、ｂは１
０〜２０ｍｍ、ｃは５〜４０ｍｍで構成する。
ルを拡大して示した図面である。図４で、具体的に前記
図３に示したようにセルは六角柱の貫通形構造よりなっ
ており、大きさは参照符号ａは２０〜４０ｍｍ、ｂは１
０〜２０ｍｍ、ｃは５〜４０ｍｍで構成する。
【００２７】図５は前記図３に示したコリメータの一セ
ルの一側面を示した図面である。図５で、具体的には全
体側面に一定間隔でメッシュ形態のスクラッチ１４があ
り、前記スクラッチは凹凸構造でなっている。前記凹凸
構造のスクラッチはコリメータの側壁に付着されるＴｉ
またはＴｉＮの付着力を向上させ、前記スクラッチ１４
の要部の深さは０〜１０ｍｍで構成する。
ルの一側面を示した図面である。図５で、具体的には全
体側面に一定間隔でメッシュ形態のスクラッチ１４があ
り、前記スクラッチは凹凸構造でなっている。前記凹凸
構造のスクラッチはコリメータの側壁に付着されるＴｉ
またはＴｉＮの付着力を向上させ、前記スクラッチ１４
の要部の深さは０〜１０ｍｍで構成する。
【００２８】以下、前記コリメータの製造方法を図６Ａ
乃至図６Ｄを参照して説明する。図６Ａ乃至図６Ｄは本
発明によるコリメータの製造方法を工程の順序に従って
示した図面である。
乃至図６Ｄを参照して説明する。図６Ａ乃至図６Ｄは本
発明によるコリメータの製造方法を工程の順序に従って
示した図面である。
【００２９】図６Ａはコリメータ用薄膜材料を直四角形
の形態で切って基本板材１５を準備する段階を示し、基
本板材中の一つを示した。
の形態で切って基本板材１５を準備する段階を示し、基
本板材中の一つを示した。
【００３０】図６Ａで、具体的にＴｉまたはＴｉＮ層の
ステップカバーリジを向上させうるように、適切な大き
さを有するコリメータ用材料を切って基本板材１５を作
る。前記基本板材１５は図６Ａに示したように一定した
大きさで区分することができるようにし、これは後に形
成されるセルを作るためである。前記コリメータ用基本
板材１５の厚さは１ｍｍ以下とし、横の大きさは図４の
ｃと示したように５〜４０ｍｍの間であり、縦の大きさ
は図４にｂと示した１０〜２０ｍｍの整数倍である。
ステップカバーリジを向上させうるように、適切な大き
さを有するコリメータ用材料を切って基本板材１５を作
る。前記基本板材１５は図６Ａに示したように一定した
大きさで区分することができるようにし、これは後に形
成されるセルを作るためである。前記コリメータ用基本
板材１５の厚さは１ｍｍ以下とし、横の大きさは図４の
ｃと示したように５〜４０ｍｍの間であり、縦の大きさ
は図４にｂと示した１０〜２０ｍｍの整数倍である。
【００３１】図６Ｂは前記基本板材１５を一定な間隔お
よび一定な深さで両表面にスクラッチを形成する段階を
示す。
よび一定な深さで両表面にスクラッチを形成する段階を
示す。
【００３２】図６Ｂで、具体的に前記図６Ａ工程後、反
応容器内のパーティクルの発生を抑制することができる
ように付着力の向上および洗浄の容易性を考慮して一定
な間隔および一定な深さのメッシュ形態でコリメータ用
基本板材の表面に凹凸構造でスクラッチ１６を形成す
る。
応容器内のパーティクルの発生を抑制することができる
ように付着力の向上および洗浄の容易性を考慮して一定
な間隔および一定な深さのメッシュ形態でコリメータ用
基本板材の表面に凹凸構造でスクラッチ１６を形成す
る。
【００３３】図６Ｃは六角柱の貫通形構造を作るために
前記スクラッチ１６が形成された基本板材１５を一定な
大きさで折り畳む段階を示す。
前記スクラッチ１６が形成された基本板材１５を一定な
大きさで折り畳む段階を示す。
【００３４】図６Ｃで、具体的に前記基本板材１５を六
角柱の貫通形構造を作るために折り畳むが、後に基本板
材と基本板材が重なる部分を溶接するためである。
角柱の貫通形構造を作るために折り畳むが、後に基本板
材と基本板材が重なる部分を溶接するためである。
【００３５】図６Ｄは前記折り畳まれた基本板材１５を
六角柱の円筒形構造が形成されるように相互立てて溶接
して多数個の蜂の巣形のセルを形成する段階を示す。
六角柱の円筒形構造が形成されるように相互立てて溶接
して多数個の蜂の巣形のセルを形成する段階を示す。
【００３６】図６Ｄで、前記図６Ｃに折り畳まれた基本
板材１５を相互立てて溶接して多数個のセルが相互連結
された構造を作る。参照符号１７は溶接する部位を示
す。このように、溶接されて作られたコリメータは図３
に示したように多数個のセルが束で縛られて円筒形構造
で作られる。
板材１５を相互立てて溶接して多数個のセルが相互連結
された構造を作る。参照符号１７は溶接する部位を示
す。このように、溶接されて作られたコリメータは図３
に示したように多数個のセルが束で縛られて円筒形構造
で作られる。
【００３７】前記コリメータの直径は反応容器の大きさ
を考慮して直径２００〜５００ｍｍ程度で製造する。ま
た、前記コリメータの材質はアルミニウム，チタン，タ
ングステン，シリコン，クロム，ニッケル，モリブデ
ン，コバルト，タンタル，銅，白金，パラジウムおよび
ステンレススティールよりなる群から選択されたいずれ
の一つ、もしくはこれらを有するもので形成する。
を考慮して直径２００〜５００ｍｍ程度で製造する。ま
た、前記コリメータの材質はアルミニウム，チタン，タ
ングステン，シリコン，クロム，ニッケル，モリブデ
ン，コバルト，タンタル，銅，白金，パラジウムおよび
ステンレススティールよりなる群から選択されたいずれ
の一つ、もしくはこれらを有するもので形成する。
【００３８】以上本発明を具体的に説明したが、本発明
はこれに限定されず、当業者の通常的な知識の範囲でそ
の変形や改良が可能である。
はこれに限定されず、当業者の通常的な知識の範囲でそ
の変形や改良が可能である。
【００３９】
【発明の効果】以上説明した本発明によるコリメータ
は、各セルの側壁の表面に一定な間隔、一定な深さの凹
凸形態でスクラッチが形成されているので、スパッタリ
ング時水平移動成分粒子の付着力を向上させて工程進行
中にパーティクルの発生を抑制することができて、半導
体装置の信頼性およびスパッタリング装置の安定的使用
を図ることができる。
は、各セルの側壁の表面に一定な間隔、一定な深さの凹
凸形態でスクラッチが形成されているので、スパッタリ
ング時水平移動成分粒子の付着力を向上させて工程進行
中にパーティクルの発生を抑制することができて、半導
体装置の信頼性およびスパッタリング装置の安定的使用
を図ることができる。
【００４０】また本発明によるコリメータの製造方法に
よれば、六角柱の貫通形構造が複数束ねられたハニカム
構造のコリメータを容易に形成することができる。
よれば、六角柱の貫通形構造が複数束ねられたハニカム
構造のコリメータを容易に形成することができる。
【図１】 従来のコリメータ中で一つのセルを示した斜
視図である。
視図である。
【図２】 前記図１に示したセルの一側面を示した図面
である。
である。
【図３】 本発明によるコリメータを示した斜視図であ
る。
る。
【図４】 前記図３に示したコリメータの一セルを拡大
して示した図面である。
して示した図面である。
【図５】 前記図３に示したコリメータの一セルの一側
面を示した図面である。
面を示した図面である。
【図６】 本発明によるコリメータの製造方法を工程順
で示した図面である。
で示した図面である。
１０…コリメータ、 １１…セル、１２…コリメ
ータの直径、 １３…コリメータの高さ、１４、１６…
スクラッチ、 １５…基本板材、１７…溶接部位。
ータの直径、 １３…コリメータの高さ、１４、１６…
スクラッチ、 １５…基本板材、１７…溶接部位。
Claims (6)
- 【請求項１】 六角柱の貫通形構造で形成された複数個
のセルが円筒形をなして、前記各セルの側壁の表面に凹
凸構造のスクラッチを具備して前記側壁表面に形成され
る粒子の付着力を向上させることを特徴とするコリメー
タ。 - 【請求項２】 前記コリメータの材質はアルミニウム，
チタン，タングステン，シリコン，クロム，ニッケル，
モリブデン，コバルト，タンタル，銅，白金，パラジウ
ムおよびステンレススティールよりなる群から選択され
た少なくとも１つからなることを特徴とする請求項１記
載のコリメータ。 - 【請求項３】 前記スクラッチの要部の深さは０μｍを
越えて１０μｍ以下であることを特徴とする請求項１記
載のコリメータ。 - 【請求項４】 六角柱の貫通形構造で形成された複数個
のセルが円筒形をなして、前記各セルの側壁の表面に凹
凸構造のスクラッチを具備することを特徴とするスパッ
タリング装置用コリメータ。 - 【請求項５】 コリメータ用薄板材料を直四角形の形態
で切って複数個の基本板材を形成する段階と、 前記基本板材の両表面に所定の間隔および所定の深さで
スクラッチを形成する段階と、 前記スクラッチが形成された基本板材を六角柱の貫通形
構造に作るために一定な大きさで折り畳む段階と、 前記折り畳まれた基本板材を折り畳まれた部分で相互溶
接して、六角柱の貫通形構造のセルを複数個形成する段
階とを含むことを特徴とするコリメータの製造方法。 - 【請求項６】 前記基本板材の厚さは１ｍｍ以下である
ことを特徴とする請求項５記載のコリメータの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P3231 | 1994-02-23 | ||
| KR94003231A KR970009828B1 (en) | 1994-02-23 | 1994-02-23 | Fabrication method of collimator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07286271A true JPH07286271A (ja) | 1995-10-31 |
| JP3781127B2 JP3781127B2 (ja) | 2006-05-31 |
Family
ID=19377625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01097295A Expired - Fee Related JP3781127B2 (ja) | 1994-02-23 | 1995-01-26 | コリメータの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5544771A (ja) |
| JP (1) | JP3781127B2 (ja) |
| KR (1) | KR970009828B1 (ja) |
| CN (1) | CN1059474C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002306957A (ja) * | 2001-04-11 | 2002-10-22 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| WO2005101472A1 (ja) * | 2004-03-30 | 2005-10-27 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| JP2016117923A (ja) * | 2014-12-19 | 2016-06-30 | 株式会社アルバック | スパッタリング装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795630A (en) * | 1993-11-01 | 1998-08-18 | Shapiro; Ted S. | Motorized spinning MYLAR illusion device |
| US6000270A (en) * | 1997-06-03 | 1999-12-14 | Sjm Engineering, Inc. | Collimator having tapered edges and method of making the same |
| US20090004850A1 (en) | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
| SG126681A1 (en) * | 2001-07-25 | 2006-11-29 | Inst Data Storage | Oblique deposition apparatus |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| JP2005504885A (ja) | 2001-07-25 | 2005-02-17 | アプライド マテリアルズ インコーポレイテッド | 新規なスパッタ堆積方法を使用したバリア形成 |
| US20030029715A1 (en) | 2001-07-25 | 2003-02-13 | Applied Materials, Inc. | An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems |
| US8066955B2 (en) * | 2003-10-17 | 2011-11-29 | James M. Pinchot | Processing apparatus fabrication |
| US20050084072A1 (en) * | 2003-10-17 | 2005-04-21 | Jmp Industries, Inc., An Ohio Corporation | Collimator fabrication |
| US6994245B2 (en) * | 2003-10-17 | 2006-02-07 | James M. Pinchot | Micro-reactor fabrication |
| KR20060076445A (ko) | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | 스퍼터 장비 및 이를 이용한 금속 실리사이드막의 형성방법 |
| US20090188097A1 (en) * | 2008-01-25 | 2009-07-30 | Siemens Power Generation, Inc. | Method of layered fabrication |
| DE102011083422B4 (de) * | 2011-09-26 | 2017-08-10 | Siemens Healthcare Gmbh | Verfahren zur Herstellung eines Kollimators |
| US9543126B2 (en) * | 2014-11-26 | 2017-01-10 | Applied Materials, Inc. | Collimator for use in substrate processing chambers |
| EP3920210B1 (en) | 2015-10-27 | 2023-05-31 | Applied Materials, Inc. | Biasable flux optimizer/collimator for pvd sputter chamber |
| JP6088083B1 (ja) * | 2016-03-14 | 2017-03-01 | 株式会社東芝 | 処理装置及びコリメータ |
| USD1024149S1 (en) * | 2022-12-16 | 2024-04-23 | Applied Materials, Inc. | Collimator for a physical vapor deposition (PVD) chamber |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2619438A (en) * | 1945-04-16 | 1952-11-25 | Sperry Corp | Method of making a grid structure |
| US3247579A (en) * | 1964-05-18 | 1966-04-26 | Microwave Electronics Corp | Circuit fabrication method |
| US4065046A (en) * | 1973-02-16 | 1977-12-27 | Brunswick Corporation | Method of making passage structures |
| US4006073A (en) * | 1975-04-03 | 1977-02-01 | The United States Of America As Represented By The United States Energy Research And Development Administration | Thin film deposition by electric and magnetic crossed-field diode sputtering |
| DE3634710A1 (de) * | 1986-10-11 | 1988-04-21 | Ver Glaswerke Gmbh | Vorrichtung zum vakuumbeschichten einer glasscheibe durch reaktive kathodenzerstaeubung |
| US4824544A (en) * | 1987-10-29 | 1989-04-25 | International Business Machines Corporation | Large area cathode lift-off sputter deposition device |
| US5135629A (en) * | 1989-06-12 | 1992-08-04 | Nippon Mining Co., Ltd. | Thin film deposition system |
| US5294320A (en) * | 1990-02-09 | 1994-03-15 | Applied Materials, Inc. | Apparatus for cleaning a shield in a physical vapor deposition chamber |
| US5223108A (en) * | 1991-12-30 | 1993-06-29 | Materials Research Corporation | Extended lifetime collimator |
-
1994
- 1994-02-23 KR KR94003231A patent/KR970009828B1/ko not_active IP Right Cessation
-
1995
- 1995-01-26 JP JP01097295A patent/JP3781127B2/ja not_active Expired - Fee Related
- 1995-01-28 CN CN95101479A patent/CN1059474C/zh not_active Expired - Fee Related
- 1995-06-22 US US08/493,735 patent/US5544771A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002306957A (ja) * | 2001-04-11 | 2002-10-22 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| WO2005101472A1 (ja) * | 2004-03-30 | 2005-10-27 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| JP2016117923A (ja) * | 2014-12-19 | 2016-06-30 | 株式会社アルバック | スパッタリング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5544771A (en) | 1996-08-13 |
| KR950025847A (ko) | 1995-09-18 |
| KR970009828B1 (en) | 1997-06-18 |
| JP3781127B2 (ja) | 2006-05-31 |
| CN1059474C (zh) | 2000-12-13 |
| CN1114784A (zh) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07286271A (ja) | コリメータおよびその製造方法 | |
| TWI469268B (zh) | 使用氣體群聚離子束形成記憶體單元之方法 | |
| TW554064B (en) | Methods of forming ruthenium film using chemical vapor deposition and ruthenium films formed thereby | |
| US7566643B2 (en) | Liquid phase deposition of contacts in programmable resistance and switching devices | |
| KR101620396B1 (ko) | 상변화 메모리 소자들에서 전극들의 제조 방법들 | |
| TW201901803A (zh) | 形成半導體裝置結構之方法，及相關的半導體裝置結構，半導體裝置及電子系統 | |
| JP3335931B2 (ja) | 半導体装置の製造方法 | |
| US7994034B2 (en) | Temperature and pressure control methods to fill features with programmable resistance and switching devices | |
| US5187120A (en) | Selective deposition of metal on metal nitride to form interconnect | |
| JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
| US20110012697A1 (en) | Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element | |
| JP2007035734A (ja) | 半導体装置およびその製造方法 | |
| CN112117298A (zh) | 三维相变存储器及其制备方法 | |
| TW201707054A (zh) | 高密度電容器結構及方法 | |
| WO2020056923A1 (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| JP3720846B2 (ja) | 複数の電子多層構成部品の製造方法 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JP2004140198A (ja) | 半導体装置およびその製造方法 | |
| US6472740B1 (en) | Self-supporting air bridge interconnect structure for integrated circuits | |
| EP3742478B1 (fr) | Procédé d'auto-assemblage avec collage moléculaire hybride | |
| JPH04209555A (ja) | 電子ボードの多層ネットワークの金属層を相互接続する方法 | |
| JP2000091269A (ja) | 半導体装置の製造方法 | |
| US7030021B2 (en) | Method of fabricating metal interconnection of semiconductor device | |
| JP2011174140A (ja) | 成膜方法、プログラム及びコンピュータ記憶媒体 | |
| CN114747034A (zh) | 无漂移相变存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |