JPH07283843A - クロック再生回路及びこれを用いた復調器 - Google Patents
クロック再生回路及びこれを用いた復調器Info
- Publication number
- JPH07283843A JPH07283843A JP6095769A JP9576994A JPH07283843A JP H07283843 A JPH07283843 A JP H07283843A JP 6095769 A JP6095769 A JP 6095769A JP 9576994 A JP9576994 A JP 9576994A JP H07283843 A JPH07283843 A JP H07283843A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- component
- output
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】位相変調波を同期検波するために、高速引き込
みを可能とするクロック再生回路及びこれを用いた復調
器を提供する。 【構成】位相検波された信号θ(t) を入力し、該信号θ
(t) と１シンボル前の信号θ(t-Ts)との差分Δθ(t) を
出力する差分回路（１）と、差分回路（１）の出力の変
化点を検出する変化点検出回路（２）と、変化点検出回
路（２）の出力に基づき、該差分Δθ(t) に同期した再
生クロック信号を出力するディジタルＰＬＬ回路（３）
により構成される。
みを可能とするクロック再生回路及びこれを用いた復調
器を提供する。 【構成】位相検波された信号θ(t) を入力し、該信号θ
(t) と１シンボル前の信号θ(t-Ts)との差分Δθ(t) を
出力する差分回路（１）と、差分回路（１）の出力の変
化点を検出する変化点検出回路（２）と、変化点検出回
路（２）の出力に基づき、該差分Δθ(t) に同期した再
生クロック信号を出力するディジタルＰＬＬ回路（３）
により構成される。
Description
【０００１】
【産業上の利用分野】本発明は、クロック再生回路及び
これを用いた復調器に関し、特に位相変調波を同期検波
するために、高速引き込みを可能とするクロック再生回
路及びこれを用いた復調器に関する。
これを用いた復調器に関し、特に位相変調波を同期検波
するために、高速引き込みを可能とするクロック再生回
路及びこれを用いた復調器に関する。
【０００２】
【従来の技術】近年、ディジタル移動通信が活発に開発
されており、これらはＴＤＭＡ方式を採用している。そ
のためかかるディジタル移動通信端末に備えられる復調
器はバースト信号を瞬時に引き込む必要がある。
されており、これらはＴＤＭＡ方式を採用している。そ
のためかかるディジタル移動通信端末に備えられる復調
器はバースト信号を瞬時に引き込む必要がある。
【０００３】一方、移動通信では一般にフェージングに
よる劣化が比較的少ない遅延検波方式が採用されている
が、最近では耐フェージング特性により優れた同期検波
方式（搬送波再生方式）が注目されている。
よる劣化が比較的少ない遅延検波方式が採用されている
が、最近では耐フェージング特性により優れた同期検波
方式（搬送波再生方式）が注目されている。
【０００４】ところが同期検波方式を採用した復調器の
クロック再生回路は、高速引込という点で非常に不利な
条件を有している。
クロック再生回路は、高速引込という点で非常に不利な
条件を有している。
【０００５】即ち、ＴＤＭＡ通信ではバースト信号引込
のために冗長ビット（プリアンブル）が付加されてい
る。例えば衛星通信では同期検波が一般的なのでキャリ
ア用（搬送波再生用）のプリアンブルとしてオール０あ
るいは１のデータが数十ビット続き、クロック再生用と
して例えばＱＰＳＫの場合は、１００１のパターンが数
十ビット付加されている。
のために冗長ビット（プリアンブル）が付加されてい
る。例えば衛星通信では同期検波が一般的なのでキャリ
ア用（搬送波再生用）のプリアンブルとしてオール０あ
るいは１のデータが数十ビット続き、クロック再生用と
して例えばＱＰＳＫの場合は、１００１のパターンが数
十ビット付加されている。
【０００６】したがって、上記理由により衛星通信では
搬送波再生回路、クロック再生回路の順序で容易に引き
込むことが可能である。
搬送波再生回路、クロック再生回路の順序で容易に引き
込むことが可能である。
【０００７】これに対し移動通信では例えば規約ＳＴＤ
−２７、２８などで規定されているように、１００１パ
ターンのプリアンブルが数十ビット付加されているだけ
の場合がある。このような場合、衛星通信と異なり、こ
のプリアンブルのみを用いて、キャリア再生とクロック
再生を同時に行わなければならない。
−２７、２８などで規定されているように、１００１パ
ターンのプリアンブルが数十ビット付加されているだけ
の場合がある。このような場合、衛星通信と異なり、こ
のプリアンブルのみを用いて、キャリア再生とクロック
再生を同時に行わなければならない。
【０００８】しかし、バーストの先頭ではキャリア周波
数誤差が大きいためクロックを容易に再生できない、ま
たクロックが再生されていないからプリアンブル１００
１パターンに対してキャリアが容易に再生できないとい
う悪循環を生じる。
数誤差が大きいためクロックを容易に再生できない、ま
たクロックが再生されていないからプリアンブル１００
１パターンに対してキャリアが容易に再生できないとい
う悪循環を生じる。
【０００９】従来、すなわち遅延検波方式を採用した復
調器のクロック再生回路では、入力信号は、遅延検波に
よりキャリア周波数の誤差が打ち消されていたため、こ
のような問題は重要視されなかった。これに対し、同期
検波方式を採用する場合では、大きな問題となる。
調器のクロック再生回路では、入力信号は、遅延検波に
よりキャリア周波数の誤差が打ち消されていたため、こ
のような問題は重要視されなかった。これに対し、同期
検波方式を採用する場合では、大きな問題となる。
【００１０】図５に従来の同期検波を用いた復調器の構
成例を示す。図において、４は、直交検波器であり、直
交位相変調された信号を電圧制御発振器９０からの搬送
波周波数により検波して、Ｉ成分及びＱ成分を有する直
交検波信号を出力する。
成例を示す。図において、４は、直交検波器であり、直
交位相変調された信号を電圧制御発振器９０からの搬送
波周波数により検波して、Ｉ成分及びＱ成分を有する直
交検波信号を出力する。
【００１１】直交検波信号のＩ成分及びＱ成分の各々
は、低域フィルタ５０、５１を介してＡ／Ｄ変換回路６
０、６１に入力する。Ａ／Ｄ変換回路６０、６１は、ク
ロック再生回路１０のクロック出力に同期して、直交検
波信号のＩ成分及びＱ成分をディジタル信号に変換す
る。
は、低域フィルタ５０、５１を介してＡ／Ｄ変換回路６
０、６１に入力する。Ａ／Ｄ変換回路６０、６１は、ク
ロック再生回路１０のクロック出力に同期して、直交検
波信号のＩ成分及びＱ成分をディジタル信号に変換す
る。
【００１２】更に、回路７において、Ａ／Ｄ変換回路６
０、６１によりディジタル信号に変換されたＩ成分及び
Ｑ成分から tan-1（θ／Ｉ）を計算して、位相検波信号
θ(t) が出力される。
０、６１によりディジタル信号に変換されたＩ成分及び
Ｑ成分から tan-1（θ／Ｉ）を計算して、位相検波信号
θ(t) が出力される。
【００１３】ついでこの位相検波信号θ(t) からＩ成分
及びＱ成分のディジタルデータが、データ判定回路８に
おいて検出される。
及びＱ成分のディジタルデータが、データ判定回路８に
おいて検出される。
【００１４】一方、位相検波信号θ(t) に基づき、搬送
波再生回路９により搬送波が再生される。更に、搬送波
再生回路９の出力により電圧制御発振器９０の発振周波
数が制御される。この電圧制御発振器９０の出力が直交
検波器４に入力される。
波再生回路９により搬送波が再生される。更に、搬送波
再生回路９の出力により電圧制御発振器９０の発振周波
数が制御される。この電圧制御発振器９０の出力が直交
検波器４に入力される。
【００１５】ここでクロック再生回路１０は、位相検波
信号θ(t) の変化点を検出する変化点抽出回路２とディ
ジタルＰＬＬ３で構成されるが、前記したように位相検
波信号θ(t) には、キャリア周波数誤差が存在し、クロ
ックの高速引き込みが困難である。
信号θ(t) の変化点を検出する変化点抽出回路２とディ
ジタルＰＬＬ３で構成されるが、前記したように位相検
波信号θ(t) には、キャリア周波数誤差が存在し、クロ
ックの高速引き込みが困難である。
【００１６】
【発明が解決しようとする課題】したがって、本発明の
目的は、従来の問題を解決する、高速に引き込み可能な
クロック再生回路を提供することにある。
目的は、従来の問題を解決する、高速に引き込み可能な
クロック再生回路を提供することにある。
【００１７】更に、本発明の目的は、キャリア周波数誤
差が大きい初期引き込み状態において、高速にクロック
の再生を可能とするクロック再生回路を提供することに
ある。
差が大きい初期引き込み状態において、高速にクロック
の再生を可能とするクロック再生回路を提供することに
ある。
【００１８】また、本発明の目的は、上記高速にクロッ
クの再生を可能とするクロック再生回路を用いた復調器
を提供することにある。
クの再生を可能とするクロック再生回路を用いた復調器
を提供することにある。
【００１９】更にまた、本発明の目的は、構成を簡易に
した上記高速にクロックの再生を可能とするクロック再
生回路を用い、且つ構成を簡易にした復調器を提供する
ことにある。
した上記高速にクロックの再生を可能とするクロック再
生回路を用い、且つ構成を簡易にした復調器を提供する
ことにある。
【００２０】また、本発明の目的は、差動符号を位相変
調した信号に対し、差動復号回路の出力をクロック再生
回路の入力として用い、構成を簡易にした復調器を提供
することにある。
調した信号に対し、差動復号回路の出力をクロック再生
回路の入力として用い、構成を簡易にした復調器を提供
することにある。
【００２１】
【課題を解決するための手段】本発明にしたがうクロッ
ク再生回路は、位相検波された信号θ(t) を入力し、該
信号θ(t) と１シンボル前の信号θ(t-Ts)との差分Δθ
(t) を出力する差分回路と、この差分回路の出力の変化
点を検出する変化点検出回路と、変化点検出回路の出力
に基づき、前記差分Δθ(t) に同期した再生クロック信
号を出力するディジタルＰＬＬ回路により構成される。
ク再生回路は、位相検波された信号θ(t) を入力し、該
信号θ(t) と１シンボル前の信号θ(t-Ts)との差分Δθ
(t) を出力する差分回路と、この差分回路の出力の変化
点を検出する変化点検出回路と、変化点検出回路の出力
に基づき、前記差分Δθ(t) に同期した再生クロック信
号を出力するディジタルＰＬＬ回路により構成される。
【００２２】更に、本発明にしたがう復調器は、直交位
相変調された信号を入力し、Ｉ成分及びＱ成分を有する
直交検波信号を出力する直交検波器と、前記の本発明に
したがうクロック再生回路のクロック出力に同期して、
直交検波信号のＩ成分及びＱ成分をディジタル信号に変
換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によりデ
ィジタル信号に変換されたＩ成分及びＱ成分から tan-1
（θ／Ｉ）を計算して、位相検波信号θ(t) を出力する
回路と、位相検波信号θ(t) からＩ成分及びＱ成分のデ
ータを検出するデータ判定回路と、位相検波信号θ(t)
から搬送波を再生する搬送波再生回路と、この出力によ
り発振周波数が制御される電圧制御発振器を有し、更
に、電圧制御発振器の出力が前記直交検波器に入力され
るように構成される。
相変調された信号を入力し、Ｉ成分及びＱ成分を有する
直交検波信号を出力する直交検波器と、前記の本発明に
したがうクロック再生回路のクロック出力に同期して、
直交検波信号のＩ成分及びＱ成分をディジタル信号に変
換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によりデ
ィジタル信号に変換されたＩ成分及びＱ成分から tan-1
（θ／Ｉ）を計算して、位相検波信号θ(t) を出力する
回路と、位相検波信号θ(t) からＩ成分及びＱ成分のデ
ータを検出するデータ判定回路と、位相検波信号θ(t)
から搬送波を再生する搬送波再生回路と、この出力によ
り発振周波数が制御される電圧制御発振器を有し、更
に、電圧制御発振器の出力が前記直交検波器に入力され
るように構成される。
【００２３】また本発明にしたがう復調器は、その一態
様として、直交位相変調された信号を入力し、搬送周波
数の固定発信器の出力により、Ｉ成分及びＱ成分を有す
る直交検波信号を出力する準同期検波器と、前記のクロ
ック再生回路のクロック出力に同期して、直交検波信号
のＩ成分及びＱ成分をディジタル信号に変換するＡ／Ｄ
変換回路と、このＡ／Ｄ変換回路によりディジタル信号
に変換されたＩ成分及びＱ成分から tan-1（θ／Ｉ）を
計算して、位相検波信号θ(t) を出力する回路と、位相
検波信号θ(t) からＩ成分及びＱ成分のデータを検出す
るデータ判定回路と、前記位相検波信号θ(t) から搬送
波を再生する搬送波再生回路を有し、更に、位相検波信
号θ(t) から搬送波再生回路で再生される搬送波を減ず
る回路を位相検波信号θ(t) を出力する回路とデータ判
定回路との間に備えて構成される。
様として、直交位相変調された信号を入力し、搬送周波
数の固定発信器の出力により、Ｉ成分及びＱ成分を有す
る直交検波信号を出力する準同期検波器と、前記のクロ
ック再生回路のクロック出力に同期して、直交検波信号
のＩ成分及びＱ成分をディジタル信号に変換するＡ／Ｄ
変換回路と、このＡ／Ｄ変換回路によりディジタル信号
に変換されたＩ成分及びＱ成分から tan-1（θ／Ｉ）を
計算して、位相検波信号θ(t) を出力する回路と、位相
検波信号θ(t) からＩ成分及びＱ成分のデータを検出す
るデータ判定回路と、前記位相検波信号θ(t) から搬送
波を再生する搬送波再生回路を有し、更に、位相検波信
号θ(t) から搬送波再生回路で再生される搬送波を減ず
る回路を位相検波信号θ(t) を出力する回路とデータ判
定回路との間に備えて構成される。
【００２４】更にまた、本発明にしたがう復調器は、そ
の一態様として、差動符号を直交位相変調した信号を入
力し、Ｉ成分及びＱ成分を有する直交検波信号を出力す
る直交検波器と、直交検波信号のＩ成分及びＱ成分をデ
ィジタル信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換
回路によりディジタル信号に変換されたＩ成分及びＱ成
分から tan-1（θ／Ｉ）を計算して、位相検波信号θ
(t) を出力する回路と、前記位相検波信号θ(t) を入力
し、該位相検波信号θ(t) と１シンボル前の信号θ(t-T
s)との差分Δθ(t) を出力する差動復号回路と、この差
動復号回路の出力に基づき、Ｉ成分及びＱ成分のデータ
を検出するデータ判定回路と、前記差動復号回路の出力
の変化点を検出する変化点検出回路と、この変化点検出
回路の出力に基づき、差分Δθ(t) に同期した再生クロ
ック信号を出力し、前記Ａ／Ｄ変換回路にクロック信号
を送るディジタルＰＬＬ回路と、位相検波信号θ(t) を
入力して搬送波を再生する搬送波再生回路とこの搬送波
再生回路の出力により発振周波数が制御される電圧制御
発振器を有し、位相検波信号θ(t) から搬送波を再生す
る搬送波再生回路と、この搬送波再生回路の出力により
発振周波数が制御される電圧制御発振器を有し、更に、
電圧制御発振器の出力が前記直交検波器に入力されるよ
うに構成される。
の一態様として、差動符号を直交位相変調した信号を入
力し、Ｉ成分及びＱ成分を有する直交検波信号を出力す
る直交検波器と、直交検波信号のＩ成分及びＱ成分をデ
ィジタル信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換
回路によりディジタル信号に変換されたＩ成分及びＱ成
分から tan-1（θ／Ｉ）を計算して、位相検波信号θ
(t) を出力する回路と、前記位相検波信号θ(t) を入力
し、該位相検波信号θ(t) と１シンボル前の信号θ(t-T
s)との差分Δθ(t) を出力する差動復号回路と、この差
動復号回路の出力に基づき、Ｉ成分及びＱ成分のデータ
を検出するデータ判定回路と、前記差動復号回路の出力
の変化点を検出する変化点検出回路と、この変化点検出
回路の出力に基づき、差分Δθ(t) に同期した再生クロ
ック信号を出力し、前記Ａ／Ｄ変換回路にクロック信号
を送るディジタルＰＬＬ回路と、位相検波信号θ(t) を
入力して搬送波を再生する搬送波再生回路とこの搬送波
再生回路の出力により発振周波数が制御される電圧制御
発振器を有し、位相検波信号θ(t) から搬送波を再生す
る搬送波再生回路と、この搬送波再生回路の出力により
発振周波数が制御される電圧制御発振器を有し、更に、
電圧制御発振器の出力が前記直交検波器に入力されるよ
うに構成される。
【００２５】
【作用】上記のように本発明では、クロック再生回路
は、位相検波された信号θ(t) を入力し、この信号θ
(t) と１シンボル前の信号θ(t-Ts)との差分Δθ(t) を
出力する差分回路を有する。
は、位相検波された信号θ(t) を入力し、この信号θ
(t) と１シンボル前の信号θ(t-Ts)との差分Δθ(t) を
出力する差分回路を有する。
【００２６】即ち、この差分回路において、位相検波さ
れた信号をθ(t) とすると、 θ(t) = ２πΔft＋ψ(t) ・・・（１） 但し、２πΔft：周波数誤差、ψ(t) ：情報 である。
れた信号をθ(t) とすると、 θ(t) = ２πΔft＋ψ(t) ・・・（１） 但し、２πΔft：周波数誤差、ψ(t) ：情報 である。
【００２７】これと、１シンボル前の信号θ(t-Ts) θ(t-Ts)＝２πΔf(t-Ts) ＋ψ(t-Ts) ・・・（２） の差分Δθ(t) を求めると次のようになる。 Δθ(t) ＝２πΔft−２πΔ f(t-Ts)＋ψ(t) −ψ(t-Ts) ＝２πΔfTs ＋ψ(Ts) ＝２πΔf/fs＋ψ(Ts) ・・・（３）
【００２８】このように、クロック再生の妨げとなるキ
ャリア周波数誤差は差分をとることによって２π△f/fs
となり、十分小さくなるので容易にクロック再生が可能
になる。
ャリア周波数誤差は差分をとることによって２π△f/fs
となり、十分小さくなるので容易にクロック再生が可能
になる。
【００２９】
【実施例】図１は、本発明のクロック再生回路の実施例
ブロック図である。図において、１は差分回路であり、
１シンボル分の遅延回路１１と加算回路１２を有して構
成される。
ブロック図である。図において、１は差分回路であり、
１シンボル分の遅延回路１１と加算回路１２を有して構
成される。
【００３０】位相検波された信号をθ(t) が入力され、
これと遅延回路１１で１シンボル分の遅延されたθ(t-T
s)の極性を反転して、加算回路１２で加算する。したが
って、上記式（３）に示されるように差分Δθ(t) が計
算され、出力される。
これと遅延回路１１で１シンボル分の遅延されたθ(t-T
s)の極性を反転して、加算回路１２で加算する。したが
って、上記式（３）に示されるように差分Δθ(t) が計
算され、出力される。
【００３１】この差分Δθ(t) は、変化点抽出回路２に
入力される。変化点抽出回路２は、例えば、差分入力信
号が“１１”及び“００”の時は、出力が０、“１０”
又は“０１”の時は、出力が１となる。即ち、差分入力
信号の排他的論和が出力される。これは、差分入力信号
が変化していることを示している。
入力される。変化点抽出回路２は、例えば、差分入力信
号が“１１”及び“００”の時は、出力が０、“１０”
又は“０１”の時は、出力が１となる。即ち、差分入力
信号の排他的論和が出力される。これは、差分入力信号
が変化していることを示している。
【００３２】この変化点抽出回路２の出力は、更にディ
ジタルＰＬＬ３に導かれる。ディジタルＰＬＬ３におい
て、入力は位相比較回路３０に入力される。位相比較回
路３０は、入力の位相と、分周回路３３により分周され
た発振器３２の発振周波数信号の位相との差を取り出力
する。
ジタルＰＬＬ３に導かれる。ディジタルＰＬＬ３におい
て、入力は位相比較回路３０に入力される。位相比較回
路３０は、入力の位相と、分周回路３３により分周され
た発振器３２の発振周波数信号の位相との差を取り出力
する。
【００３３】位相比較回路３０の出力は、低周波フィル
タで構成されるループフィルタ３１に入力する。ここ
で、キャリァ周波数成分とその高調波成分が阻止され、
出力される。
タで構成されるループフィルタ３１に入力する。ここ
で、キャリァ周波数成分とその高調波成分が阻止され、
出力される。
【００３４】ループフィルタ３１の出力は、分周器３３
に入力し、発振器３２の発振周波数信号の分周率をその
出力レベルに応じて制御する。分周器３３の出力は、位
相比較回路３０に入力されるとともに、再生クック信号
として出力される。
に入力し、発振器３２の発振周波数信号の分周率をその
出力レベルに応じて制御する。分周器３３の出力は、位
相比較回路３０に入力されるとともに、再生クック信号
として出力される。
【００３５】上記の構成の本発明にしたがうクロック再
生回路により、キャリア周波数誤差を低減して、クロッ
クを再生することが出来る。
生回路により、キャリア周波数誤差を低減して、クロッ
クを再生することが出来る。
【００３６】図２は、上記図１のクロック再生回路１０
を用いた復調器の構成例ブロック図である。図２に示さ
れる実施例の構成は、図５に示す従来の復調器と同様
に、直交検波器４に再生キャリアをフィードバックする
構成である。異なる点は、クロック再生回路１０とし
て、図１の本発明にしたがうクロック再生回路を用いて
いる点に特徴を有する。
を用いた復調器の構成例ブロック図である。図２に示さ
れる実施例の構成は、図５に示す従来の復調器と同様
に、直交検波器４に再生キャリアをフィードバックする
構成である。異なる点は、クロック再生回路１０とし
て、図１の本発明にしたがうクロック再生回路を用いて
いる点に特徴を有する。
【００３７】他の構成は、図５の回路と同様である。し
たがって、再度の動作説明はここでは省略する。
たがって、再度の動作説明はここでは省略する。
【００３８】本実施例に適用される本発明のクロック再
生回路１０において、本発明の原理にしたがい差分回路
１を備えている。これによりキャリア周波数誤差が低減
されるので、クロック再生回路１０の高速引き込みが可
能である。
生回路１０において、本発明の原理にしたがい差分回路
１を備えている。これによりキャリア周波数誤差が低減
されるので、クロック再生回路１０の高速引き込みが可
能である。
【００３９】したがって、Ａ／Ｄ変換器６０、６１にお
いて正しいクロックタイミングでＩ成分、Ｑ成分をディ
ジタル信号に変換することが可能である。
いて正しいクロックタイミングでＩ成分、Ｑ成分をディ
ジタル信号に変換することが可能である。
【００４０】図３は、更に本発明のクロック再生回路１
０を用いた復調器の構成例ブロック図である。本実施例
の特徴は、直交検波器４を準同期検波器４１とし、準同
検波してベースバンド部で搬送波信号を再生する構成で
ある。
０を用いた復調器の構成例ブロック図である。本実施例
の特徴は、直交検波器４を準同期検波器４１とし、準同
検波してベースバンド部で搬送波信号を再生する構成で
ある。
【００４１】即ち、基準周波数発振器４０からの基準周
波数により位相検波信号θ(t) を準同期検波する。更
に、搬送波再生回路９において、ベースバント信号であ
る位相検波信号θ(t) から搬送波信号を再生し、キャリ
ア成分を加算回路９１で除去するように構成している。
波数により位相検波信号θ(t) を準同期検波する。更
に、搬送波再生回路９において、ベースバント信号であ
る位相検波信号θ(t) から搬送波信号を再生し、キャリ
ア成分を加算回路９１で除去するように構成している。
【００４２】更に、本実施例では、図２の実施例との比
較において、搬送波再生回路９の出力により、電圧制御
発振器９０を制御するための、図２では図示されないＤ
／Ａ変換器を必要としないので、構成が簡易となる。
較において、搬送波再生回路９の出力により、電圧制御
発振器９０を制御するための、図２では図示されないＤ
／Ａ変換器を必要としないので、構成が簡易となる。
【００４３】更に、本実施例も先の実施例と同様に差分
回路１でキャリア周波数誤差を除去することによりクロ
ック再生回路10の高速引き込みが可能である。
回路１でキャリア周波数誤差を除去することによりクロ
ック再生回路10の高速引き込みが可能である。
【００４４】図４は、更に別の本発明に従う実施例であ
り、特に規約ＳＴＤ−２７、２８に規定されている差動
符号化信号が送信される場合の適用例である。
り、特に規約ＳＴＤ−２７、２８に規定されている差動
符号化信号が送信される場合の適用例である。
【００４５】情報信号が差動符号化されている場合は、
受信側で差動復号して本来の情報を抽出する必要があ
る。この差動復号はまさに受信信号の差分を求めている
ことになる。
受信側で差動復号して本来の情報を抽出する必要があ
る。この差動復号はまさに受信信号の差分を求めている
ことになる。
【００４６】したがって、図４において、差動復号化回
路１からの復号出力、即ち受信信号の差分をクロック再
生回路１０の変化点抽出回路２に導くようにしている。
このため本実施例ではクロック再生回路１０において、
差分回路は省略され、変化点抽出回路２及びディジタル
ＰＬＬ３のみで構成されている。
路１からの復号出力、即ち受信信号の差分をクロック再
生回路１０の変化点抽出回路２に導くようにしている。
このため本実施例ではクロック再生回路１０において、
差分回路は省略され、変化点抽出回路２及びディジタル
ＰＬＬ３のみで構成されている。
【００４７】
【発明の効果】以上実施例にしたがい説明したように、
差分回路によりキャリア周波数誤差か低減されるので、
同期検波方式を用いた復調器において、本発明を用いる
ことによってクロック再生回路の高速引込が容易にな
る。
差分回路によりキャリア周波数誤差か低減されるので、
同期検波方式を用いた復調器において、本発明を用いる
ことによってクロック再生回路の高速引込が容易にな
る。
【図１】本発明のクロック再生回路の実施例ブロック図
である。
である。
【図２】本発明のクロック再生回路を用いた復調器の構
成例（その１）ブロック図である。
成例（その１）ブロック図である。
【図３】本発明のクロック再生回路を用いた復調器の構
成例（その２）ブロック図である。
成例（その２）ブロック図である。
【図４】差動符号化信号に対する本発明の復調器の構成
例ブロック図である。
例ブロック図である。
【図５】従来の復調器の構成例ブロック図である。
１ 差分回路、差動復号回路 ２ 変化点抽出回路 ３ ディジタルＰＬＬ ４ 直交検波器 ５０、５１ 低域フィルタ ６０、６１ Ａ／Ｄ変換器 ７ tan -1（θ／Ｉ）を求める回路 ８ データ判定回路 ９ 搬送波再生回路 １０ クロック再生回路 １１ １シンボル遅延回路 １２ 加算回路 ３０ 位相比較回路 ３１ ループフィルタ ３２ 発振器 ３３ 分周器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０３Ｌ 7/06 Ｈ０４Ｌ 7/02 Ｂ Ｈ０３Ｌ 7/06 Ｂ
Claims (4)
- 【請求項１】位相検波された信号θ(t) を入力し、該信
号θ(t) と１シンボル前の信号θ(t-Ts)との差分Δθ
(t) を出力する差分回路（１）と、 該差分回路（１）の出力の変化点を検出する変化点検出
回路（２）と、 該変化点検出回路（２）の出力に基づき、該差分Δθ
(t) に同期した再生クロック信号を出力するディジタル
ＰＬＬ回路（３）により構成されることを特徴とするク
ロック再生器。 - 【請求項２】直交位相変調された信号を入力し、Ｉ成分
及びＱ成分を有する直交検波信号を出力する直交検波器
（４）と、 請求項１に記載のクロック再生回路（１０）のクロック
出力に同期して、該直交検波信号のＩ成分及びＱ成分を
ディジタル信号に変換するＡ／Ｄ変換回路（６０、６
１）と、 該Ａ／Ｄ変換回路（６０、６１）によりディジタル信号
に変換されたＩ成分及びＱ成分から tan-1（θ／Ｉ）を
計算して、位相検波信号θ(t) を出力する回路（７）
と、 該位相検波信号θ(t) からＩ成分及びＱ成分のデータを
検出するデータ判定回路（８）と、 該位相検波信号θ(t) から搬送波を再生する搬送波再生
回路（９）と、 該搬送波再生回路（９）の出力により発振周波数が制御
される電圧制御発振器（９０）を有し、 更に、該電圧制御発振器（９０）の出力が該直交検波器
（４）に入力されるように構成されたことを特徴とする
復調器。 - 【請求項３】直交位相変調された信号を入力し、搬送周
波数の固定発信器（４０）の出力により、Ｉ成分及びＱ
成分を有する直交検波信号を出力する準同期検波器（４
１）と、 請求項１に記載のクロック再生回路（１０）のクロック
出力に同期して、該直交検波信号のＩ成分及びＱ成分を
ディジタル信号に変換するＡ／Ｄ変換回路（６０、６
１）と、 該Ａ／Ｄ変換回路（６０、６１）によりディジタル信号
に変換されたＩ成分及びＱ成分から tan-1（θ／Ｉ）を
計算して、位相検波信号θ(t) を出力する回路（７）
と、 該位相検波信号θ(t) からＩ成分及びＱ成分のデータを
検出するデータ判定回路（８）と、 該位相検波信号θ(t) から搬送波を再生する搬送波再生
回路（９）を有し、 更に、該位相検波信号θ(t) から搬送波再生回路（９）
で再生される搬送波を減ずる回路（９１）を該位相検波
信号θ(t) を出力する回路（７）と該データ判定回路
（８）との間に備えて構成されることを特徴とする復調
器。 - 【請求項４】差動符号を直交位相変調した信号を入力
し、Ｉ成分及びＱ成分を有する直交検波信号を出力する
直交検波器（４）と、 該直交検波信号のＩ成分及びＱ成分をディジタル信号に
変換するＡ／Ｄ変換回路（６０、６１）と、 該Ａ／Ｄ変換回路（６０、６１）によりディジタル信号
に変換されたＩ成分及びＱ成分から tan-1（θ／Ｉ）を
計算して、位相検波信号θ(t) を出力する回路（７）
と、 該位相検波信号θ(t) を入力し、該位相検波信号θ(t)
と１シンボル前の信号θ(t-Ts)との差分Δθ(t) を出力
する差動復号回路（１）と、 該差動復号回路（１）の出力に基づき、Ｉ成分及びＱ成
分のデータを検出するデータ判定回路（８）と、 該差動復号回路（１）の出力の変化点を検出する変化点
検出回路（２）と、 該変化点検出回路（２）の出力に基づき、該差分Δθ
(t) に同期した再生クロック信号を出力し、該Ａ／Ｄ変
換回路（６０、６１）にクロック信号を送るディジタル
ＰＬＬ回路（３）と、 該位相検波信号θ(t) を入力して搬送波を再生する搬送
波再生回路（９）と該搬送波再生回路（９）の出力によ
り発振周波数が制御される電圧制御発振器（９０）を有
し、位相検波信号θ(t) から搬送波を再生する搬送波再
生回路（９）と、 該搬送波再生回路（９）の出力により発振周波数が制御
される電圧制御発振器（９０）を有し、 更に、該電圧制御発振器（９０）の出力が該直交検波器
（４）に入力されるように構成されたことを特徴とする
復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09576994A JP3377858B2 (ja) | 1994-04-07 | 1994-04-07 | クロック再生回路及びこれを用いた復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09576994A JP3377858B2 (ja) | 1994-04-07 | 1994-04-07 | クロック再生回路及びこれを用いた復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283843A true JPH07283843A (ja) | 1995-10-27 |
| JP3377858B2 JP3377858B2 (ja) | 2003-02-17 |
Family
ID=14146703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09576994A Expired - Fee Related JP3377858B2 (ja) | 1994-04-07 | 1994-04-07 | クロック再生回路及びこれを用いた復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377858B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
| JP2014096774A (ja) * | 2012-11-12 | 2014-05-22 | Nec Aerospace Syst Ltd | 位相変調波信号復調装置および位相変調波信号復調方法 |
-
1994
- 1994-04-07 JP JP09576994A patent/JP3377858B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
| JP2014096774A (ja) * | 2012-11-12 | 2014-05-22 | Nec Aerospace Syst Ltd | 位相変調波信号復調装置および位相変調波信号復調方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3377858B2 (ja) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2959286B2 (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JPH08265384A (ja) | 復調装置 | |
| JPS63311843A (ja) | 受信機 | |
| JPH0542863B2 (ja) | ||
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JPH0723072A (ja) | 検波方式 | |
| JPS58194450A (ja) | 復調装置 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JPH0730601A (ja) | データ受信装置 | |
| JP4282495B2 (ja) | クロック再生回路 | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPH09130440A (ja) | 検波回路装置 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3230018B2 (ja) | 復調器のクロック再生回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP2927052B2 (ja) | 搬送波信号再生回路 | |
| JPH04172734A (ja) | 遅延検波器 | |
| JP5269751B2 (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |