JPH07273401A - 積層型半導体装置の製造方法 - Google Patents
積層型半導体装置の製造方法Info
- Publication number
- JPH07273401A JPH07273401A JP6063212A JP6321294A JPH07273401A JP H07273401 A JPH07273401 A JP H07273401A JP 6063212 A JP6063212 A JP 6063212A JP 6321294 A JP6321294 A JP 6321294A JP H07273401 A JPH07273401 A JP H07273401A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- heat sink
- solder
- semiconductor laser
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Semiconductor Lasers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】この発明は、例えば半導体レーザを構成するた
めに複数の半導体レーザチップを積層する場合、その積
層構造が位置ずれ等を生ずることなく作製できるように
した積層型半導体装置の製造方法を提供することを目的
とする。 【構成】ヒートシンク11の表面に金属層15を形成したヒ
ートシンク11上に、上下に電極13、14を形成した半導体
レーザチップ121 、122 、…を、それぞれ間にはんだ層
161 、162 、…を介して積層する。そして、ヒートシン
ク11の裏面に設定したヒータ18で全体を加熱する。この
場合、例えばはんだ層161 、162 、…において、ヒータ
18からの距離が遠く設定されるはんだ層程、その融点が
高くされるように設定され、加熱に溶解された最上層の
はんだ層161 から順次凝固されるようにして、上層から
２つの層の半導体レーザチップ121 と122 が接合固定さ
れ、以後積層順次に接合固定されるようにした。
めに複数の半導体レーザチップを積層する場合、その積
層構造が位置ずれ等を生ずることなく作製できるように
した積層型半導体装置の製造方法を提供することを目的
とする。 【構成】ヒートシンク11の表面に金属層15を形成したヒ
ートシンク11上に、上下に電極13、14を形成した半導体
レーザチップ121 、122 、…を、それぞれ間にはんだ層
161 、162 、…を介して積層する。そして、ヒートシン
ク11の裏面に設定したヒータ18で全体を加熱する。この
場合、例えばはんだ層161 、162 、…において、ヒータ
18からの距離が遠く設定されるはんだ層程、その融点が
高くされるように設定され、加熱に溶解された最上層の
はんだ層161 から順次凝固されるようにして、上層から
２つの層の半導体レーザチップ121 と122 が接合固定さ
れ、以後積層順次に接合固定されるようにした。
Description
【０００１】
【産業上の利用分野】この発明は、例えば半導体レー
ザ、ハイブリッドＩＣ等を製造する方法に係るものであ
り、半導体レーザチップを複数個積層して構成されるよ
うな装置において、各半導体レーザチップ間の接合手段
を改良した積層型半導体装置の製造方法に関する。
ザ、ハイブリッドＩＣ等を製造する方法に係るものであ
り、半導体レーザチップを複数個積層して構成されるよ
うな装置において、各半導体レーザチップ間の接合手段
を改良した積層型半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体レーザにおいて、その動作時に半
導体レーザ素子に発熱による素子劣化を防止するため、
一体的に接合された放熱用のヒートシンクを備えてい
る。半導体レーザ素子とヒートシンクとの接合は、素子
を直接的にヒートシンクに対して接合する方法と、シリ
コンやダイヤモンドやゲルマニウムからなる基板（サブ
マウント）に接合してからヒートシンクに接合するよう
にする方法がある。そして、サブマウントを使用する方
法にあっては、作業性の観点からまず半導体レーザチッ
プをサブマウントに対して接合し、その後このサブマウ
ントをヒートシンクに対して接合するようにしている。
導体レーザ素子に発熱による素子劣化を防止するため、
一体的に接合された放熱用のヒートシンクを備えてい
る。半導体レーザ素子とヒートシンクとの接合は、素子
を直接的にヒートシンクに対して接合する方法と、シリ
コンやダイヤモンドやゲルマニウムからなる基板（サブ
マウント）に接合してからヒートシンクに接合するよう
にする方法がある。そして、サブマウントを使用する方
法にあっては、作業性の観点からまず半導体レーザチッ
プをサブマウントに対して接合し、その後このサブマウ
ントをヒートシンクに対して接合するようにしている。
【０００３】また、通常は１つの半導体レーザ素子によ
って充分な光出力が得られるものであるが、例えば最近
使用されるようになってきている自動車用のレーザレー
ダのような測長用の大出力レーダを構成する場合、例え
ば特開平５−５１５６１号公報に示されるように、２つ
以上の半導体レーザ素子を積層することが考えられてい
る。
って充分な光出力が得られるものであるが、例えば最近
使用されるようになってきている自動車用のレーザレー
ダのような測長用の大出力レーダを構成する場合、例え
ば特開平５−５１５６１号公報に示されるように、２つ
以上の半導体レーザ素子を積層することが考えられてい
る。
【０００４】一般的に半導体素子の積層体を構成する場
合やサブマウントを使用する場合には、半導体素子の１
層毎に接合を行うようにしていた。しかし、これでは多
層の半導体装置を製造しようとする場合、接合工程が増
加するのみならず、半導体レーザ装置を構成するに際し
て半導体レーザ素子相互間の位置精度を確実に出すこと
が困難となる問題点を有する。さらに、多層の半導体レ
ーザ素子相互間を接合するはんだ層を、同じ温度で凝固
するはんだ材料によって構成すると、このはんだ層の凝
固時の体積変化（凝固後体積が小さくなる）が発生し
て、複数の積層面において同時に発生する体積変化によ
って、半導体レーザ素子相互間に位置ずれが生ずる。
合やサブマウントを使用する場合には、半導体素子の１
層毎に接合を行うようにしていた。しかし、これでは多
層の半導体装置を製造しようとする場合、接合工程が増
加するのみならず、半導体レーザ装置を構成するに際し
て半導体レーザ素子相互間の位置精度を確実に出すこと
が困難となる問題点を有する。さらに、多層の半導体レ
ーザ素子相互間を接合するはんだ層を、同じ温度で凝固
するはんだ材料によって構成すると、このはんだ層の凝
固時の体積変化（凝固後体積が小さくなる）が発生し
て、複数の積層面において同時に発生する体積変化によ
って、半導体レーザ素子相互間に位置ずれが生ずる。
【０００５】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、特に積層される半導体相互
間に介在されるはんだ層において、その凝固時に生ずる
体積変化に伴う半導体素子相互間の位置ずれを確実に抑
制することができて、例えば複数の半導体レーザチップ
を積層して半導体レーザを構成するような場合におい
て、高精度に相互位置関係が設定された状態で容易にヒ
ートシンクに対して実装することができるようにした積
層型半導体装置の製造方法を提供しようとするものであ
る。
な点に鑑みなされたもので、特に積層される半導体相互
間に介在されるはんだ層において、その凝固時に生ずる
体積変化に伴う半導体素子相互間の位置ずれを確実に抑
制することができて、例えば複数の半導体レーザチップ
を積層して半導体レーザを構成するような場合におい
て、高精度に相互位置関係が設定された状態で容易にヒ
ートシンクに対して実装することができるようにした積
層型半導体装置の製造方法を提供しようとするものであ
る。
【０００６】
【課題を解決するための手段】この発明に係る積層型半
導体装置の製造方法は、重ね合わせて一体化すべき複数
の半導体素子を、それぞれその接合面相互間にはんだ層
を介して積層してその積層状態を保持させ、これを全体
的に加熱して前記半導体素子間に介在される前記はんだ
層を溶融し、さらにこの溶融されたはんだ層部を凝固さ
せるようにするもので、前記積層体の一方に対応する部
分の前記はんだ層が、他方に対応する部分のはんだ層に
比較して速やかに凝固されるように凝固時間に傾斜を持
たせるようにしている。例えば、前記積層体の一方に対
応する部分のはんだ層の融点が、前記他方に対応する部
分のはんだ層の融点に比較して高く設定されるようにす
るか、あるいは前記半導体素子の積層体の積層方向の一
方の設定された加熱手段によって積層体を加熱する。
導体装置の製造方法は、重ね合わせて一体化すべき複数
の半導体素子を、それぞれその接合面相互間にはんだ層
を介して積層してその積層状態を保持させ、これを全体
的に加熱して前記半導体素子間に介在される前記はんだ
層を溶融し、さらにこの溶融されたはんだ層部を凝固さ
せるようにするもので、前記積層体の一方に対応する部
分の前記はんだ層が、他方に対応する部分のはんだ層に
比較して速やかに凝固されるように凝固時間に傾斜を持
たせるようにしている。例えば、前記積層体の一方に対
応する部分のはんだ層の融点が、前記他方に対応する部
分のはんだ層の融点に比較して高く設定されるようにす
るか、あるいは前記半導体素子の積層体の積層方向の一
方の設定された加熱手段によって積層体を加熱する。
【０００７】また、熱伝導性の良好な材料で構成された
ヒートシンク上に、相互間にはんだ層を介して複数の半
導体レーザチップを積層し、この積層体を前記ヒートシ
ンクの方向に加圧して固定保持すると共に、はんだ層が
溶融させるように加熱するもので、ヒートシンクの裏面
側に加熱用ヒータが設定されるようにする。そして、前
記加圧された状態で前記溶融されたはんだ層を凝固させ
る。
ヒートシンク上に、相互間にはんだ層を介して複数の半
導体レーザチップを積層し、この積層体を前記ヒートシ
ンクの方向に加圧して固定保持すると共に、はんだ層が
溶融させるように加熱するもので、ヒートシンクの裏面
側に加熱用ヒータが設定されるようにする。そして、前
記加圧された状態で前記溶融されたはんだ層を凝固させ
る。
【０００８】
【作用】この様な積層型半導体装置の製造方法にあって
は、半導体素子がはんだ層を介して積層された状態で、
そのはんだ層が溶融されるように全体的に加熱される。
そして、このはんだ層が溶融された状態で冷却されては
んだ層が凝固するものであるが、この積層体の一方であ
る、例えばヒートシンクから最も遠い部分のはんだ層か
ら順次凝固される。具体的には、積層体の最も上側のは
んだ層がまず最初に凝固され、このはんだ層の両側の半
導体素子の相互が接合される。この状態では、他の接合
部分のはんだ層はまだ溶融状態にあり、凝固した部分の
はんだ層の体積変化による変位分が効果的に吸収され
て、複数半導体素子間の相互位置関係は高精度に保たれ
る。そして、以後は順次積層体の一方から（ヒートシン
クの反対側から）はんだ層が凝固されるようになり、積
層された半導体素子の相互位置関係が保たれたまま、こ
の複数の半導体素子の相互間が接合される。
は、半導体素子がはんだ層を介して積層された状態で、
そのはんだ層が溶融されるように全体的に加熱される。
そして、このはんだ層が溶融された状態で冷却されては
んだ層が凝固するものであるが、この積層体の一方であ
る、例えばヒートシンクから最も遠い部分のはんだ層か
ら順次凝固される。具体的には、積層体の最も上側のは
んだ層がまず最初に凝固され、このはんだ層の両側の半
導体素子の相互が接合される。この状態では、他の接合
部分のはんだ層はまだ溶融状態にあり、凝固した部分の
はんだ層の体積変化による変位分が効果的に吸収され
て、複数半導体素子間の相互位置関係は高精度に保たれ
る。そして、以後は順次積層体の一方から（ヒートシン
クの反対側から）はんだ層が凝固されるようになり、積
層された半導体素子の相互位置関係が保たれたまま、こ
の複数の半導体素子の相互間が接合される。
【０００９】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。この実施例はヒートシンクに対して複数の半
導体レーザチップを積層する半導体レーザを例にして示
すもので、図１で示すように銅あるいは鉄等の熱伝導性
の良好な材料によって構成したヒートシンク11の上に、
複数の半導体レーザチップ121 、122 、…を積層するこ
とによって、半導体レーザが構成される。
説明する。この実施例はヒートシンクに対して複数の半
導体レーザチップを積層する半導体レーザを例にして示
すもので、図１で示すように銅あるいは鉄等の熱伝導性
の良好な材料によって構成したヒートシンク11の上に、
複数の半導体レーザチップ121 、122 、…を積層するこ
とによって、半導体レーザが構成される。
【００１０】ここで、半導体レーザチップ121 、122 、
…は、それぞれＧａＡｓやＩｎＰの半導体基板上にエピ
タキシャル成長を行い、結晶中に各動作領域が形成され
るようにして構成される。一般的には、この半導体基板
はｎ型に構成され、その材料系としてはＧａＡｓ−Ａｌ
ＧａＡｓ系、ＩｎＧａＡｓＰ−ＩｎＰ系、ＩｎＧａＰ−
ＩｎＧａＡ；Ｐ系等がある。またエピタキシャル成長方
法としては、液層エピタキシャル、分子線エピタキシ、
有機金属気相エピタキシ等がある。
…は、それぞれＧａＡｓやＩｎＰの半導体基板上にエピ
タキシャル成長を行い、結晶中に各動作領域が形成され
るようにして構成される。一般的には、この半導体基板
はｎ型に構成され、その材料系としてはＧａＡｓ−Ａｌ
ＧａＡｓ系、ＩｎＧａＡｓＰ−ＩｎＰ系、ＩｎＧａＰ−
ＩｎＧａＡ；Ｐ系等がある。またエピタキシャル成長方
法としては、液層エピタキシャル、分子線エピタキシ、
有機金属気相エピタキシ等がある。
【００１１】この様に半導体基板上に所定のエピタキシ
ャル成長相を形成した半導体レーザ構造体に対して、オ
ーミックコンタクト電極を形成するもので、まずＰ型電
極を電子ビーム蒸着やスパッタ法によって所定の厚さに
成膜し、エッチングによって所定のパターンに加工する
もので、その後合金化の必要な材料についてはアニール
処理を行う。ここで、Ｐ型電極として使用される材料と
しては、例えばＡｕ−Ｚｎ／Ａｕ、Ｃｒ／Ａｕ、Ｍｏ／
Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等があるが、オーミックコンタ
クトが得られれば、適宜の材料が選定できる。
ャル成長相を形成した半導体レーザ構造体に対して、オ
ーミックコンタクト電極を形成するもので、まずＰ型電
極を電子ビーム蒸着やスパッタ法によって所定の厚さに
成膜し、エッチングによって所定のパターンに加工する
もので、その後合金化の必要な材料についてはアニール
処理を行う。ここで、Ｐ型電極として使用される材料と
しては、例えばＡｕ−Ｚｎ／Ａｕ、Ｃｒ／Ａｕ、Ｍｏ／
Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等があるが、オーミックコンタ
クトが得られれば、適宜の材料が選定できる。
【００１２】次にチップ化の際のへき開を容易にするた
め、基板側を研磨してウェーハ厚を１００μｍ程度にす
る。この厚さはキャビティ長（共振器長）の約１／３以
下でよく、キャビティ長は３００μｍ〜１ｍｍ程度であ
るが、薄い方が放熱性が良好であるので加工性からも５
０〜２００μｍが望ましい。ただし、へき開面を使用せ
ずにドライエッチングによって反射面を作成する場合は
この限りでない。
め、基板側を研磨してウェーハ厚を１００μｍ程度にす
る。この厚さはキャビティ長（共振器長）の約１／３以
下でよく、キャビティ長は３００μｍ〜１ｍｍ程度であ
るが、薄い方が放熱性が良好であるので加工性からも５
０〜２００μｍが望ましい。ただし、へき開面を使用せ
ずにドライエッチングによって反射面を作成する場合は
この限りでない。
【００１３】ｎ型電極は電子ビーム蒸着やスパッタ法等
によって所定の厚さで成膜されるもので、その材料とし
てはＡｕ−Ｇｅ／Ｎｉ／Ａｕ、Ａｕ−Ｓｎ／Ａｕ等があ
り、成膜後はアローイングを行ってｎ型電極とする。
によって所定の厚さで成膜されるもので、その材料とし
てはＡｕ−Ｇｅ／Ｎｉ／Ａｕ、Ａｕ−Ｓｎ／Ａｕ等があ
り、成膜後はアローイングを行ってｎ型電極とする。
【００１４】この様にして上部電極13および下部電極14
が両面に形成された例えば３個の半導体レーザチップ12
1 〜123 が、図１で示すようにヒートシンク11の表面に
形成された熱伝導性の良好な金属メッキによる金属層15
の上に積層されるもので、この様に積層された半導体レ
ーザチップ121 〜123 のそれぞれの相互間、および再下
層の半導体レーザチップ123 とヒートシンク11の金属層
15との間に、それぞれはんだ層Ａ〜Ｃ161 〜163 が介在
される。このレーザチップ121 〜123 を乗せる前に、サ
ブマウントとして表面に導電材料とはんだ層を設けたＳ
ｉ、Ｇｅ、ダイヤモンド等を乗せるようにしてもよい。
が両面に形成された例えば３個の半導体レーザチップ12
1 〜123 が、図１で示すようにヒートシンク11の表面に
形成された熱伝導性の良好な金属メッキによる金属層15
の上に積層されるもので、この様に積層された半導体レ
ーザチップ121 〜123 のそれぞれの相互間、および再下
層の半導体レーザチップ123 とヒートシンク11の金属層
15との間に、それぞれはんだ層Ａ〜Ｃ161 〜163 が介在
される。このレーザチップ121 〜123 を乗せる前に、サ
ブマウントとして表面に導電材料とはんだ層を設けたＳ
ｉ、Ｇｅ、ダイヤモンド等を乗せるようにしてもよい。
【００１５】このはんだ層161 〜163 は気相成長による
薄膜によって構成する場合は、電子ビーム蒸着や抵抗加
熱蒸着等の蒸着手段、あるいはスパッタ法等によって形
成できる。その材料としては、Ａｕ−Ｓｎ、Ａｕ−Ｓ
ｉ、Ｉｎ、Ｉｎ−Ｐｂ、Ｐｂ−Ｓｎ、Ａｕ−Ｐｂ、Ａｕ
−Ｇｅ等が用いられる。そして、積層部の各接着面の全
てのはんだ層161 〜163 の材料を同じ合金系によって構
成してもよいが、異なる材料系によって構成するように
してもよい。
薄膜によって構成する場合は、電子ビーム蒸着や抵抗加
熱蒸着等の蒸着手段、あるいはスパッタ法等によって形
成できる。その材料としては、Ａｕ−Ｓｎ、Ａｕ−Ｓ
ｉ、Ｉｎ、Ｉｎ−Ｐｂ、Ｐｂ−Ｓｎ、Ａｕ−Ｐｂ、Ａｕ
−Ｇｅ等が用いられる。そして、積層部の各接着面の全
てのはんだ層161 〜163 の材料を同じ合金系によって構
成してもよいが、異なる材料系によって構成するように
してもよい。
【００１６】ここで、はんだ層161 〜163 がシート状の
ペレットで構成した場合には薄膜化に限界があり、最下
層の半導体レーザチップ123 をヒートシンク11に対して
接着する際にはよいが、積層体相互間の接着に際して
は、溶融はんだの端面へのしみだし付着が起こる可能性
がある。したがって、チップ相互間のはんだ層161 およ
び162 としては、ペレット状のはんだよりも真空蒸着等
によって形成した薄膜はんだが望ましい。
ペレットで構成した場合には薄膜化に限界があり、最下
層の半導体レーザチップ123 をヒートシンク11に対して
接着する際にはよいが、積層体相互間の接着に際して
は、溶融はんだの端面へのしみだし付着が起こる可能性
がある。したがって、チップ相互間のはんだ層161 およ
び162 としては、ペレット状のはんだよりも真空蒸着等
によって形成した薄膜はんだが望ましい。
【００１７】この様にして電極13および14と共に所定の
はんだ層が形成されたならば、所定のサイズのチップ化
を行う。このときレーザ光の出力面は鏡面でないとレー
ザ発振が起こらないものであるため、へき開面とするか
あるいはドライエッチングによって発光端面を作製す
る。発光端面には、この端面の保護と光出力効率を向上
させるために低反射膜を形成し、他の端面に高反射膜を
形成する。その反射率は低反射膜で２〜２５％程度、高
反射膜で８０〜１００％程度が望ましい。これらの射膜
は、単層膜あるいは多層膜のいずれでもよいが、低反射
膜はＡｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＮx 、ＳｉＣ、Ｃ、Ｍ
g Ｏ等の単層膜で構成できるものであり、高反射膜はＡ
ｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＮx 、Ｃ、ＭｇＯ等とａ−Ｓ
ｉ、Ｃｒ2Ｏ3 、ＴｉＯ2 等の屈折率差のある多層膜で
構成することが望ましい。
はんだ層が形成されたならば、所定のサイズのチップ化
を行う。このときレーザ光の出力面は鏡面でないとレー
ザ発振が起こらないものであるため、へき開面とするか
あるいはドライエッチングによって発光端面を作製す
る。発光端面には、この端面の保護と光出力効率を向上
させるために低反射膜を形成し、他の端面に高反射膜を
形成する。その反射率は低反射膜で２〜２５％程度、高
反射膜で８０〜１００％程度が望ましい。これらの射膜
は、単層膜あるいは多層膜のいずれでもよいが、低反射
膜はＡｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＮx 、ＳｉＣ、Ｃ、Ｍ
g Ｏ等の単層膜で構成できるものであり、高反射膜はＡ
ｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＮx 、Ｃ、ＭｇＯ等とａ−Ｓ
ｉ、Ｃｒ2Ｏ3 、ＴｉＯ2 等の屈折率差のある多層膜で
構成することが望ましい。
【００１８】この様にして作製された半導体レーザチッ
プ121 〜123 が、図１で示すようにヒートシンク11、他
の半導体基板や回路基板等に接合して実装（ダイボン
ド）するもので、その実装方法について以下に説明す
る。
プ121 〜123 が、図１で示すようにヒートシンク11、他
の半導体基板や回路基板等に接合して実装（ダイボン
ド）するもので、その実装方法について以下に説明す
る。
【００１９】複数個、例えば３個の半導体レーザチップ
121 〜123 を、それぞれ位置合わせしてヒートシンク11
の金属層15の上に積み上げる。このとき、この積み上げ
られる半導体レーザチップ121 〜123 の搬送は、位置精
度の出し易い例えば真空ピンセット17を用いて行うもの
で、この真空ピンセット17は上方から加圧部材としても
作用させられ、積み重ねられた半導体レーザチップ121
〜123 が、位置合わせして積層された状態が保持される
ようにしている。
121 〜123 を、それぞれ位置合わせしてヒートシンク11
の金属層15の上に積み上げる。このとき、この積み上げ
られる半導体レーザチップ121 〜123 の搬送は、位置精
度の出し易い例えば真空ピンセット17を用いて行うもの
で、この真空ピンセット17は上方から加圧部材としても
作用させられ、積み重ねられた半導体レーザチップ121
〜123 が、位置合わせして積層された状態が保持される
ようにしている。
【００２０】この様にヒートシンク11上に半導体レーザ
チップ121 〜123 を積層して保持された状態で加熱し、
はんだ層161 〜163 が溶解されてその相互間が接着され
るようにする。そして、はんだ層161 〜163 が溶ける温
度となってから数秒ないし数分間その状態で放置し、そ
の後溶解されたはんだ層161 〜163 が凝固されるように
冷却する。
チップ121 〜123 を積層して保持された状態で加熱し、
はんだ層161 〜163 が溶解されてその相互間が接着され
るようにする。そして、はんだ層161 〜163 が溶ける温
度となってから数秒ないし数分間その状態で放置し、そ
の後溶解されたはんだ層161 〜163 が凝固されるように
冷却する。
【００２１】このはんだ層161 〜163 を溶解させるため
の加熱手段としては、ヒートシンク11および積層された
半導体レーザチップ121 〜123 の全体が位置ずれが生じ
ないように固定してから、例えば恒温槽等によって加熱
するようにしてもよいが、ヒートシンク11の裏面部に設
定されるヒータ18で加熱するようにしてもよい。
の加熱手段としては、ヒートシンク11および積層された
半導体レーザチップ121 〜123 の全体が位置ずれが生じ
ないように固定してから、例えば恒温槽等によって加熱
するようにしてもよいが、ヒートシンク11の裏面部に設
定されるヒータ18で加熱するようにしてもよい。
【００２２】ここで、半導体レーザチップ121 〜123 お
よびヒートシンク11それぞれの間のはんだ層（Ａ〜Ｃ）
161 〜163 のそれぞれ融点は“Ａ≧Ｂ≧Ｃ”の順に設定
されるもので、真空ピンセット17によって加圧された状
態で加熱される。そして、はんだ層161 〜163 が溶解さ
れさらに凝固されて積層面それぞれが接着されたなら
ば、この半導体レーザのコンタクトを取るために、最上
層の半導体レーザチップ121 の上部電極13と駆動回路配
線（図示せず）とを、Ａｕ、Ｐｔ等のワイヤでボンディ
ングする。その後、必要に応じて缶封入を行い完成品と
される。
よびヒートシンク11それぞれの間のはんだ層（Ａ〜Ｃ）
161 〜163 のそれぞれ融点は“Ａ≧Ｂ≧Ｃ”の順に設定
されるもので、真空ピンセット17によって加圧された状
態で加熱される。そして、はんだ層161 〜163 が溶解さ
れさらに凝固されて積層面それぞれが接着されたなら
ば、この半導体レーザのコンタクトを取るために、最上
層の半導体レーザチップ121 の上部電極13と駆動回路配
線（図示せず）とを、Ａｕ、Ｐｔ等のワイヤでボンディ
ングする。その後、必要に応じて缶封入を行い完成品と
される。
【００２３】すなわち、この様な製造方法にあっては半
導体レーザチップ121 〜123 をヒートシンク11の上に複
数層に重ねて実装するに際して、この複数のチップの接
合面を同時に加熱し、さらに各接合面それぞれに設定さ
れたはんだ層161 〜163 の融点を等しく設定する。ある
いは、はんだ層61〜163 のそれぞれの融点を、加熱部で
あるヒートシンク11の裏面部から遠くに設定されるはん
だ層161 の融点を近い位置のはんだ層162 さらに163 よ
りも高く設定する。そして、１度の加熱工程によって複
数の半導体レーザチップ121 〜123 が相互に接合される
ようにする。１度の加熱工程によって積層体の全ての接
合面における接着工程が行われるものであるため、積層
したときのレーザ発光面の位置精度を確実に高くするこ
とができると共に、工程が簡略化されて製造コストの低
減化を図れる。
導体レーザチップ121 〜123 をヒートシンク11の上に複
数層に重ねて実装するに際して、この複数のチップの接
合面を同時に加熱し、さらに各接合面それぞれに設定さ
れたはんだ層161 〜163 の融点を等しく設定する。ある
いは、はんだ層61〜163 のそれぞれの融点を、加熱部で
あるヒートシンク11の裏面部から遠くに設定されるはん
だ層161 の融点を近い位置のはんだ層162 さらに163 よ
りも高く設定する。そして、１度の加熱工程によって複
数の半導体レーザチップ121 〜123 が相互に接合される
ようにする。１度の加熱工程によって積層体の全ての接
合面における接着工程が行われるものであるため、積層
したときのレーザ発光面の位置精度を確実に高くするこ
とができると共に、工程が簡略化されて製造コストの低
減化を図れる。
【００２４】この様な１度の加熱工程によって積層体の
接合が行われるようにするために、はんだ層161 〜163
の融点がヒートシンク11から遠いほど高くされるように
している。したがって、加熱処理の終了後における冷却
時において、融点の高い最上層部のはんだ層161 が最初
の凝固する。すなわち、最初に最上層の半導体レーザチ
ップ121 とその次の半導体レーザチップ122 との接合面
がまず接合され、このときの他の接合面のはんだ層162
および163 は溶解された状態にある。この様な状態で
は、はんだ層が凝固して固体となりその体積が減少する
ようになるのは、最上層のはんだ層161 の界面のみであ
り、この場合最上層の半導体レーザチップ121 が真空ピ
ンセット17によって固定されているので、上部の２つの
レーザチップ121 と122 とは位置ずれなく接合される。
接合が行われるようにするために、はんだ層161 〜163
の融点がヒートシンク11から遠いほど高くされるように
している。したがって、加熱処理の終了後における冷却
時において、融点の高い最上層部のはんだ層161 が最初
の凝固する。すなわち、最初に最上層の半導体レーザチ
ップ121 とその次の半導体レーザチップ122 との接合面
がまず接合され、このときの他の接合面のはんだ層162
および163 は溶解された状態にある。この様な状態で
は、はんだ層が凝固して固体となりその体積が減少する
ようになるのは、最上層のはんだ層161 の界面のみであ
り、この場合最上層の半導体レーザチップ121 が真空ピ
ンセット17によって固定されているので、上部の２つの
レーザチップ121 と122 とは位置ずれなく接合される。
【００２５】この様にして最上層の半導体レーザチップ
121 と次の半導体レーザチップ122とが接合された後
に、その次の層のはんだ層162 が凝固される。すなわ
ち、複数の半導体レーザチップを積層した場合に、その
最上層の接合界面から順次時間を異ならせて、それらの
接合界面のはんだ層が凝固されるようになり、したがっ
て１度の加熱工程によって複数の半導体レーザチップの
積層体が、位置ずれを生ずることなく相互に接合され
る。
121 と次の半導体レーザチップ122とが接合された後
に、その次の層のはんだ層162 が凝固される。すなわ
ち、複数の半導体レーザチップを積層した場合に、その
最上層の接合界面から順次時間を異ならせて、それらの
接合界面のはんだ層が凝固されるようになり、したがっ
て１度の加熱工程によって複数の半導体レーザチップの
積層体が、位置ずれを生ずることなく相互に接合され
る。
【００２６】これまでの説明においては、はんだ層161
〜163 に傾斜をもって融点が設定されるようにしたが、
各はんだ層161 〜1634の融点が等しく設定されたとして
も、ヒータ18がヒートシンク11の裏面部に設定されてい
るため、加熱工程においてヒートシンク11からの距離に
対応してはんだ層161 〜163 に温度勾配が生ずる。すな
わち、ヒーシシンク11に近いほど温度が高くなり、この
ためはんだ層の融点をヒートシンク11から遠いほど高く
するようにした場合と同じ効果が得られる。
〜163 に傾斜をもって融点が設定されるようにしたが、
各はんだ層161 〜1634の融点が等しく設定されたとして
も、ヒータ18がヒートシンク11の裏面部に設定されてい
るため、加熱工程においてヒートシンク11からの距離に
対応してはんだ層161 〜163 に温度勾配が生ずる。すな
わち、ヒーシシンク11に近いほど温度が高くなり、この
ためはんだ層の融点をヒートシンク11から遠いほど高く
するようにした場合と同じ効果が得られる。
【００２７】はんだ層における融点を変えるためには、
その構成材料の組成を変化させればよい。真空蒸着等に
よって成膜された薄膜のはんだ層である場合には、その
膜厚を変えることによって微量な組成変更が可能であ
り、異なった融点のはんだ層を作製するために有利であ
る。
その構成材料の組成を変化させればよい。真空蒸着等に
よって成膜された薄膜のはんだ層である場合には、その
膜厚を変えることによって微量な組成変更が可能であ
り、異なった融点のはんだ層を作製するために有利であ
る。
【００２８】はんだ層の融点を変えるための手段につい
て説明する。例えば２つのチップを積層させる場合、同
じ材料系で構成する場合にチップ相互間の接着に共晶組
成を使用し、チップとヒートシンクとの接着にはこの共
晶組成から組成をずらせるようにする。
て説明する。例えば２つのチップを積層させる場合、同
じ材料系で構成する場合にチップ相互間の接着に共晶組
成を使用し、チップとヒートシンクとの接着にはこの共
晶組成から組成をずらせるようにする。
【００２９】例えばはんだ層にＡｕ−Ｓｎ合金を使用す
る場合、共晶組成Ａｕ（８０ｗ％）−Ｓｎ（２０ｗ％）
で、Ａｕ: ５０００Ａ（ここで、Ａ：オングストロー
ム）でＳｎ３３００Ａとし、非共晶組成Ａｕ（８４ｗ
％）−Ｓｎ（１６ｗ％）で、Ａｕ: ５０００ＡでＳｎ：
２８００Ａとすればよい。
る場合、共晶組成Ａｕ（８０ｗ％）−Ｓｎ（２０ｗ％）
で、Ａｕ: ５０００Ａ（ここで、Ａ：オングストロー
ム）でＳｎ３３００Ａとし、非共晶組成Ａｕ（８４ｗ
％）−Ｓｎ（１６ｗ％）で、Ａｕ: ５０００ＡでＳｎ：
２８００Ａとすればよい。
【００３０】図２はＡｕ−Ｓｎの状態図を示すもので、
縦軸は温度で横軸は組成比を示しているもので、この図
は平衡状態における状態図におけるある点の組成並びに
温度での組織状態を示している。組織状態とは、液体で
あるかまた固体であるか、さらにその混合系であるか示
し、また結晶状態をも示すものであるが、ここでは融点
が重要であるので、融点以外は省略している。
縦軸は温度で横軸は組成比を示しているもので、この図
は平衡状態における状態図におけるある点の組成並びに
温度での組織状態を示している。組織状態とは、液体で
あるかまた固体であるか、さらにその混合系であるか示
し、また結晶状態をも示すものであるが、ここでは融点
が重要であるので、融点以外は省略している。
【００３１】この図２において斜線で示した領域が液層
で、この斜線領域を区画する曲線が横軸で示した組成比
における融点となる。この組成比は上部の横軸で重量％
を示し、下部横軸で原子％を示している。そして、Ａｕ
−Ｓｎの合金においては共晶点は２つ存在するが、図の
共晶点Ａの点（Ａｕ８０ｗｔ％−Ｓｎ２０ｗｔ％）が通
常共晶点といわれる。
で、この斜線領域を区画する曲線が横軸で示した組成比
における融点となる。この組成比は上部の横軸で重量％
を示し、下部横軸で原子％を示している。そして、Ａｕ
−Ｓｎの合金においては共晶点は２つ存在するが、図の
共晶点Ａの点（Ａｕ８０ｗｔ％−Ｓｎ２０ｗｔ％）が通
常共晶点といわれる。
【００３２】この図２に基づいて組成比の異なる合金の
融点について説明すると、共晶組成（Ａｕ８０ｗｔ％−
Ｓｎ２０ｗｔ％）では融点が約２８０℃であり、Ｓｎの
組成を減らした組成（Ａｕ：８４ｗｔ％−Ｓｎ１６ｗｔ
％）では融点が約３９０℃である。したがって、この２
つの組成比の異なる合金においては、融点の差ΔＴｍ
は、約１００℃となる。
融点について説明すると、共晶組成（Ａｕ８０ｗｔ％−
Ｓｎ２０ｗｔ％）では融点が約２８０℃であり、Ｓｎの
組成を減らした組成（Ａｕ：８４ｗｔ％−Ｓｎ１６ｗｔ
％）では融点が約３９０℃である。したがって、この２
つの組成比の異なる合金においては、融点の差ΔＴｍ
は、約１００℃となる。
【００３３】また、異なる材料系を選択する場合におい
ては、共に共晶組成を選択するようにしてもよい。例え
ば、Ａｕ−ＳｉとＡｕ−Ｓｎの共晶組成を使用すれば、
その間の融点の差は１００℃程度とされる。この様には
んだ層の組成や材料を変えることによって、このはんだ
層の融点のコントロールが容易とされる。また合金組成
によって蒸着を行わなくとも、各構成材料の単膜を積層
して構成すれば、加熱時に相互拡散によって合金として
溶解される。
ては、共に共晶組成を選択するようにしてもよい。例え
ば、Ａｕ−ＳｉとＡｕ−Ｓｎの共晶組成を使用すれば、
その間の融点の差は１００℃程度とされる。この様には
んだ層の組成や材料を変えることによって、このはんだ
層の融点のコントロールが容易とされる。また合金組成
によって蒸着を行わなくとも、各構成材料の単膜を積層
して構成すれば、加熱時に相互拡散によって合金として
溶解される。
【００３４】次に具体的な実施例について説明する。
【００３５】［実施例１］半導体レーザにはＧａＡｓ／
ＡｌＧａＡｓ系半導体レーザを用いるもので、その素子
サイズは“６００×７００×１５０（μｍ）”とした。
そして、図３で示されるように２個の半導体レーザチッ
プ121 、122 を用意し、表面にＡｕをメッキしたヒート
シンク上11に積層して実装した。ここで、レーザチップ
121 、122の積層体を接合するはんだ層161 、162 とし
ては、Ａｕ−Ｓｎを用いるもので、チップ間を接合する
はんだ層にはＡｕ（７５ｗｔ％）−Ｓｎ（２５ｗｔ％）
の合金を用いると共に、ヒートシンク11に接合するはん
だ層にはＡｕ（８０ｗｔ％）−Ｓｎ（２０ｗｔ％）の共
晶組成を使用するようにした。このとき、上層のチップ
相互の接合面には“Ｓｎ：４０００Ａ、Ａｕ：４５００
Ａ”を成膜し、ヒートシンクとの接合面には“Ｓｎ：４
０００Ａ、Ａｕ：６０００Ａ”を成膜した。
ＡｌＧａＡｓ系半導体レーザを用いるもので、その素子
サイズは“６００×７００×１５０（μｍ）”とした。
そして、図３で示されるように２個の半導体レーザチッ
プ121 、122 を用意し、表面にＡｕをメッキしたヒート
シンク上11に積層して実装した。ここで、レーザチップ
121 、122の積層体を接合するはんだ層161 、162 とし
ては、Ａｕ−Ｓｎを用いるもので、チップ間を接合する
はんだ層にはＡｕ（７５ｗｔ％）−Ｓｎ（２５ｗｔ％）
の合金を用いると共に、ヒートシンク11に接合するはん
だ層にはＡｕ（８０ｗｔ％）−Ｓｎ（２０ｗｔ％）の共
晶組成を使用するようにした。このとき、上層のチップ
相互の接合面には“Ｓｎ：４０００Ａ、Ａｕ：４５００
Ａ”を成膜し、ヒートシンクとの接合面には“Ｓｎ：４
０００Ａ、Ａｕ：６０００Ａ”を成膜した。
【００３６】この様にして２つの半導体レーザチップ12
1 、122 をヒートシンク11上に出射面が平行になり且つ
水平方向の位置が等しくされるように設定し、積層され
たチップ121 、122 に真空ピンセット等で７５ｇの加重
が掛けられた状態でヒートシング11の裏面からヒータ18
によって全体を加熱してはんだ層161 、162 を溶解す
る。その後全体を冷却することによって各はんだ層161
、162 が凝固されるようにして、チップ積層体が一体
的に接合されるようにした。このとき、最大加熱温度は
３８０℃とし、この３８０℃における保持時間は２０秒
とした。
1 、122 をヒートシンク11上に出射面が平行になり且つ
水平方向の位置が等しくされるように設定し、積層され
たチップ121 、122 に真空ピンセット等で７５ｇの加重
が掛けられた状態でヒートシング11の裏面からヒータ18
によって全体を加熱してはんだ層161 、162 を溶解す
る。その後全体を冷却することによって各はんだ層161
、162 が凝固されるようにして、チップ積層体が一体
的に接合されるようにした。このとき、最大加熱温度は
３８０℃とし、この３８０℃における保持時間は２０秒
とした。
【００３７】［実施例２］図４にその実装状態を示すよ
うに、ＧａＡｓ／ＡｌＧａＡｓ系でレーザ素子が１つで
ある２つのシングルチップ124 、125 と、１つのチップ
に複数のレーザ素子がアレー構造となっている素子126
（この実施例では３つのレーザ素子がアレー構造となっ
ている）を、銅にＡｕメッキを施したヒートシンク11の
表面上に積層実装した。このときはんだ層161 〜163 に
はＡｕ−Ｓｎ合金を使用し、最下層の接合面のはんだ層
163 にはＡｕ（８０ｗ％）−Ｓｎ（２０ｗ％）の組成、
次の層のはんだ層162 にはＡｕ（８２ｗ％）−Ｓｎ（１
８ｗ％）の組成、さらに最上層のはんだ層161 にはＡｕ
（８４ｗ％）−Ｓｎ（１６ｗ％）の組成とした。この様
にヒートシンク11上にチップ124 、125 と共に素子126
を積層した後８０ｇの加重を掛けた状態でヒートシンク
11の裏面からヒータによって全体を加熱してはんだ層16
1 〜163 を溶解し、その後全体を冷却することによって
はんだ層161 〜163 を凝固して、この積層体を一体的に
接合した。
うに、ＧａＡｓ／ＡｌＧａＡｓ系でレーザ素子が１つで
ある２つのシングルチップ124 、125 と、１つのチップ
に複数のレーザ素子がアレー構造となっている素子126
（この実施例では３つのレーザ素子がアレー構造となっ
ている）を、銅にＡｕメッキを施したヒートシンク11の
表面上に積層実装した。このときはんだ層161 〜163 に
はＡｕ−Ｓｎ合金を使用し、最下層の接合面のはんだ層
163 にはＡｕ（８０ｗ％）−Ｓｎ（２０ｗ％）の組成、
次の層のはんだ層162 にはＡｕ（８２ｗ％）−Ｓｎ（１
８ｗ％）の組成、さらに最上層のはんだ層161 にはＡｕ
（８４ｗ％）−Ｓｎ（１６ｗ％）の組成とした。この様
にヒートシンク11上にチップ124 、125 と共に素子126
を積層した後８０ｇの加重を掛けた状態でヒートシンク
11の裏面からヒータによって全体を加熱してはんだ層16
1 〜163 を溶解し、その後全体を冷却することによって
はんだ層161 〜163 を凝固して、この積層体を一体的に
接合した。
【００３８】［実施例３］図５で示すようにＧａＡｓ／
ＡｌＧａＡｓ系半導体レーザチップ12と、Ｓｉウエハ21
の上に光導波路22、光スイッチ23、駆動回路24、さらに
レーザ光導入用プリズムレンズ25を設けた光集積回路26
と、セラミック基板27との接合を行ったもので、このと
きの接合構造は下からセラミック基板27、Ｓｉウエハ2
1、半導体レーザチップ12の順に設定される。半導体レ
ーザチップ12とＳｉウエハ21との接合面のはんだ層164
にはＡｕ−Ｓｉ共晶はんだを用い、Ｓｉウエハ21とセラ
ミック基板27との接合面のはんだ層165 にはＡｕ−Ｓｎ
はんだを用いた。ここで、セラミック基板27上にはＡｕ
メッキ28処理を施し、これらをヒータの上に乗せてＳｉ
ウエハを１００ｇおよび半導体レーザチップ12にそれぞ
れ８０ｇの加重で加圧した。そして、４００℃の温度で
加熱してはんだ層の溶解を行うようにした。
ＡｌＧａＡｓ系半導体レーザチップ12と、Ｓｉウエハ21
の上に光導波路22、光スイッチ23、駆動回路24、さらに
レーザ光導入用プリズムレンズ25を設けた光集積回路26
と、セラミック基板27との接合を行ったもので、このと
きの接合構造は下からセラミック基板27、Ｓｉウエハ2
1、半導体レーザチップ12の順に設定される。半導体レ
ーザチップ12とＳｉウエハ21との接合面のはんだ層164
にはＡｕ−Ｓｉ共晶はんだを用い、Ｓｉウエハ21とセラ
ミック基板27との接合面のはんだ層165 にはＡｕ−Ｓｎ
はんだを用いた。ここで、セラミック基板27上にはＡｕ
メッキ28処理を施し、これらをヒータの上に乗せてＳｉ
ウエハを１００ｇおよび半導体レーザチップ12にそれぞ
れ８０ｇの加重で加圧した。そして、４００℃の温度で
加熱してはんだ層の溶解を行うようにした。
【００３９】［実施例４］半導体レーザにはＧａＡｓ／
ＡｌＧａＡｓ系半導体レーザを用い、素子サイズは“６
００×５００×１２０（μｍ）”とした。この様に構成
された２個のレーザチップを銅にＡｕメッキを施したヒ
ートシンクに積層実装するもので、このときのはんだ層
としてはＡｕ−Ｓｎを用い、Ｓｎ：５０００ＡでＡｕ：
７５００Ａを成膜した。２つの半導体レーザチップをヒ
ートシンク上に出射面が平行になり且つ水平方向の位置
を等しくされるよう設置し、チップに１００ｇの加重を
掛けた状態で、ヒートシンクの裏面からヒータにより全
体を加熱してはんだ層を溶解すると共に、その後冷却す
ることにより、溶解はんだを凝固させた。このとき、最
大加熱温度は３６０℃とし、３６０℃での保持時間は２
０秒とした。
ＡｌＧａＡｓ系半導体レーザを用い、素子サイズは“６
００×５００×１２０（μｍ）”とした。この様に構成
された２個のレーザチップを銅にＡｕメッキを施したヒ
ートシンクに積層実装するもので、このときのはんだ層
としてはＡｕ−Ｓｎを用い、Ｓｎ：５０００ＡでＡｕ：
７５００Ａを成膜した。２つの半導体レーザチップをヒ
ートシンク上に出射面が平行になり且つ水平方向の位置
を等しくされるよう設置し、チップに１００ｇの加重を
掛けた状態で、ヒートシンクの裏面からヒータにより全
体を加熱してはんだ層を溶解すると共に、その後冷却す
ることにより、溶解はんだを凝固させた。このとき、最
大加熱温度は３６０℃とし、３６０℃での保持時間は２
０秒とした。
【００４０】この例では、複数のはんだ層の融点は等し
く設定されるものであるが、ヒートシンクの裏面からの
み加熱することにより、ヒータからの距離に応じて温度
傾斜が生じて、はんだ層の融点を異なるように設定して
場合と同等の効果が発揮できる。
く設定されるものであるが、ヒートシンクの裏面からの
み加熱することにより、ヒータからの距離に応じて温度
傾斜が生じて、はんだ層の融点を異なるように設定して
場合と同等の効果が発揮できる。
【００４１】
【発明の効果】以上のようにこの発明に係る積層型半導
体装置の製造方法によれば、特にはんだ層を介して半導
体素子を積層するに際して、この積層される半導体素子
の相互間のはんだ層が溶解された後にその凝固時に生ず
る体積変化に伴う半導体素子相互間の位置ずれが確実に
抑制される。例えば複数の半導体レーザチップを積層し
て半導体レーザを構成する場合、高精度に相互位置関係
が設定された状態で積層し、さらに容易にヒートシンク
に対して実装することができ、信頼性の高い半導体レー
ザが容易且つ確実に作製できるようになる。
体装置の製造方法によれば、特にはんだ層を介して半導
体素子を積層するに際して、この積層される半導体素子
の相互間のはんだ層が溶解された後にその凝固時に生ず
る体積変化に伴う半導体素子相互間の位置ずれが確実に
抑制される。例えば複数の半導体レーザチップを積層し
て半導体レーザを構成する場合、高精度に相互位置関係
が設定された状態で積層し、さらに容易にヒートシンク
に対して実装することができ、信頼性の高い半導体レー
ザが容易且つ確実に作製できるようになる。
【図１】この発明に一実施例に係る積層型半導体装置の
製造方法を説明するための半導体レーザの断面構造を示
す図。
製造方法を説明するための半導体レーザの断面構造を示
す図。
【図２】接合に使用されるＡｕ：Ｓｎのはんだ層の状態
図を示す図。
図を示す図。
【図３】この発明の第２の実施例を説明するための断面
構成図。
構成図。
【図４】この発明の第３の実施例を説明するための断面
構成図。
構成図。
【図５】この発明の第４の実施例を説明するための図。
11…ヒートシンク、121 、122 、…半導体レーザチッ
プ、13…上部電極、14…下部電極、15…金属層、161 、
162 、…はんだ層、17…真空ピンセット、18…ヒータ。
プ、13…上部電極、14…下部電極、15…金属層、161 、
162 、…はんだ層、17…真空ピンセット、18…ヒータ。
Claims (7)
- 【請求項１】 重ね合わせて一体化すべき複数の半導体
素子をそれぞれその接合面にはんだ層を介して積層して
その積層状態を保持させる第１の工程と、 前記複数の半導体素子の積層体を全体的に加熱して、前
記半導体素子間に介在される前記はんだ層を溶融する第
２の工程と、 前記溶融されたはんだ層部を凝固させる第３の工程とを
具備し、 前記積層体の一方に対応する部分の前記はんだ層が、他
方に対応する部分のはんだ層に比較して速やかに凝固さ
れるように凝固時間に傾斜を持たせたことを特徴とする
積層型半導体装置の製造方法。 - 【請求項２】 前記積層体の一方に対応する部分のはん
だ層の融点が、前記他方に対応する部分のはんだ層の融
点に比較して高く設定されるようにした請求項１記載の
積層型半導体装置の製造方法。 - 【請求項３】 前記第２の工程では、前記半導体素子の
積層体の積層方向の一方の設定された加熱手段によって
加熱する手段を含み構成される請求項１記載の積層型半
導体装置の製造方法。 - 【請求項４】 前記積層される複数の半導体素子の相互
間に介在されるはんだ層の融点を等しく設定するように
した請求項３記載の積層型半導体装置の製造方法。 - 【請求項５】 熱伝導性の良好な材料で構成されたヒー
トシンク上に、相互間にはんだ層を介して複数の半導体
レーザチップを積層し、この積層体を前記ヒートシンク
の方向に加圧して固定保持するチップ保持工程と、 前記半導体レーザチップ間のはんだ層を溶融させるよう
に全体的に加熱する加熱工程と、 前記加圧された状態で前記溶融されたはんだ層を凝固さ
せる冷却工程とを具備し、 この冷却工程では前記ヒートシンクから遠いはんだ層か
ら順次時間を異ならせて凝固されるようにしたことを特
徴とする積層型半導体装置の製造方法。 - 【請求項６】 前記加熱工程では、前記ヒートシンクの
裏面に設定されたヒータによって前記積層体が全体的に
加熱されるようにした請求項５記載の積層型半導体装置
の製造方法。 - 【請求項７】 前記ヒートシンクから遠い位置に設定さ
れる前記はんだ層の融点が、前記ヒートシンクから近い
位置に設定される前記はんだ層の融点に比較して高く設
定されるようにした請求項５記載の積層型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06321294A JP3269251B2 (ja) | 1994-03-31 | 1994-03-31 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06321294A JP3269251B2 (ja) | 1994-03-31 | 1994-03-31 | 積層型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273401A true JPH07273401A (ja) | 1995-10-20 |
| JP3269251B2 JP3269251B2 (ja) | 2002-03-25 |
Family
ID=13222672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06321294A Expired - Fee Related JP3269251B2 (ja) | 1994-03-31 | 1994-03-31 | 積層型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269251B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341040A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 光半導体モジュール及びその製造方法 |
| JP2006518102A (ja) * | 2003-01-31 | 2006-08-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 薄膜半導体素子およびその製造方法 |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2008016704A (ja) * | 2006-07-07 | 2008-01-24 | Sony Corp | 半導体レーザ装置の製造方法および製造装置 |
| WO2008044769A1 (en) * | 2006-10-13 | 2008-04-17 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device |
| JP2009200531A (ja) * | 2001-04-10 | 2009-09-03 | Osram Opto Semiconductors Gmbh | 放射線を発する構成素子に用いられる導体フレームおよびハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 |
| JP2010183120A (ja) * | 1998-05-06 | 2010-08-19 | Xerox Corp | フリップチップ接合で製作した多重波長レーザアレー |
| US8524573B2 (en) | 2003-01-31 | 2013-09-03 | Osram Opto Semiconductors Gmbh | Method for separating a semiconductor layer from a substrate by irradiating with laser pulses |
| US8575003B2 (en) | 2002-01-31 | 2013-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component |
| CN115327713A (zh) * | 2022-07-31 | 2022-11-11 | 山东华云光电技术有限公司 | 一种接收端带有温度补偿功能的工业级光模块 |
| CN115327713B (zh) * | 2022-07-31 | 2024-06-04 | 山东华云光电技术有限公司 | 一种接收端带有温度补偿功能的工业级光模块 |
-
1994
- 1994-03-31 JP JP06321294A patent/JP3269251B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341040A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 光半導体モジュール及びその製造方法 |
| JP2010183120A (ja) * | 1998-05-06 | 2010-08-19 | Xerox Corp | フリップチップ接合で製作した多重波長レーザアレー |
| JP2009200531A (ja) * | 2001-04-10 | 2009-09-03 | Osram Opto Semiconductors Gmbh | 放射線を発する構成素子に用いられる導体フレームおよびハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 |
| US8575003B2 (en) | 2002-01-31 | 2013-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component |
| US8598014B2 (en) | 2002-01-31 | 2013-12-03 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor element |
| US8524573B2 (en) | 2003-01-31 | 2013-09-03 | Osram Opto Semiconductors Gmbh | Method for separating a semiconductor layer from a substrate by irradiating with laser pulses |
| JP2006518102A (ja) * | 2003-01-31 | 2006-08-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 薄膜半導体素子およびその製造方法 |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2008016704A (ja) * | 2006-07-07 | 2008-01-24 | Sony Corp | 半導体レーザ装置の製造方法および製造装置 |
| WO2008044769A1 (en) * | 2006-10-13 | 2008-04-17 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device |
| US7880177B2 (en) | 2006-10-13 | 2011-02-01 | Sanyo Electric Co., Ltd. | Semiconductor light-emitting device, illuminator and method of manufacturing semiconductor light-emitting device |
| CN115327713A (zh) * | 2022-07-31 | 2022-11-11 | 山东华云光电技术有限公司 | 一种接收端带有温度补偿功能的工业级光模块 |
| CN115327713B (zh) * | 2022-07-31 | 2024-06-04 | 山东华云光电技术有限公司 | 一种接收端带有温度补偿功能的工业级光模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269251B2 (ja) | 2002-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230124445A1 (en) | Heterogeneous substrate bonding for photonic integration | |
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
| US7724791B2 (en) | Method of manufacturing laser diode packages and arrays | |
| US6027957A (en) | Controlled solder interdiffusion for high power semiconductor laser diode die bonding | |
| JP5361381B2 (ja) | 半導体構成素子を製作するための方法及び薄膜半導体構成素子 | |
| KR101522055B1 (ko) | 박막 기술을 이용한 광전 소자의 제조 방법 | |
| KR20050061452A (ko) | 서브 마운트 및 반도체 장치 | |
| US7079563B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| KR20060129526A (ko) | 서브 장착부가 없는 플립칩 발광 다이오드 장치 | |
| JP2001168444A (ja) | 半導体発光素子、その製造方法および配設基板 | |
| JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
| KR20010013085A (ko) | 발광 소자의 제조 방법 | |
| US5521931A (en) | Nonmonolithic arrays of accurately positioned diode lasers | |
| JPH07273401A (ja) | 積層型半導体装置の製造方法 | |
| JPH06283807A (ja) | スタックレーザ | |
| JP3912130B2 (ja) | サブマウント | |
| US5636235A (en) | Semiconductor laser device including columns of semiconductor lasers with non-central light emitting regions | |
| JP4755199B2 (ja) | 多波長集積半導体レーザ装置の製造方法 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH09162488A (ja) | 大出力用半導体レーザ素子 | |
| JP2019046868A (ja) | 発光装置の製造方法 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPH11168075A (ja) | 半導体装置の製造方法 | |
| CN102005700B (zh) | 半导体激光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |