JPH07273154A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07273154A JPH07273154A JP6059159A JP5915994A JPH07273154A JP H07273154 A JPH07273154 A JP H07273154A JP 6059159 A JP6059159 A JP 6059159A JP 5915994 A JP5915994 A JP 5915994A JP H07273154 A JPH07273154 A JP H07273154A
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- pad
- leads
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッド間のピッチが狭くなってもインナリー
ドと結線可能な、微細化に対応した半導体装置を得る。 【構成】 半導体チップ上のパッドと、インナリードと
を、非導電性のベースの表面に帯状のリードの複数をス
トライプ状に形成した異方性導電テープにおける前記導
電性リードによって電気的に接続したものとして構成さ
れる。
ドと結線可能な、微細化に対応した半導体装置を得る。 【構成】 半導体チップ上のパッドと、インナリードと
を、非導電性のベースの表面に帯状のリードの複数をス
トライプ状に形成した異方性導電テープにおける前記導
電性リードによって電気的に接続したものとして構成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップとリード
フレームを接続した半導体装置に関する。
フレームを接続した半導体装置に関する。
【０００２】
【従来の技術】半導体チップとインナリードを接続する
配線技術としては、各種のものがあり、例えば、ワイヤ
ボンディングや段着ワイヤボンディングがある。一般
に、ワイヤボンディングによる配線可能な最小のパッド
ピッチは１２０μｍ、段着ワイヤボンディングでは１０
０μｍと考えられている。近年、半導体装置がさらに高
集積化されるに至っている。高集積化に伴ってパッドピ
ッチが縮小されてきている。ピッチがあまり狭くなる
と、キャピラリが干渉すること等によってワイヤボンデ
ィングでは対応できなくなる。このため、従来のワイヤ
ボンディングで対応できない狭いピッチのものには、Ｔ
ＡＢ技術が活用されている。ＴＡＢ技術では、配線可能
な最小のパッドピッチは８０μｍと考えられている。
配線技術としては、各種のものがあり、例えば、ワイヤ
ボンディングや段着ワイヤボンディングがある。一般
に、ワイヤボンディングによる配線可能な最小のパッド
ピッチは１２０μｍ、段着ワイヤボンディングでは１０
０μｍと考えられている。近年、半導体装置がさらに高
集積化されるに至っている。高集積化に伴ってパッドピ
ッチが縮小されてきている。ピッチがあまり狭くなる
と、キャピラリが干渉すること等によってワイヤボンデ
ィングでは対応できなくなる。このため、従来のワイヤ
ボンディングで対応できない狭いピッチのものには、Ｔ
ＡＢ技術が活用されている。ＴＡＢ技術では、配線可能
な最小のパッドピッチは８０μｍと考えられている。
【０００３】
【発明が解決しようとする課題】上記したことからわか
るように、ＴＡＢ技術は、ワイヤボンディングでは接続
できない程狭いピッチのものについて使われている。し
かしながら、ＴＡＢ技術においては、半導体チップ上の
パッドと、ＴＡＢテープの電極部分、例えば、インナリ
ード先端部分との位置合わせが難しいという難点があ
る。この難点が不良発生の原因の一つとなっている。こ
の不良発生は、パッドピッチが６０μｍ以下になったと
き、特に顕著になると考えられる。
るように、ＴＡＢ技術は、ワイヤボンディングでは接続
できない程狭いピッチのものについて使われている。し
かしながら、ＴＡＢ技術においては、半導体チップ上の
パッドと、ＴＡＢテープの電極部分、例えば、インナリ
ード先端部分との位置合わせが難しいという難点があ
る。この難点が不良発生の原因の一つとなっている。こ
の不良発生は、パッドピッチが６０μｍ以下になったと
き、特に顕著になると考えられる。
【０００４】本発明は、上記に鑑みてなされたもので、
パッド間のピッチが狭くなってもインナリードと結線可
能な、微細化に対応した半導体装置を提供することにあ
る。
パッド間のピッチが狭くなってもインナリードと結線可
能な、微細化に対応した半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の第１の半導体装
置は、半導体チップ上のパッドと、インナリードとを、
非導電性のベースの表面に帯状のリードの複数をストラ
イプ状に形成した異方性導電テープにおける前記導電性
リードによって電気的に接続したものとして構成されて
いる。
置は、半導体チップ上のパッドと、インナリードとを、
非導電性のベースの表面に帯状のリードの複数をストラ
イプ状に形成した異方性導電テープにおける前記導電性
リードによって電気的に接続したものとして構成されて
いる。
【０００６】本発明の第２の半導体装置は、第１の半導
体装置において、前記半導体チップ上における前記パッ
ド間の第１ピッチはインナリード間の第２ピッチよりも
狭いものとして構成されており、前記異方性導電テープ
における複数の前記導電性リードは、前記パッドに対応
する一端側のピッチが前記インナリードに対応する他端
側のピッチよりも狭いものとして構成されている。
体装置において、前記半導体チップ上における前記パッ
ド間の第１ピッチはインナリード間の第２ピッチよりも
狭いものとして構成されており、前記異方性導電テープ
における複数の前記導電性リードは、前記パッドに対応
する一端側のピッチが前記インナリードに対応する他端
側のピッチよりも狭いものとして構成されている。
【０００７】
【作用】半導体チップのパッドとインナリードとは異方
性導電テープによって電気的に接続されている。つま
り、パッドとインナリードとは直接接続されることな
く、異方性導電テープにおけるリードによって接続され
る。このため、両者を直接接続する場合に比べて、位置
決めはより容易に且つ短時間で行われる。さらに両者は
直接接続されないことから、パッドピッチとインナリー
ドピッチとが同一である必要はない。
性導電テープによって電気的に接続されている。つま
り、パッドとインナリードとは直接接続されることな
く、異方性導電テープにおけるリードによって接続され
る。このため、両者を直接接続する場合に比べて、位置
決めはより容易に且つ短時間で行われる。さらに両者は
直接接続されないことから、パッドピッチとインナリー
ドピッチとが同一である必要はない。
【０００８】
【実施例】本発明の実施例は、半導体チップ１の各パッ
ド１ａとＴＡＢテープ２におけるインナリード２ａ、２
ａ…とを異方性導電テープ３によって電気的に接続した
ものである。
ド１ａとＴＡＢテープ２におけるインナリード２ａ、２
ａ…とを異方性導電テープ３によって電気的に接続した
ものである。
【０００９】より詳しくは、半導体チップ１は、図１か
らわかるように、その上面に所定の間隔でパッド１ａ、
１ａ、…が設けられている。その半導体チップのパッド
１ａ、１ａ、…と所定の距離をおいて、ＴＡＢテープ２
に形成されたインナリード２ａ、２ａ、…が対向してい
る。インナリード２ａ、２ａ同士のピッチは、パッドピ
ッチよりも広いものとなっている。インナリード２ａ、
２ａ、…が走る方向と、パッド１ａ、１ａ、…が縁１ｂ
に向かう方向とを同じｘ方向としている（バランストＰ
ａｄ／Ｉｎｎｅｒ Ｌｅａｄデザイン）。図示したＴＡ
Ｂテープ２において２ｂはテストパッド、２ｃはスプロ
ケットホールである。上記パッド１ａとインナリード２
ａとを電気的に接続する異方性導電テープ３は、台形状
のポリイミド等の絶縁材製のベース３ａ上に、接着剤３
ｃを介して、導電性リード３ｂ、３ｂ、…をほぼ長手方
向に筋状（ストライプ状）に設けたものとして構成され
ている。導電性リード３ｂ、３ｂ、…間のパッド側は狭
く、インナリード側は広くなっている。導電性リード３
ｂとしては、各種のものを利用でき、例えば、カーボン
ファイバーや電解Ｃｕ箔をエッチングしたエッチングリ
ードを利用することができる。導電性リード３ｂをベー
ス３ａに接着するための、図３に示す接着剤３ｃとして
は、エポキシ樹脂等の熱硬化樹脂や感圧性の熱可塑性樹
脂が使用できる。導電性リード３ｂの材質によっては、
接着剤３ｃを使用することなく、ベース３ａ上に形成す
ることもできる。
らわかるように、その上面に所定の間隔でパッド１ａ、
１ａ、…が設けられている。その半導体チップのパッド
１ａ、１ａ、…と所定の距離をおいて、ＴＡＢテープ２
に形成されたインナリード２ａ、２ａ、…が対向してい
る。インナリード２ａ、２ａ同士のピッチは、パッドピ
ッチよりも広いものとなっている。インナリード２ａ、
２ａ、…が走る方向と、パッド１ａ、１ａ、…が縁１ｂ
に向かう方向とを同じｘ方向としている（バランストＰ
ａｄ／Ｉｎｎｅｒ Ｌｅａｄデザイン）。図示したＴＡ
Ｂテープ２において２ｂはテストパッド、２ｃはスプロ
ケットホールである。上記パッド１ａとインナリード２
ａとを電気的に接続する異方性導電テープ３は、台形状
のポリイミド等の絶縁材製のベース３ａ上に、接着剤３
ｃを介して、導電性リード３ｂ、３ｂ、…をほぼ長手方
向に筋状（ストライプ状）に設けたものとして構成され
ている。導電性リード３ｂ、３ｂ、…間のパッド側は狭
く、インナリード側は広くなっている。導電性リード３
ｂとしては、各種のものを利用でき、例えば、カーボン
ファイバーや電解Ｃｕ箔をエッチングしたエッチングリ
ードを利用することができる。導電性リード３ｂをベー
ス３ａに接着するための、図３に示す接着剤３ｃとして
は、エポキシ樹脂等の熱硬化樹脂や感圧性の熱可塑性樹
脂が使用できる。導電性リード３ｂの材質によっては、
接着剤３ｃを使用することなく、ベース３ａ上に形成す
ることもできる。
【００１０】上記異方性導電テープ３によって、チップ
１上のパッド１ａのインナリード２ａが、図２、図３に
示すように、電気的に接続される。即ち、図１のテープ
３を反転してチップ１上のパッド１ａとインナリード２
ａ上に被せる。その状態においてテープ３とパッド１ａ
及びインナリード２ａとの間にそれぞれバンプ４、５を
挟んでいる。バンプ４、５としては、ニッケル、銅、又
は銀メッキガラスビーズ等を用いることができる。パッ
ド１ａは、バンプ４、導電性のリード３ｂ、バンプ５を
介してインナリード２ａと電気的に接続される。より詳
しくは、図２において、パッド１ａ（１）とインナリー
ド２ａ（１）とについてみれば、両者は導電性リード３
ｂ（１）、３ｂ（２）によって電気的に接続される。他
のパッド１ａとインナリード２ａとの関係においても同
じである。而して、このようなパッド１ａとインナリー
ド２ａとの接続は、テープ３を、特別に煩雑な位置合わ
せ等の注意を払うことなく、単に、パッド１ａとインナ
リード２ａ上に被せれば実施され、その作業は極めて簡
単に行える。
１上のパッド１ａのインナリード２ａが、図２、図３に
示すように、電気的に接続される。即ち、図１のテープ
３を反転してチップ１上のパッド１ａとインナリード２
ａ上に被せる。その状態においてテープ３とパッド１ａ
及びインナリード２ａとの間にそれぞれバンプ４、５を
挟んでいる。バンプ４、５としては、ニッケル、銅、又
は銀メッキガラスビーズ等を用いることができる。パッ
ド１ａは、バンプ４、導電性のリード３ｂ、バンプ５を
介してインナリード２ａと電気的に接続される。より詳
しくは、図２において、パッド１ａ（１）とインナリー
ド２ａ（１）とについてみれば、両者は導電性リード３
ｂ（１）、３ｂ（２）によって電気的に接続される。他
のパッド１ａとインナリード２ａとの関係においても同
じである。而して、このようなパッド１ａとインナリー
ド２ａとの接続は、テープ３を、特別に煩雑な位置合わ
せ等の注意を払うことなく、単に、パッド１ａとインナ
リード２ａ上に被せれば実施され、その作業は極めて簡
単に行える。
【００１１】上記のように、本発明の実施例によれば、
位置決めはパッドとインナリードとを直接接続するので
はなく、異方性導電テープによって接続するようにした
ので、パッドピッチとインナリードピッチとが同一でな
くとも、つまり、パッドピッチがインナリードピッチよ
りも狭くなっていても、特別に難しい位置決め作業は必
要なく、単に、テープ３をパッド１ａとインナリード２
ａ上に重ねればよく、作業時間が短縮される。このよう
なテープ３を用いれば、具体的には、最小のパッドピッ
チは５０μｍまで可能となり、パッド部の位置わ合せに
要する時間も、従来は０．３ｓｅｃであったものが０．
１ｓｅｃ以下に短縮することができる。
位置決めはパッドとインナリードとを直接接続するので
はなく、異方性導電テープによって接続するようにした
ので、パッドピッチとインナリードピッチとが同一でな
くとも、つまり、パッドピッチがインナリードピッチよ
りも狭くなっていても、特別に難しい位置決め作業は必
要なく、単に、テープ３をパッド１ａとインナリード２
ａ上に重ねればよく、作業時間が短縮される。このよう
なテープ３を用いれば、具体的には、最小のパッドピッ
チは５０μｍまで可能となり、パッド部の位置わ合せに
要する時間も、従来は０．３ｓｅｃであったものが０．
１ｓｅｃ以下に短縮することができる。
【００１２】
【発明の効果】本発明によれば、半導体チップ上のパッ
ドとインナリードとを電気的に接続するのに、電気的絶
縁性のベース上に導電性リードを付した異方性導電テー
プを用いるようにしたので、パッド間のピッチとインナ
リード間のピッチに直接拘りなく、導電性リードをそれ
らのピッチに合った所望のものとすることにより、両者
を短時間で確実に電気的に接続することができる。
ドとインナリードとを電気的に接続するのに、電気的絶
縁性のベース上に導電性リードを付した異方性導電テー
プを用いるようにしたので、パッド間のピッチとインナ
リード間のピッチに直接拘りなく、導電性リードをそれ
らのピッチに合った所望のものとすることにより、両者
を短時間で確実に電気的に接続することができる。
【図１】本発明の一実施例の半導体装置における要部の
各部材の分離反転状態での平面図。
各部材の分離反転状態での平面図。
【図２】図１の半導体装置の各部材の接続状態の平面
図。
図。
【図３】図２の半導体装置の側面図。
１ 半導体チップ １ａ パッド ２ ＴＡＢテープ ２ａ インナリード ３ 異方性導電テープ ３ａ 絶縁性ベース ３ｂ 導電性リード ３ｃ 接着剤 ４、５ バンプ
Claims (2)
- 【請求項１】半導体チップ上のパッドと、インナリード
とを、非導電性のベースの表面に帯状のリードの複数を
ストライプ状に形成した異方性導電テープにおける前記
導電性リードによって電気的に接続したことを特徴とす
る半導体装置。 - 【請求項２】前記半導体チップ上における前記パッド間
の第１ピッチはインナリード間の第２ピッチよりも狭い
ものとして構成されており、前記異方性導電テープにお
ける複数の前記導電性リードは、前記パッドに対応する
一端側のピッチが前記インナリードに対応する他端側の
ピッチよりも狭いものとして構成されている、請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6059159A JPH07273154A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6059159A JPH07273154A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273154A true JPH07273154A (ja) | 1995-10-20 |
Family
ID=13105316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6059159A Pending JPH07273154A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990065491A (ko) * | 1998-01-14 | 1999-08-05 | 윤종용 | 이방성 도전 필름 구조 |
| JP2006332415A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体装置 |
-
1994
- 1994-03-29 JP JP6059159A patent/JPH07273154A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990065491A (ko) * | 1998-01-14 | 1999-08-05 | 윤종용 | 이방성 도전 필름 구조 |
| JP2006332415A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US6016013A (en) | Semiconductor device mounting structure | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JP6092729B2 (ja) | プローブカード及びその製造方法 | |
| JPH07273154A (ja) | 半導体装置 | |
| JPH10233401A (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JP2005311043A (ja) | 半導体装置とこの検査方法および検査装置 | |
| JP2001284394A (ja) | 半導体素子 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001244615A (ja) | 配線基板とそれを用いた半導体装置およびその製造方法 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3947190B2 (ja) | 半導体チップの実装方法 | |
| KR20010055261A (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPH0513512A (ja) | キヤリアテープ | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH039541A (ja) | 半導体装置の製造方法 | |
| JPH1117060A (ja) | Ｂｇａ型半導体装置 | |
| JPH03132049A (ja) | 半導体装置の実装方法 |