JPH07271767A - ベクトル演算処理装置 - Google Patents
ベクトル演算処理装置Info
- Publication number
- JPH07271767A JPH07271767A JP5970794A JP5970794A JPH07271767A JP H07271767 A JPH07271767 A JP H07271767A JP 5970794 A JP5970794 A JP 5970794A JP 5970794 A JP5970794 A JP 5970794A JP H07271767 A JPH07271767 A JP H07271767A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- arithmetic
- preprocessing
- vector
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 同一の処理を複数回繰返し実行する演算処理
に対して、従来の縦長のパイプライン構成の性能をあま
り低下させずにハードウェア量を削減する。 【構成】 前処理部４は、連続する複数のオペランドを
入力して、パイプライン構成の演算のための前処理を順
次に行う。繰返し処理部７，８は、前処理部４のそれぞ
れの前処理結果を受けて、同一の処理の繰返し部分を抽
出した演算処理を並行に行う。後処理部１１は、繰返し
処理部７，８の各出力を順次に使用して、パイプライン
構成の演算に対する最終処理を行う。前処理部４と後処
理部１１との間に繰返し処理部７，８を並列に並べて挿
入する構成を用いて、連続する一連の順序づけられたベ
クトルデータの各々の要素を繰返し処理部７，８の処理
時間に応じて順次に読込んで演算する。
に対して、従来の縦長のパイプライン構成の性能をあま
り低下させずにハードウェア量を削減する。 【構成】 前処理部４は、連続する複数のオペランドを
入力して、パイプライン構成の演算のための前処理を順
次に行う。繰返し処理部７，８は、前処理部４のそれぞ
れの前処理結果を受けて、同一の処理の繰返し部分を抽
出した演算処理を並行に行う。後処理部１１は、繰返し
処理部７，８の各出力を順次に使用して、パイプライン
構成の演算に対する最終処理を行う。前処理部４と後処
理部１１との間に繰返し処理部７，８を並列に並べて挿
入する構成を用いて、連続する一連の順序づけられたベ
クトルデータの各々の要素を繰返し処理部７，８の処理
時間に応じて順次に読込んで演算する。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル演算処理装置
に関し、特に、同一の処理を複数回繰返して行う演算処
理を実行するベクトル演算処理装置に関する。
に関し、特に、同一の処理を複数回繰返して行う演算処
理を実行するベクトル演算処理装置に関する。
【０００２】
【従来の技術】従来のベクトル演算処理装置は、ある演
算の一つの要素の処理結果を得るために同一の処理を複
数回繰返して行う演算処理を実行するときには、一つの
繰返し処理部により複数回の処理を繰返してその処理結
果を求める構成を使用するか、あるいは、性能を向上す
るために複数個の繰返し処理部を縦に並べて処理結果を
求める縦長のパイプライン構成を使用している。
算の一つの要素の処理結果を得るために同一の処理を複
数回繰返して行う演算処理を実行するときには、一つの
繰返し処理部により複数回の処理を繰返してその処理結
果を求める構成を使用するか、あるいは、性能を向上す
るために複数個の繰返し処理部を縦に並べて処理結果を
求める縦長のパイプライン構成を使用している。
【０００３】図２は縦長のパイプライン構成を使用した
従来のベクトル演算処理装置の一例を示すブロック図で
ある。図２に示したように、オペランド供給部２１から
連続してパイプラインレジスタ２２−１に送出されるオ
ペランドは、前処理部２３で演算の前処理が行われてパ
イプラインレジスタ２２−２に送出されている。
従来のベクトル演算処理装置の一例を示すブロック図で
ある。図２に示したように、オペランド供給部２１から
連続してパイプラインレジスタ２２−１に送出されるオ
ペランドは、前処理部２３で演算の前処理が行われてパ
イプラインレジスタ２２−２に送出されている。
【０００４】そして、繰返しブロック２４−１の処理後
にパイプラインレジスタ２２−３に送出され、繰返しブ
ロック２４−２の処理後にパイプラインレジスタ２２−
４に送出され、繰返しブロック２４−３の処理後にパイ
プラインレジスタ２２−５に送出され、繰返しブロック
２４−４の処理後にパイプラインレジスタ２２−６に送
出されて、同一の処理が４回行われている。
にパイプラインレジスタ２２−３に送出され、繰返しブ
ロック２４−２の処理後にパイプラインレジスタ２２−
４に送出され、繰返しブロック２４−３の処理後にパイ
プラインレジスタ２２−５に送出され、繰返しブロック
２４−４の処理後にパイプラインレジスタ２２−６に送
出されて、同一の処理が４回行われている。
【０００５】そこで、後処理部２５で、演算の最終処理
が行われて、パイプラインレジスタ２２−７に送出され
て、パイプラインレジスタ２２−７から演算結果が求め
られている。
が行われて、パイプラインレジスタ２２−７に送出され
て、パイプラインレジスタ２２−７から演算結果が求め
られている。
【０００６】このようなパイプライン方式を使用する後
者の従来のベクトル演算処理装置の一例としては、特開
昭６０−１３６８７５“ベクトル演算器”がある。
者の従来のベクトル演算処理装置の一例としては、特開
昭６０−１３６８７５“ベクトル演算器”がある。
【０００７】
【発明が解決しようとする課題】上述した従来のベクト
ル演算処理装置は、一つの繰返し処理部により複数回の
処理を繰返してその処理結果を求める前者の構成では、
ハードウェア量が少なく安価であるけれども処理速度が
遅くて性能が悪いという欠点を有しており、性能の向上
のために複数の繰返し処理部を縦に並べる後者の縦長の
パイプライン構成では、ハードウェア量が多くて高価に
なるという欠点を有している。
ル演算処理装置は、一つの繰返し処理部により複数回の
処理を繰返してその処理結果を求める前者の構成では、
ハードウェア量が少なく安価であるけれども処理速度が
遅くて性能が悪いという欠点を有しており、性能の向上
のために複数の繰返し処理部を縦に並べる後者の縦長の
パイプライン構成では、ハードウェア量が多くて高価に
なるという欠点を有している。
【０００８】本発明の目的は、ある演算の一つの要素の
処理結果を得るために同一の処理を複数回繰返して行う
演算処理に対して、前処理部と後処理部との間には幾つ
かの繰返し処理部を並列に並べて挿入する構成を使用す
ることにより、従来の縦長のパイプライン構成による性
能をあまり低下させずにハードウェア量を大幅に削減す
ることができるベクトル演算処理装置を提供することに
ある。
処理結果を得るために同一の処理を複数回繰返して行う
演算処理に対して、前処理部と後処理部との間には幾つ
かの繰返し処理部を並列に並べて挿入する構成を使用す
ることにより、従来の縦長のパイプライン構成による性
能をあまり低下させずにハードウェア量を大幅に削減す
ることができるベクトル演算処理装置を提供することに
ある。
【０００９】
【課題を解決するための手段】第１の発明のベクトル演
算処理装置は、ある演算の一つの要素についての処理結
果を得るため、同一の処理を複数回繰返して行う演算処
理を実行するベクトル演算処理装置において、（Ａ）連
続する複数のオペランドを入力して、パイプライン構成
の演算のための前処理を順次に行う前処理部と、（Ｂ）
前記前処理部によるそれぞれの前処理結果を受けて、同
一の処理の繰返し部分を抽出した演算処理をそれぞれの
オペランドに対して並行に実行する複数の繰返し処理部
と、（Ｃ）複数の前記繰返し処理部の出力を順次に用い
て、パイプライン構成の演算に対する最終処理を行う後
処理部と、を備えることにより、前記前処理部と前記後
処理部との間に複数の繰返し処理部を並列に並べて挿入
する構成を用いて、連続する一連の順序づけられたベク
トルデータの各々の要素を前記繰返し処理部の処理時間
に応じて順次に読込んで演算することを含んでいる。
算処理装置は、ある演算の一つの要素についての処理結
果を得るため、同一の処理を複数回繰返して行う演算処
理を実行するベクトル演算処理装置において、（Ａ）連
続する複数のオペランドを入力して、パイプライン構成
の演算のための前処理を順次に行う前処理部と、（Ｂ）
前記前処理部によるそれぞれの前処理結果を受けて、同
一の処理の繰返し部分を抽出した演算処理をそれぞれの
オペランドに対して並行に実行する複数の繰返し処理部
と、（Ｃ）複数の前記繰返し処理部の出力を順次に用い
て、パイプライン構成の演算に対する最終処理を行う後
処理部と、を備えることにより、前記前処理部と前記後
処理部との間に複数の繰返し処理部を並列に並べて挿入
する構成を用いて、連続する一連の順序づけられたベク
トルデータの各々の要素を前記繰返し処理部の処理時間
に応じて順次に読込んで演算することを含んでいる。
【００１０】また、第２の発明のベクトル演算処理装置
は、第１の発明のベクトル演算処理装置において、ある
ベクトル演算時に、複数の第１の発明の繰返し処理部の
うちで使用しない前記繰返し処理部が発生する場合に、
使用しない前記繰返し処理部に使用中の前記繰返し処理
部と同一の演算処理を行わせ、同一の演算処理を行う前
記繰返し処理部のそれぞれにより出力された演算結果を
比較してそれらが一致するか否かのチェックを行う一致
チェック回路を備えて構成されている。
は、第１の発明のベクトル演算処理装置において、ある
ベクトル演算時に、複数の第１の発明の繰返し処理部の
うちで使用しない前記繰返し処理部が発生する場合に、
使用しない前記繰返し処理部に使用中の前記繰返し処理
部と同一の演算処理を行わせ、同一の演算処理を行う前
記繰返し処理部のそれぞれにより出力された演算結果を
比較してそれらが一致するか否かのチェックを行う一致
チェック回路を備えて構成されている。
【００１１】さらに、第３の発明のベクトル演算処理装
置は、ある演算の一つの要素の処理結果を得るために同
一の処理を複数回繰返して行う演算処理を実行するベク
トル演算処理装置において、（Ａ）前処理部で、連続す
る一連の順序づけられたベクトルデータの各々の要素で
ある複数のオペランドを入力して、パイプライン構成の
演算のための前処理を順次に行い、（Ｂ）複数の繰返し
処理部で、前記前処理部により行ったそれぞれの前処理
結果を受けて、同一の処理の繰返し部分を抽出した演算
処理をそれぞれのオペランドに対して並行に実行し、
（Ｃ）後処理部で、複数の前記繰返し処理部の出力を順
次に用い、パイプライン構成の演算に対する最終処理を
行う、ことを含んでいる。
置は、ある演算の一つの要素の処理結果を得るために同
一の処理を複数回繰返して行う演算処理を実行するベク
トル演算処理装置において、（Ａ）前処理部で、連続す
る一連の順序づけられたベクトルデータの各々の要素で
ある複数のオペランドを入力して、パイプライン構成の
演算のための前処理を順次に行い、（Ｂ）複数の繰返し
処理部で、前記前処理部により行ったそれぞれの前処理
結果を受けて、同一の処理の繰返し部分を抽出した演算
処理をそれぞれのオペランドに対して並行に実行し、
（Ｃ）後処理部で、複数の前記繰返し処理部の出力を順
次に用い、パイプライン構成の演算に対する最終処理を
行う、ことを含んでいる。
【００１２】
【実施例】続いて、本発明の実施例について、図面を参
照して説明する。図１は本発明のベクトル演算処理装置
の一実施例を示すブロック図である。本実施例のベクト
ル演算処理装置は、図１に示すように、２個の繰返し処
理部Ａ，Ｂを有し、これらが並列に繰返し処理を行うこ
とができる。
照して説明する。図１は本発明のベクトル演算処理装置
の一実施例を示すブロック図である。本実施例のベクト
ル演算処理装置は、図１に示すように、２個の繰返し処
理部Ａ，Ｂを有し、これらが並列に繰返し処理を行うこ
とができる。
【００１３】そこで、オペランドがオペランド供給部１
から連続してパイプラインレジスタ３に送出されるが、
例えば、同一の処理を４回繰返して行う演算処理を実行
する場合には、カウンタレジスタ２は、単位時間をＴと
して一巡の６×Ｔをカウントしている。
から連続してパイプラインレジスタ３に送出されるが、
例えば、同一の処理を４回繰返して行う演算処理を実行
する場合には、カウンタレジスタ２は、単位時間をＴと
して一巡の６×Ｔをカウントしている。
【００１４】そして、パイプラインレジスタ３から送出
された２つのオペランドａ，ｂは、順に前処理部４によ
って演算の前処理が行われて、オペランドａがパイプラ
インレジスタ５に、オペランドｂがパイプラインレジス
タ６にそれぞれ送られて格納されている。
された２つのオペランドａ，ｂは、順に前処理部４によ
って演算の前処理が行われて、オペランドａがパイプラ
インレジスタ５に、オペランドｂがパイプラインレジス
タ６にそれぞれ送られて格納されている。
【００１５】次に、パイプラインレジスタ５から送出さ
れたオペランドａは、一方の繰返しブロック７とパイプ
ラインレジスタ９とで処理が４回繰返されるとともに、
他方のパイプラインレジスタ６から送出されたオペラン
ドｂは、繰返しブロック８とパイプラインレジスタ１０
とで処理が４回繰返されている。
れたオペランドａは、一方の繰返しブロック７とパイプ
ラインレジスタ９とで処理が４回繰返されるとともに、
他方のパイプラインレジスタ６から送出されたオペラン
ドｂは、繰返しブロック８とパイプラインレジスタ１０
とで処理が４回繰返されている。
【００１６】この結果、パイプラインレジスタ９にはオ
ペランドａの演算の中間結果が格納されるとともに、パ
イプラインレジスタ１０にはオペランドｂの演算の中間
結果が格納されている。
ペランドａの演算の中間結果が格納されるとともに、パ
イプラインレジスタ１０にはオペランドｂの演算の中間
結果が格納されている。
【００１７】このため、パイプラインレジスタ９および
パイプラインレジスタ１０から出力される中間結果を受
けて、後処理部１１は、演算の最終処理を行い、演算結
果をパイプラインレジスタ１２に格納している。従っ
て、パイプラインレジスタ１２の出力により最終の演算
結果が求められている。
パイプラインレジスタ１０から出力される中間結果を受
けて、後処理部１１は、演算の最終処理を行い、演算結
果をパイプラインレジスタ１２に格納している。従っ
て、パイプラインレジスタ１２の出力により最終の演算
結果が求められている。
【００１８】一方、ある演算において、入力したオペラ
ンドが一つであるときには、同一のオペランドをパイプ
ラインレジスタ５，６に同一のタイミングでセットする
ことにより、繰返し処理部Ａと繰返し処理部Ｂとで同一
の演算を行って、演算の中間結果を得たパイプラインレ
ジスタ９とパイプラインレジスタ１０との出力を一致チ
ェック回路１３で比較することにより、不一致の場合に
は故障を検出することができる。
ンドが一つであるときには、同一のオペランドをパイプ
ラインレジスタ５，６に同一のタイミングでセットする
ことにより、繰返し処理部Ａと繰返し処理部Ｂとで同一
の演算を行って、演算の中間結果を得たパイプラインレ
ジスタ９とパイプラインレジスタ１０との出力を一致チ
ェック回路１３で比較することにより、不一致の場合に
は故障を検出することができる。
【００１９】
【発明の効果】以上に説明したように、本発明のベクト
ル演算処理装置は、ある演算の一つの要素についての処
理結果を得るために同一の処理を複数回繰返して行う演
算処理に対して、前処理部と後処理部との間に幾つかの
繰返し処理部を並列に挿入する構成を用いることによ
り、従来の縦長のパイプライン構成を用いる性能をあま
り低下させずにハードウェア量を大幅に削減することが
できるという効果を有している。
ル演算処理装置は、ある演算の一つの要素についての処
理結果を得るために同一の処理を複数回繰返して行う演
算処理に対して、前処理部と後処理部との間に幾つかの
繰返し処理部を並列に挿入する構成を用いることによ
り、従来の縦長のパイプライン構成を用いる性能をあま
り低下させずにハードウェア量を大幅に削減することが
できるという効果を有している。
【図１】本発明のベクトル演算処理装置の一実施例を示
すブロック図である。
すブロック図である。
【図２】縦長のパイプライン構成を使用した従来のベク
トル演算処理装置の一例を示すブロック図である。
トル演算処理装置の一例を示すブロック図である。
１，２１ オペランド供給部 ２ カウンタレジスタ ３，５，６，９，１０，１２，２２−１，〜２２−７
パイプラインレジスタ ４，２３ 前処理部 ７，８，２４−１，〜２４−４ 繰返しブロック １１，２５ 後処理部 １３ チェック回路 Ａ，Ｂ 繰返し処理部
パイプラインレジスタ ４，２３ 前処理部 ７，８，２４−１，〜２４−４ 繰返しブロック １１，２５ 後処理部 １３ チェック回路 Ａ，Ｂ 繰返し処理部
Claims (3)
- 【請求項１】 ある演算の一つの要素の処理結果を得る
ために、同一の処理を複数回繰返して行う演算処理を実
行するベクトル演算処理装置において、（Ａ）連続する
複数のオペランドを入力して、パイプライン構成の演算
のための前処理を順次に行う前処理部と、（Ｂ）前記前
処理部によるそれぞれの前処理結果を受けて、同一の処
理の繰返し部分を抽出した演算処理をそれぞれのオペラ
ンドに対して並行に実行する複数の繰返し処理部と、
（Ｃ）複数の前記繰返し処理部の出力を順次に用いて、
パイプライン構成の演算に対する最終処理を行う後処理
部と、を備えることにより、前記前処理部と前記後処理
部との間に複数の繰返し処理部を並列に並べて挿入する
構成を用いて、連続する一連の順序づけられたベクトル
データの各々の要素を前記繰返し処理部の処理時間に応
じて順次に読込んで演算することを特徴とするベクトル
演算処理装置。 - 【請求項２】 あるベクトル演算時に、複数の請求項１
記載の繰返し処理部のうちで使用しない前記繰返し処理
部が発生する場合に、使用しない前記繰返し処理部に、
使用中の前記繰返し処理部と同一の演算処理を行わせ
て、同一の演算処理を行った前記繰返し処理部のそれぞ
れにより出力された演算結果を比較してそれらが一致す
るか否かのチェックを行う一致チェック回路を備えるこ
とを特徴とする請求項１記載のベクトル演算処理装置。 - 【請求項３】 ある演算の一つの要素の処理結果を得る
ために、同一の処理を複数回繰返して行う演算処理を実
行するベクトル演算処理装置において、（Ａ）前処理部
で、連続する一連の順序づけられたベクトルデータの各
々の要素である複数のオペランドを入力して、パイプラ
イン構成の演算のための前処理を順次に行い、（Ｂ）複
数の繰返し処理部で、前記前処理部により行ったそれぞ
れの前処理結果を受けて、同一の処理の繰返し部分を抽
出した演算処理をそれぞれのオペランドに対して並行に
実行し、（Ｃ）後処理部で、複数の前記繰返し処理部の
出力を順次に用い、パイプライン構成の演算に対する最
終処理を行う、ことを特徴とするベクトル演算処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5970794A JPH07271767A (ja) | 1994-03-30 | 1994-03-30 | ベクトル演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5970794A JPH07271767A (ja) | 1994-03-30 | 1994-03-30 | ベクトル演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271767A true JPH07271767A (ja) | 1995-10-20 |
Family
ID=13120964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5970794A Pending JPH07271767A (ja) | 1994-03-30 | 1994-03-30 | ベクトル演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07271767A (ja) |
-
1994
- 1994-03-30 JP JP5970794A patent/JPH07271767A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903769A (en) | Conditional vector processing | |
| EP0374420B1 (en) | A residue checking apparatus for detecting errors in add, substract, multiply, divide and square root operations | |
| US6189021B1 (en) | Method for forming two-dimensional discrete cosine transform and its inverse involving a reduced number of multiplication operations | |
| JP3323312B2 (ja) | 高速化した試験パターン発生器 | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| JPH0237431A (ja) | パリティチェック装置 | |
| JPH07271767A (ja) | ベクトル演算処理装置 | |
| JPS62217325A (ja) | アセンブラコ−ド最適化方式 | |
| JP3487421B2 (ja) | Ｓｉｍｄ型並列計算装置 | |
| JPS6310263A (ja) | ベクトル処理装置 | |
| JPH0652215A (ja) | 行列演算プロセッサ | |
| JP4334278B2 (ja) | シーケンシャルシステムを分析する方法及びプログラム | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH04116726A (ja) | 情報処理装置 | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JPH02126322A (ja) | 情報処理装置 | |
| RU95104047A (ru) | Ассоциативный умножитель чисел | |
| JPH0322023A (ja) | デイジタル乗算／除算回路装置 | |
| JPS5848152A (ja) | 自己診断方法 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| JPS63204322A (ja) | 情報処理装置 | |
| JPH01284969A (ja) | イテレーション演算回路 | |
| JPH06208579A (ja) | 高速フーリエ変換装置 | |
| JPS62295163A (ja) | 並列デ−タ処理装置 | |
| JPH01284970A (ja) | イテレーション演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |