JPH07264053A - 発振回路制御装置 - Google Patents
発振回路制御装置Info
- Publication number
- JPH07264053A JPH07264053A JP6047137A JP4713794A JPH07264053A JP H07264053 A JPH07264053 A JP H07264053A JP 6047137 A JP6047137 A JP 6047137A JP 4713794 A JP4713794 A JP 4713794A JP H07264053 A JPH07264053 A JP H07264053A
- Authority
- JP
- Japan
- Prior art keywords
- source
- oscillation circuit
- source oscillation
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 90
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 1
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Power Sources (AREA)
- Document Processing Apparatus (AREA)
Abstract
(57)【要約】
【目的】 電池駆動型のコンピュータ装置等において、
低消費電力化を指向する場合は源発振回路を停止させ、
動作起動を早くするという機能面の向上を指向する場合
にはクロックの出力段を停止させるようにその目的に応
じてこれらのいずれかを選択可能にした発振回路制御装
置を提供すること。 【構成】 クロックを発振する源発振回路部１と、前記
源発振回路部１の出力をオン・オフ制御するゲート手段
を有する出力段停止回路部２と、前記源発振回路部１の
発振を停止制御する源発振停止回路部３と、制御入力電
圧と比較し、その比較結果に応じて前記源発振回路１を
動作又は停止制御したり、前記出力段停止回路部２のゲ
ート手段をオン・オフ制御する基準電圧を出力する基準
電圧部４を具備することを特徴とする。
低消費電力化を指向する場合は源発振回路を停止させ、
動作起動を早くするという機能面の向上を指向する場合
にはクロックの出力段を停止させるようにその目的に応
じてこれらのいずれかを選択可能にした発振回路制御装
置を提供すること。 【構成】 クロックを発振する源発振回路部１と、前記
源発振回路部１の出力をオン・オフ制御するゲート手段
を有する出力段停止回路部２と、前記源発振回路部１の
発振を停止制御する源発振停止回路部３と、制御入力電
圧と比較し、その比較結果に応じて前記源発振回路１を
動作又は停止制御したり、前記出力段停止回路部２のゲ
ート手段をオン・オフ制御する基準電圧を出力する基準
電圧部４を具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は発振回路制御装置に係
り、特に発振回路を源発振回路から発振停止させたり又
は源発振回路は発振状態にしておき発振出力のみを停止
させたりすることを選択制御可能にしたものに関する。
り、特に発振回路を源発振回路から発振停止させたり又
は源発振回路は発振状態にしておき発振出力のみを停止
させたりすることを選択制御可能にしたものに関する。
【０００２】
【従来の技術】近年のパーソナルコンピュータ、ワード
プロセッサ、ワークステーション等のコンピュータ装置
では電池により駆動させるものが多く、従って低消費電
力化が要望されている。このため、不要なクロックのみ
を停止させて低消費電力化を図ることが必要となる。
プロセッサ、ワークステーション等のコンピュータ装置
では電池により駆動させるものが多く、従って低消費電
力化が要望されている。このため、不要なクロックのみ
を停止させて低消費電力化を図ることが必要となる。
【０００３】従来の電池駆動のコンピュータ装置等で
は、不要なクロックを停止させる手段として、出力段の
回路のみを停止させるか、源発振回路のみを停止させる
かのいずれか一方しか実現していない。
は、不要なクロックを停止させる手段として、出力段の
回路のみを停止させるか、源発振回路のみを停止させる
かのいずれか一方しか実現していない。
【０００４】前者のクロックの出力段の回路のみを停止
させるものでは、源発振回路は動作しているため、余分
な消費電力を消費している。また後者の源発振回路のみ
を停止させるものでは、消費電力はほとんどなくなる
が、源発振停止状態から発振動作させるのに数ｍｓかか
り、装置上における起動動作が前者に比較して遅くなっ
てしまう。
させるものでは、源発振回路は動作しているため、余分
な消費電力を消費している。また後者の源発振回路のみ
を停止させるものでは、消費電力はほとんどなくなる
が、源発振停止状態から発振動作させるのに数ｍｓかか
り、装置上における起動動作が前者に比較して遅くなっ
てしまう。
【０００５】
【発明が解決しようとする課題】従って、低消費電力化
が必要な電池駆動型のコンピュータ装置等においては、
一層の低消費電力化を指向する場合には源発振回路を停
止させることが必要であり、動作起動を早くするという
機能面の向上が要求される場合にはクロックの出力段を
停止することが必要である。
が必要な電池駆動型のコンピュータ装置等においては、
一層の低消費電力化を指向する場合には源発振回路を停
止させることが必要であり、動作起動を早くするという
機能面の向上が要求される場合にはクロックの出力段を
停止することが必要である。
【０００６】本発明の目的は、その装置が低電力化を目
標とするのか、動作起動を早くするのかという機能面の
向上を目標とするのかに応じて、源発振回路を停止させ
るか、又はクロックの出力段を停止させるかを選択でき
るようにした発振回路制御装置を提供することである。
標とするのか、動作起動を早くするのかという機能面の
向上を目標とするのかに応じて、源発振回路を停止させ
るか、又はクロックの出力段を停止させるかを選択でき
るようにした発振回路制御装置を提供することである。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、源発振回路部１と出
力段停止回路部２を設けるとともに、源発振停止回路部
３と基準電圧部４を設ける。
め、本発明では、図１に示す如く、源発振回路部１と出
力段停止回路部２を設けるとともに、源発振停止回路部
３と基準電圧部４を設ける。
【０００８】源発振回路部１は装置のクロックを発振す
るものであり、出力段停止回路部２は源発振回路部１か
ら発振出力されたクロックを外部に送出したり停止する
ものである。源発振停止回路部３は源発振回路部１を発
振させたり発振停止させたり制御するものである。基準
電圧部４は２種類の基準電圧つまり第１基準電圧ＶＲＥ
Ｆ１と第２基準電圧ＶＲＥＦ２を出力するものである。
この例では第１基準電圧ＶＲＥＦ１＜第２基準電圧ＶＲ
ＥＦ２である。
るものであり、出力段停止回路部２は源発振回路部１か
ら発振出力されたクロックを外部に送出したり停止する
ものである。源発振停止回路部３は源発振回路部１を発
振させたり発振停止させたり制御するものである。基準
電圧部４は２種類の基準電圧つまり第１基準電圧ＶＲＥ
Ｆ１と第２基準電圧ＶＲＥＦ２を出力するものである。
この例では第１基準電圧ＶＲＥＦ１＜第２基準電圧ＶＲ
ＥＦ２である。
【０００９】
【作用】いま源発振停止回路部３に対して第１基準電圧
ＶＲＥＦ１よりも小さな制御入力電圧ＶＩＮを印加する
と、源発振停止回路部３が源発振回路部１の発振を停止
制御する。
ＶＲＥＦ１よりも小さな制御入力電圧ＶＩＮを印加する
と、源発振停止回路部３が源発振回路部１の発振を停止
制御する。
【００１０】前記制御入力電圧ＶＩＮの大きさを、ＶＲ
ＥＦ１＜ＶＩＮ＜ＶＲＥＦ２にすれば、源発振停止回路
部３は源発振回路部１に対しては発振動作させ、出力段
停止回路部２に対しては源発振回路部１からの発振信号
を外部に出力しないように、例えば外部出力信号Ｖｏｕ
ｔを固定値Ｈに制御させる。
ＥＦ１＜ＶＩＮ＜ＶＲＥＦ２にすれば、源発振停止回路
部３は源発振回路部１に対しては発振動作させ、出力段
停止回路部２に対しては源発振回路部１からの発振信号
を外部に出力しないように、例えば外部出力信号Ｖｏｕ
ｔを固定値Ｈに制御させる。
【００１１】そして前記制御入力電圧ＶＩＮの大きさ
を、ＶＲＥＦ２＜ＶＩＮにすれば、源発振停止回路部３
は源発振回路部１に対しては発振動作させ、出力段停止
回路部２に対しては源発振回路部１からの発振信号を外
部に出力させる。
を、ＶＲＥＦ２＜ＶＩＮにすれば、源発振停止回路部３
は源発振回路部１に対しては発振動作させ、出力段停止
回路部２に対しては源発振回路部１からの発振信号を外
部に出力させる。
【００１２】このようにして制御入力電圧ＶＩＮによ
り、Ａ、源発振回路部１を停止する、Ｂ、源発振回路部
１は動作させるが出力段停止回路部２から発振信号を出
力させない、Ｃ、源発振回路部１の発振信号を出力させ
るという３種類の制御を行うことができ、その用途、機
能に応じたものを提供することができる。
り、Ａ、源発振回路部１を停止する、Ｂ、源発振回路部
１は動作させるが出力段停止回路部２から発振信号を出
力させない、Ｃ、源発振回路部１の発振信号を出力させ
るという３種類の制御を行うことができ、その用途、機
能に応じたものを提供することができる。
【００１３】
【実施例】本発明の一実施例を図２に基づき説明する。
図２において他図と同記号は同一部分を示し、１は源発
振回路部、２は出力段停止回路部、３は源発振停止回路
部、４は基準電圧部である。
図２において他図と同記号は同一部分を示し、１は源発
振回路部、２は出力段停止回路部、３は源発振停止回路
部、４は基準電圧部である。
【００１４】源発振回路部１は、電池駆動のコンピュー
タ装置等におけるクロックを発振する発振部であり、水
晶振動子ＸＴＡＬ、増幅器ＡＭＰ、帰還抵抗ＲＭ、電流
制限抵抗Ｒ１、コンデンサＣ１、Ｃ２等により構成さ
れ、公知の発振回路を構成している。
タ装置等におけるクロックを発振する発振部であり、水
晶振動子ＸＴＡＬ、増幅器ＡＭＰ、帰還抵抗ＲＭ、電流
制限抵抗Ｒ１、コンデンサＣ１、Ｃ２等により構成さ
れ、公知の発振回路を構成している。
【００１５】出力段停止回路部２は源発振回路部１から
発振出力されたクロックを出力したり出力停止制御する
ものであり、ナンドゲートＮＡＮＤ及び第２比較器ＣＯ
ＭＰ２等により構成される。
発振出力されたクロックを出力したり出力停止制御する
ものであり、ナンドゲートＮＡＮＤ及び第２比較器ＣＯ
ＭＰ２等により構成される。
【００１６】源発振停止回路部３は制御入力電圧ＶＩＮ
の大きさにより源発振回路１のクロック発振動作を制御
したり、出力段停止回路部２のクロック出力制御を行う
ものであり、第１比較器ＣＯＭＰ１、Ｎ−ＭＯＳトラン
ジスタＴｒ等により構成される。
の大きさにより源発振回路１のクロック発振動作を制御
したり、出力段停止回路部２のクロック出力制御を行う
ものであり、第１比較器ＣＯＭＰ１、Ｎ−ＭＯＳトラン
ジスタＴｒ等により構成される。
【００１７】基準電圧部４は第１比較器ＣＯＭＰ１に印
加される第１基準電圧ＶＲＥＦ１と、第２比較器ＣＯＭ
Ｐ２に印加される第２基準電圧ＶＲＥＦ２を出力するも
のであり、抵抗Ｒ２、トランジスタＴｒ１、Ｔｒ２等に
より構成される。ここで各トランジスタＴｒ１、Ｔｒ２
は図２に示す如く、ベースとコレクタが接続されダイオ
ードとして動作する。これらの基準電圧の関係は、前記
の如く、第１基準電圧ＶＲＥＦ１＜第２基準電圧ＶＲＥ
Ｆ２である。
加される第１基準電圧ＶＲＥＦ１と、第２比較器ＣＯＭ
Ｐ２に印加される第２基準電圧ＶＲＥＦ２を出力するも
のであり、抵抗Ｒ２、トランジスタＴｒ１、Ｔｒ２等に
より構成される。ここで各トランジスタＴｒ１、Ｔｒ２
は図２に示す如く、ベースとコレクタが接続されダイオ
ードとして動作する。これらの基準電圧の関係は、前記
の如く、第１基準電圧ＶＲＥＦ１＜第２基準電圧ＶＲＥ
Ｆ２である。
【００１８】次に図２に示す本発明の発振回路制御装置
の動作について説明する。 Ａ、源発振回路部１は、コンデンサＣ１の両端を短絡す
ると発振が停止され増幅器ＡＭＰからの発振出力がナン
ドゲートＮＡＮＤに印加されなくなる。このため源発振
停止回路部３に、第１基準電圧ＶＲＥＦ１以下の大きさ
の制御入力電圧ＶＩＮを入力する。これにより第１比較
器ＣＯＭＰ１はＬレベルを出力し、Ｎ−ＭＯＳトランジ
スタＴｒはオンになり、前記源発振回路部１におけるコ
ンデンサＣ１の両端が短絡され、源発振回路部１は源発
振が停止する。これにより消費電力は大きく抑制され
る。
の動作について説明する。 Ａ、源発振回路部１は、コンデンサＣ１の両端を短絡す
ると発振が停止され増幅器ＡＭＰからの発振出力がナン
ドゲートＮＡＮＤに印加されなくなる。このため源発振
停止回路部３に、第１基準電圧ＶＲＥＦ１以下の大きさ
の制御入力電圧ＶＩＮを入力する。これにより第１比較
器ＣＯＭＰ１はＬレベルを出力し、Ｎ−ＭＯＳトランジ
スタＴｒはオンになり、前記源発振回路部１におけるコ
ンデンサＣ１の両端が短絡され、源発振回路部１は源発
振が停止する。これにより消費電力は大きく抑制され
る。
【００１９】Ｂ、源発振回路部１は発振させておき、出
力段停止回路部２のみを停止状態にするためには、コン
デンサＣ１の両端を短絡状態にせず、またナンドゲート
ＮＡＮＤの出力をレベル固定状態にすればよい。
力段停止回路部２のみを停止状態にするためには、コン
デンサＣ１の両端を短絡状態にせず、またナンドゲート
ＮＡＮＤの出力をレベル固定状態にすればよい。
【００２０】このため、第１基準電圧ＶＲＥＦ１以上の
大きさで第２基準電圧ＶＲＥＦ２以下の大きさの制御入
力電圧ＶＩＮを入力する。これにより今度は第１比較器
ＣＯＭＰ１はＨレベルを出力し、Ｎ−ＭＯＳトランジス
タＴｒはオフになるので、源発振回路部１は源発振す
る。しかし第２比較器ＣＯＭＰ２はＬレベルを出力する
のでナンドゲートＮＡＮＤの出力はＨレベルで固定さ
れ、源発振回路部１の発振クロックは出力されない。こ
のようにして出力段のみ停止することができる。この状
態で、制御入力電圧ＶＩＮを第２基準電圧ＶＲＥＦ２以
上にすれば、第２比較器ＣＯＭＰ２はＨレベルを出力
し、ナンドゲートＮＡＮＤは数十ｎｓ位のきわめて短時
間でオン状態となり、このとき源発振回路部１は動作状
態にあるため、数十ｎｓで出力段停止回路２より正常ク
ロックが出力される。
大きさで第２基準電圧ＶＲＥＦ２以下の大きさの制御入
力電圧ＶＩＮを入力する。これにより今度は第１比較器
ＣＯＭＰ１はＨレベルを出力し、Ｎ−ＭＯＳトランジス
タＴｒはオフになるので、源発振回路部１は源発振す
る。しかし第２比較器ＣＯＭＰ２はＬレベルを出力する
のでナンドゲートＮＡＮＤの出力はＨレベルで固定さ
れ、源発振回路部１の発振クロックは出力されない。こ
のようにして出力段のみ停止することができる。この状
態で、制御入力電圧ＶＩＮを第２基準電圧ＶＲＥＦ２以
上にすれば、第２比較器ＣＯＭＰ２はＨレベルを出力
し、ナンドゲートＮＡＮＤは数十ｎｓ位のきわめて短時
間でオン状態となり、このとき源発振回路部１は動作状
態にあるため、数十ｎｓで出力段停止回路２より正常ク
ロックが出力される。
【００２１】Ｃ、勿論、前記Ａにおいて源発振回路部１
が源発振停止状態にあるときに、制御入力電圧ＶＩＮを
第２基準電圧ＶＲＥＦ２以上にすれば、第１比較器ＣＯ
ＭＰ１及び第２比較器ＣＯＭＰ２はいずれもＨレベルを
出力する。この結果Ｎ−ＭＯＳトランジスタＴｒはオフ
となり源発振回路部１は発振を行い、またナンドゲート
ＮＡＮＤはクロック出力状態となる。このようにして数
ｍｓで正常クロックが出力段停止回路部２より出力され
ることになる。
が源発振停止状態にあるときに、制御入力電圧ＶＩＮを
第２基準電圧ＶＲＥＦ２以上にすれば、第１比較器ＣＯ
ＭＰ１及び第２比較器ＣＯＭＰ２はいずれもＨレベルを
出力する。この結果Ｎ−ＭＯＳトランジスタＴｒはオフ
となり源発振回路部１は発振を行い、またナンドゲート
ＮＡＮＤはクロック出力状態となる。このようにして数
ｍｓで正常クロックが出力段停止回路部２より出力され
ることになる。
【００２２】これにより、消費電力節約について重視す
る場合には、源発振回路部から停止させ源発振回路部の
消費電力を０に抑制することができる。また消費電力の
抑制は多少不充分でもクロックの起動を速く行うという
ような機能面重視の場合にも源発振回路部を動作状態に
保ち出力段停止回路部を出力停止することができるの
で、きわめて短時間で正常クロックを出力することがで
きる。
る場合には、源発振回路部から停止させ源発振回路部の
消費電力を０に抑制することができる。また消費電力の
抑制は多少不充分でもクロックの起動を速く行うという
ような機能面重視の場合にも源発振回路部を動作状態に
保ち出力段停止回路部を出力停止することができるの
で、きわめて短時間で正常クロックを出力することがで
きる。
【００２３】本発明の他の実施例について図３、図４、
図５にもとづき説明する。前記の説明では、源発振回路
部として水晶振動子を使用し、出力段停止回路部の出力
段のゲートとしてナンドゲートを使用し、基準電圧部と
してダイオードを使用した場合について記述したが勿論
本発明はこれらに限定されるものではない。
図５にもとづき説明する。前記の説明では、源発振回路
部として水晶振動子を使用し、出力段停止回路部の出力
段のゲートとしてナンドゲートを使用し、基準電圧部と
してダイオードを使用した場合について記述したが勿論
本発明はこれらに限定されるものではない。
【００２４】源発振回路部１としては、例えば図３
（Ａ）に示す如く、セラミック振動子ＣＥＲをコンデン
サＣ１、Ｃ２、帰還抵抗ＲＭ、増幅器ＡＭＰ等により構
成されるセラミック発振回路、同（Ｂ）に示す如く、イ
ンダクタンスＬ、コンデンサＣ１、Ｃ２、増幅器ＡＭ
Ｐ、抵抗Ｒ１等により構成されるＬＣ発振回路、同
（Ｃ）に示す如く、増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ
３、帰還抵抗ＲＭ、コンデンサＣ１等により構成される
リング発振回路を使用することができる。
（Ａ）に示す如く、セラミック振動子ＣＥＲをコンデン
サＣ１、Ｃ２、帰還抵抗ＲＭ、増幅器ＡＭＰ等により構
成されるセラミック発振回路、同（Ｂ）に示す如く、イ
ンダクタンスＬ、コンデンサＣ１、Ｃ２、増幅器ＡＭ
Ｐ、抵抗Ｒ１等により構成されるＬＣ発振回路、同
（Ｃ）に示す如く、増幅器ＡＭＰ１、ＡＭＰ２、ＡＭＰ
３、帰還抵抗ＲＭ、コンデンサＣ１等により構成される
リング発振回路を使用することができる。
【００２５】また出力段停止回路部２の出力段として
は、例えば図４（Ａ）に示す如くアンドゲートＡＮＤを
使用したり、同（Ｂ）に示す如く、スリーステート素子
Ｔを使用することができる。第２比較器ＣＯＭＰ２がＬ
レベルを出力するとき、アンドゲートＡＮＤの出力はＬ
レベルに固定され、またスリーステート素子Ｔはハイ・
インピーダンス状態に固定される。勿論第２比較器ＣＯ
ＭＰ２がＨレベルを出力するとき、アンドゲートＡＮＤ
は源発振回路部１から伝達される発振クロックを出力
し、スリーステート素子Ｔもこれまた同様に発振クロッ
クを出力する。
は、例えば図４（Ａ）に示す如くアンドゲートＡＮＤを
使用したり、同（Ｂ）に示す如く、スリーステート素子
Ｔを使用することができる。第２比較器ＣＯＭＰ２がＬ
レベルを出力するとき、アンドゲートＡＮＤの出力はＬ
レベルに固定され、またスリーステート素子Ｔはハイ・
インピーダンス状態に固定される。勿論第２比較器ＣＯ
ＭＰ２がＨレベルを出力するとき、アンドゲートＡＮＤ
は源発振回路部１から伝達される発振クロックを出力
し、スリーステート素子Ｔもこれまた同様に発振クロッ
クを出力する。
【００２６】基準電圧部４としては、例えば図５に示す
如く、電源電圧Ｖｃｃと接地ＧＮＤ間に抵抗Ｒ１１とＲ
１２の直列回路と、抵抗１３と抵抗１４の直列回路を設
け、これらの抵抗の接続点から第１基準電圧ＶＲＥＦ
１、第２基準電圧ＶＲＥＦ２を得ることができる。
如く、電源電圧Ｖｃｃと接地ＧＮＤ間に抵抗Ｒ１１とＲ
１２の直列回路と、抵抗１３と抵抗１４の直列回路を設
け、これらの抵抗の接続点から第１基準電圧ＶＲＥＦ
１、第２基準電圧ＶＲＥＦ２を得ることができる。
【００２７】また本発明はパーソナルコンピュータ、ワ
ードプロセッサ、ワークステーション等のコンピュータ
に限定されるものでは勿論なく、一般的な装置に適用で
きるものである。
ードプロセッサ、ワークステーション等のコンピュータ
に限定されるものでは勿論なく、一般的な装置に適用で
きるものである。
【００２８】
【発明の効果】請求項１に記載された本発明によれば消
費電力節約について重視する場合でも、クロックの起動
を速くするという機能面を重要視する場合のいずれに対
しても適応できる発振回路制御装置を提供できる。
費電力節約について重視する場合でも、クロックの起動
を速くするという機能面を重要視する場合のいずれに対
しても適応できる発振回路制御装置を提供できる。
【００２９】請求項２に記載された本発明によれば消費
電力節約を重要視する場合でも、機能面重要視の場合の
いずれに対しても適応できる非常に精度の高い発振回路
に対する発振回路制御装置を提供できる。
電力節約を重要視する場合でも、機能面重要視の場合の
いずれに対しても適応できる非常に精度の高い発振回路
に対する発振回路制御装置を提供できる。
【００３０】請求項３に記載された本発明によれば消費
電力節約を重要視する場合でも、機能面重要視の場合の
いずれに対しても適応できる精度の高い発振回路に対す
る発振回路制御装置を提供できる。
電力節約を重要視する場合でも、機能面重要視の場合の
いずれに対しても適応できる精度の高い発振回路に対す
る発振回路制御装置を提供できる。
【００３１】請求項４に記載された本発明によれば、消
費電力節約を重要視する場合でも機能面重要視の場合の
いずれに対しても適応できる安価な発振回路に対する発
振回路制御装置を提供できる。
費電力節約を重要視する場合でも機能面重要視の場合の
いずれに対しても適応できる安価な発振回路に対する発
振回路制御装置を提供できる。
【００３２】請求項５に記載された本発明によれば、消
費電力節約を重要視する場合でも機能面重要視の場合の
いずれに対しても適応できる安い発振回路に対する発振
回路制御装置を提供することができる。
費電力節約を重要視する場合でも機能面重要視の場合の
いずれに対しても適応できる安い発振回路に対する発振
回路制御装置を提供することができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例構成図である。
【図３】本発明における発振回路の他の例である。
【図４】本発明における出力段停止回路部のゲートの他
の例である。
の例である。
【図５】本発明における基準電圧部の他の例である。
１ 源発振回路部 ２ 出力段停止回路部 ３ 源発振停止回路部 ４ 基準電圧部
Claims (5)
- 【請求項１】 クロックを発振する源発振回路部（１）
と、 前記源発振回路部（１）の出力をオン・オフ制御するゲ
ート手段を有する出力段停止回路部（２）と、 前記源発振回路部（１）の発振を停止制御する源発振停
止回路部（３）と、 制御入力電圧と比較し、その比較結果に応じて前記源発
振回路部（１）を動作又は停止制御したり、前記出力段
停止回路部（２）のゲート手段をオン・オフ制御する基
準電圧を出力する基準電圧部（４）を具備することを特
徴とする発振回路制御装置。 - 【請求項２】 前記源発振回路部（１）としてクリスタ
ル発振回路を使用したことを特徴とする請求項１記載の
発振回路制御装置。 - 【請求項３】 前記源発振回路部（１）としてセラミッ
ク発振回路を使用したことを特徴とする請求項１記載の
発振回路制御装置。 - 【請求項４】 前記源発振回路部（１）としてＬＣ発振
回路を使用したことを特徴とする請求項１記載の発振回
路制御装置。 - 【請求項５】 前記源発振回路部（１）としてリング発
振回路を使用したことを特徴とする請求項１記載の発振
回路制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047137A JPH07264053A (ja) | 1994-03-17 | 1994-03-17 | 発振回路制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047137A JPH07264053A (ja) | 1994-03-17 | 1994-03-17 | 発振回路制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264053A true JPH07264053A (ja) | 1995-10-13 |
Family
ID=12766735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6047137A Withdrawn JPH07264053A (ja) | 1994-03-17 | 1994-03-17 | 発振回路制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172583A (ja) * | 2005-12-22 | 2007-07-05 | Sony Computer Entertainment Inc | 演算処理装置およびクロック制御方法 |
-
1994
- 1994-03-17 JP JP6047137A patent/JPH07264053A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172583A (ja) * | 2005-12-22 | 2007-07-05 | Sony Computer Entertainment Inc | 演算処理装置およびクロック制御方法 |
| JP4566180B2 (ja) * | 2005-12-22 | 2010-10-20 | 株式会社ソニー・コンピュータエンタテインメント | 演算処理装置およびクロック制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| JPH08204450A (ja) | 半導体集積回路 | |
| JPH09289416A (ja) | 水晶発振回路 | |
| JP2005106818A (ja) | 温度を感知してこれに相応するデジタルデータを出力する温度感知器、及びこれを備えるｌｃｄ駆動集積回路 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JP2573266B2 (ja) | 発振回路 | |
| JP2001148612A (ja) | 圧電発振器及び電子機器 | |
| US6798262B2 (en) | Switching regulator control circuit for a PFM control | |
| JPH07264053A (ja) | 発振回路制御装置 | |
| JP2008099257A (ja) | 発振回路 | |
| JP2007318398A (ja) | 水晶発振回路 | |
| JP2000286637A (ja) | 発振回路 | |
| JP4347661B2 (ja) | スイッチングレギュレータ | |
| JP2006246367A (ja) | 半導体集積回路及び半導体集積回路のリセット解除方法 | |
| JPH0376404A (ja) | 半導体装置 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JP2002237722A (ja) | 電圧制御発振回路 | |
| JP2002314336A (ja) | 発振回路 | |
| JP4416577B2 (ja) | シャッタ用アクチュエータ駆動回路及びシャッタ用アクチュエータ装置 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| JPS6138264Y2 (ja) | ||
| JP2002014741A (ja) | 半導体集積回路 | |
| JPH0548968B2 (ja) | ||
| JPH11186849A (ja) | 発振回路 | |
| JPS6277095A (ja) | パルスモ−タ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |