JPH07244507A - プログラマブル・コントローラ用プログラミング装置 - Google Patents

Abstract

(57)【要約】 【目的】マルチプロセッサ構成のプログラマブル・コン
トローラのプログラムを、１台のコントローラのプログ
ラム作成と同等の操作によって作成できるプログラミン
グ装置を提供する。 【構成】プログラマブル・コントローラ用プロダクミン
グ装置を、プログラム制作範囲の規則を格納したプログ
ラム番号記憶部４と、プログラマブル・コントローラを
構成する複数のプロッセッサへのプログラムの割り当状
況を格納するプログラム割り付け本数記憶部５と、制作
した複数のプログラムを前記プログラム番号記憶部に格
納された規則に従い前記プロッセッサへのプログラムの
割り当てを調整し、調整結果を前記プログラム割り付け
本数記憶部に格納するプログラム割付け部３とを加えて
構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、格納されたプログラ
ムにより各種の制御を行うプログラマブル・コントロー
ラのプログラムを作成する装置に関する。

【０００２】

【従来の技術】プログラマブル・コントローラ用プログ
ラミング装置は、プログラマブル・コントローラのプロ
グラムの作成、試験を行うための装置である。図６に、
プログラマブル・コントローラ（以下随時ＰＣと略記す
る）１と、従来技術によるプログラマブル・コントロー
ラ用プログラミング装置２の一般的な構成例を示す。

【０００３】図６のプログラミング装置２では、対話形
式でプログラムを作成する。入力装置25からプログラム
を入力し、入力されたプログラムを表示装置26に表示
し、作成されたプログラムは補助記憶装置24に格納され
る。プログラミング装置２とＰＣ１とは、ＲＳ２３２Ｃ
等の伝送ラインで結合されて信号とデータの授受を行
う。

【０００４】プログラミング装置２で作成されたプログ
ラムは、プログラミング装置２のコントローラ・インタ
フェース21から伝送ラインへ伝送され、ＰＣ１のプログ
ラミング装置インタフェース14を経由してＰＣ１のメモ
リ11に格納され、格納されたプログラムをＰＣ１のプロ
セッサ12が実行する。この種のプログラミング装置で
は、図７に一例を示すラダー図等の図式言語でプログラ
ムを作成することが一般的である。プログラミング装置
は、これらの図式言語をプログラマブル・コントローラ
のプロセッサが実行可能な形式の命令語群に変換する。

【０００５】図７のラダー図におけるＡ，Ｂ，Ｃ，Ｄ，
Ｅはラベルであり、命令語に変換する時にメモリのアド
レスおよびプロセス・インプットアウトプット（ＰＩ
Ｏ）のアドレスに変換される。この変換は、ラベル対ア
ドレス対応表により行われ、プログラミング装置はラベ
ル対アドレス対応表を対話形式で作成する機能を持って
いる。図８にラベル対アドレス対応表の例を示す。

【０００６】プログラマブル・コントローラ１のプログ
ラムには、サイクリックに処理を行うアイドリングレベ
ル・プログラムと、定周期または外部からの要因やソフ
トウェア割込み等によって起動される実行の優先順位が
設定されている割込みプログラムがあり、優先順位に応
じて複数のプログラムが実行される。プログラムにはプ
ログラム番号が付けられ、優先順位はプログラム番号に
より規定され、この優先順位をプログラム・レベルと呼
ぶ。

【０００７】図９に、アイドリングレベルＰにおいて割
込みが入り、アイドリングレベルＰから優先順位４の割
込みレベル遷移し、割込み処理が終了したのち元のアイ
ドリングレベルＰに戻るときのプログラム実行の様子の
例を示す。ＰＩＯの点数は１台のコントローラで処理可
能な点数であるが、処理量が多く、各処理は密接に関連
するという用途のために、図10のブロック図に例示のよ
うなマルチプロセッサ構成のプログラマブル・コントロ
ーラがある。

【０００８】マルチプロセッサ構成のＰＣ100 は、複数
のプロセッサ90を持ち、複数のプロセッサ90が処理を分
担する。各プロセッサ90には中央処理装置（ＣＰＵ）12
0 とプログラム・メモリ111 が設けられており、各プロ
セッサ90のＣＰＵ120 は対応のプログラム・メモリ111
に格納されたプログラムを実行する。すなわち、プログ
ラムを複数のグループに分割し、分割されたプログラム
に対応して設けられたＣＰＵ120 とプログラム・メモリ
111 とからなるプロセッサ90がそれぞれのプログラムを
実行する。

【０００９】従来技術のプログラミング装置２では、メ
モリ23の領域を分割し、それぞれを複数のＰＣのプログ
ラムの記憶場所として管理することが可能なので、最初
にＰＣとメモリ23の記憶領域の区分の対応を指定してお
くことによって複数のＰＣのプログラムを作成すること
は可能である。従来のＰＣ用プログラミング装置では、
マルチプロセッサ構成のＰＣのプログラムを作成するこ
とは考慮されていない。したがって、マルチプロセッサ
構成のＰＣのプログラムを作成する場合には、ひとつの
プロセッサを１台のＰＣとして扱い、個々のプロセッサ
のプログラムを個別に作成している。

【００１０】

【発明が解決しようとする課題】上記のように従来技術
のＰＣ用プログラミング装置によってマルチプロセッサ
構成のＰＣのプログラムを作成する場合には、マルチプ
ロセッサＰＣを構成する各々のプロセッサを１台のＰＣ
として扱い、個々のプロセッサのプログラムを個別に作
成して対応することとなる。そのため、プログラム設計
者は、各プロセッサで処理するプログラムを決定し、プ
ロセッサを指定してプログラムを作成しなければならな
い。

【００１１】予め処理プログラムの割り付けを行った各
プロセッサのプログラム作成過程で、プロセッサ間の処
理量がアンバランスであることが判明した場合は、ある
プロセッサ用のプログラムを別のプロセッサの記憶場所
に移動しなければならない。また、マルチプロセッサＰ
ＣにおいてはＰＩＯは共通であり、ＰＣ全体の制御のた
めの共通メモリも設けられているので、ラベル−アドレ
ス対応表は一つでよいにもかかわらず、プロセッサ数分
のラベル−アドレス対応表を作成しなければならない。

【００１２】この発明の課題は、マルチプロセッサ構成
のプログラマブル・コントローラのプログラムを作成す
るときに、１台のコントローラのプログラム作成と同様
に作業するだけで、自動的に複数のプロセッサへのプロ
グラム配置を決定することのできる装置を提供すること
にある。

【００１３】

【課題を解決するための手段】上記の課題解決のため、
本発明においては、プログラマブル・コントローラ用プ
ログラミング装置を、プログラム制作範囲の規則を格納
したプログラム番号記憶部と、プログラマブル・コント
ローラを構成する複数のプロッセッサへのプログラムの
割り当状況を格納するプログラム割り付け本数記憶部
と、制作した複数のプログラムを前記プログラム番号記
憶部に格納された規則に従い前記プロッセッサへのプロ
グラムの割り当てを調整し、調整結果を前記プログラム
割り付け本数記憶部に格納するプログラム割付け部と、
を加えて構成する。

【００１４】

【作用】上記構成のプログラマブル・コントローラ用プ
ログラミング装置によって複数のプロッセッサからなる
プログラマブル・コントローラの複数のプログラムを割
込み順位をつけて作成し、プログラム割付け部を起動す
ると、プログラム割付け部は、プログラム番号記憶部を
参照して、各プロセッサに割当られた割り込み順位が同
等のプログラムの本数が等しくなるように調整処理し、
結果をプログラム割り付け本数記憶部に格納する。そし
て、制作した各プログラムはプログラマブル・コントロ
ーラにロードされるとき、プログラム割り付け本数記憶
部の区分内容に従ってプログラマブル・コントローラの
各プロセッサに付随するメモリに向けて転送される。

【００１５】

【実施例】図１に、この発明にもとづくＰＣ用プログラ
ミング装置の一実施例のブロック構成を示す。このＰＣ
用プログラミング装置で作成するプログラムは、プログ
ラミング装置内でファイルとして取扱われるが、プログ
ラミング装置内で同時に処理し取扱うことが可能なファ
イルの種類の範囲とファイルの数とは、ＰＣのオペレイ
ティグシステム（ＯＳ）よって一定の制約を受けること
となる。そこで、図１の本発明によるＰＣ用プログラミ
ング装置では、上記の制約条件を作成対象となるプログ
ラムの区分と本数についての規則として予め設定してい
る。

【００１６】このプログラム制作範囲規則では、制作対
象となるプログラムを実行優先順位によってレベル区分
し、区分された各レベル毎に作成収容可能なプログラム
の本数を割り当てている。そして、区分された各レベル
に収容されるプログラムのプログラム番号の範囲をレベ
ルに対応して予め定めておくと、上記の制作範囲規則
は、各レベルに収容されるプログラムの先頭番号と該レ
ベルに収容されるプログラムの本数の対として図２に例
示のように表現される。この各レベルのプログラムの先
頭番号と該レベルに収容されるプログラムの本数の値の
対が、プログラム制作範囲規則としてプログラム番号記
憶部４に格納されている。

【００１７】プログラムを作成するに当たっては、先ず
入力装置としてのキーボード25からラベルとアドレスの
対応を入力する。すると、ラベル対アドレス対応表作成
部222 は、入力されたラベルとアドレスをＣＲＴ26に表
示するとともに、ラベル対アドレス対応表記憶部232 に
格納する。つぎに、キーボード25から作成しようとする
プログラムのプログラム・レベルを入力すると、プログ
ラム作成部221 はそれまでに作成されているプログラム
が格納されているプログラム記憶部231 とプログラム制
作範囲規則を格納している上記プログラム番号記憶部４
を参照し、すでに作成可能なプログラム本数のプログラ
ムが作成されている場合には、表示装置としてのＣＲＴ
26にメッセージを表示し、このプログラムは作成できな
いようにする。

【００１８】制作が可能と判定された場合に、ラダー・
シンボル等の図記号をキーボードから入力してプログラ
ムの作成を進めると、プログラム作成部221 は、入力さ
れたラダー・シンボルをＣＲＴ26に表示するとともに、
命令に変換してプログラム記憶部231 に格納する。この
とき、ラベル対アドレス対応表記憶部232 を参照してラ
ベルをアドレスに変換する。また、最初に入力された、
プログラム・レベルもプログラム記憶部231 に格納され
て１本のプログラムができあがる。

【００１９】図３に、プログラム記憶部231 に格納され
た１本のプログラムの記憶様式を示す。このとき、プロ
セッサ番号およびプログラム番号は空白である。プログ
ラムの作成が終了した時、キーボード25からプログラム
割付けを指定すると、プログラム割付け部３は、図４に
示すプログラム割り付け処理の手順に従ってプログラム
記憶部231 に格納されているプロセッサ番号とプログラ
ム番号が未定のプログラムのプロセッサ番号およびプロ
グラム番号を決定して、各プログラムの図３に示された
当該番号記入欄に書込む。

【００２０】図４は、２個のプロセッサで構成されてい
るマルチプロセッサＰＣのプログラムを制作してプログ
ラム割付けを指定したときに実行される処理を例示した
フロー図であり、このフローにおいて、Ｐ３工程はプロ
グラム割り付け本数記憶部５を参照する工程である。ま
た、工程Ｐ６とＰ７とは、プログラム番号記憶部４およ
びプログラム割り付け本数記憶部５のデータを参照する
工程であり、工程Ｐ８とＰ９とは、プログラム割り付け
本数記憶部５のデータを更新する処理工程である。

【００２１】上記のプログラム割り付け処理の工程を経
てプログラム割り付け本数記憶部５に格納されたプログ
ラムの格納状況の１例を図５に示す。プログラムの割り
付け後、キーボード25からプログラムの格納を指定する
と、コントローラ・インタフェース21がプログラム記憶
部231 からプログラムを読出し、書込まれているプロセ
ッサ番号に対応するプロセッサのプログラム・メモリに
プログラムを転送する。

【００２２】本実施例では、プロセッサ数を２とした
が、プロセッサの数が２以上でも、プログラム番号記憶
部４およびプログラム割り付け本数記憶部５の構成を拡
張し、同様の方法でプロセッサ番号およびプログラム番
号を決定することができる。また、プログラム・レベル
数を５としたが、プログラム・レベル数が５以上でも、
プログラム番号記憶部およびプログラム割付け本数記憶
部の構成を拡張し、同様の方法でプロセッサ番号および
プログラム番号を決定することができる。

【００２３】本実施例では、各プロセッサへのプログラ
ムの配置をプログラミング装置で決定している。プログ
ラム割り付け部３、プログラム番号記憶部４、プログラ
ム割付け本数記憶部５を、マルチプロッセッサＰＣのプ
ログラミング装置インターフェース内に設け、プログラ
ミング装置からプログラムが転送された時に、同様の方
法で各プロセッサの配置を決定するようにすることもで
きる。

【００２４】

【発明の効果】この発明によるＰＣ用プログラミング装
置では、プログラム制作範囲の規則を格納したプログラ
ム番号記憶部と、ＰＣを構成する複数のプロッセッサへ
のプログラムの割り当状況を格納するプログラム割り付
け本数記憶部と、このプログラム割り付け本数記憶部に
おけるプログラム割り付けを調整するプログラム割付け
部とを設けているので、プログラムを制作するときに指
定したプログラム・レベルにより、同じプログラム・レ
ベルのプログラム本数が各プロセッサ間で等しくなる様
に、各プロセッサへのプログラムの配置を自動的に決定
されるので、マルチプロセッサ構成のプログラマブル・
コントローラのプログラム作成を通常のシングルプロセ
ッサのプログラマブル・コントローラのプログラム作成
と同じ様に行うことができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明によるプログラマブル・コントローラ用
プログラミング装置の１実施例のブロック図

【図２】プログラム番号記憶部の構成図

【図３】割り付け前の完成プログラムの記憶様式の説明
図

【図４】プログラム割り付け部の処理のフローチャート

【図５】プログラム割り付け本数記憶部の構成図

【図６】コントローラおよび従来技術によるプログラミ
ング装置のブロック図

【図７】ラダー図の表現形式の説明図

【図８】ラベル対アドレス対応表の構成図

【図９】プログラマブル・コントローラにおけるプログ
ラム実行のタイムチャート

【図10】マルチプロセッサのプログラマブル・コントロ
ーラのブロック図

【符号の説明】

１ プログラマブル・コントローラ（ＰＣ） 100 マルチプロッセサ・プログラマブル・コントロ
ーラ 90 プロセッサ 11 プログラマブル・コントローラのメモリ 111 プログラムメモリ 110 共通メモリ 12，120 プログラマブル・コントローラの中央処理装
置（ＣＰＵ） 13，130 プロセス・インプットアウトプット（ＰＩ
Ｏ） 14，140 プログラミング装置インターフェース 150 バスコントローラ ２ プログラマブル・コントローラ用プログラミング
装置 21 コントローラインターフェース 22 プログラミング装置の中央処理装置（ＣＰＵ） 23 プログラミング装置のメモリ 24 補助記憶装置 25 入力装置（キーボード） 26 表示装置（ＣＲＴ） ３ プログラム割り付け部 ４ プログラム番号記憶部 ５ プログラム割り付け本数記憶部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 9/46 7737−5Ｂ 15/16 7531−3Ｈ Ｇ０５Ｂ 15/02 Ｐ 19/05 Ｆ

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラマブル・コントローラのプログラ
   ムを作成するプログラミング装置であって、 プログラム制作範囲の規則を格納したプログラム番号記
   憶部と、 プログラマブル・コントローラを構成する複数のプロッ
   セッサへのプログラムの割り当状況を格納するプログラ
   ム割り付け本数記憶部と、 制作した複数のプログラムを前記プログラム番号記憶部
   の格納情報を参照して前記プロッセッサへの割当配分を
   調整し、調整結果を前記プログラム割り付け本数記憶部
   に格納するプログラム割付け部と、 を備え、プログラミング装置のプロッセッサとメモリと
   が、プログラマブル・コントローラの構成各プロセッサ
   のそれぞれに、複数のプログラムを割当配分するとき、
   各プロセッサに割当られた順位が同等のプログラムの本
   数が等しくなるように、複数のプロセッサへのプログラ
   ムの割当配分を決定することを特徴とするプログラマブ
   ル・コントローラのプログラミング装置。