JPH07231105A

JPH07231105A - 可変容量素子

Info

Publication number: JPH07231105A
Application number: JP4192494A
Authority: JP
Inventors: Takeshi Ikeda; 毅池田; Tsutomu Nakanishi; 努中西; Akira Okamoto; 明岡本
Original assignee: T I F KK
Current assignee: T I F KK
Priority date: 1994-02-16
Filing date: 1994-02-16
Publication date: 1995-08-29

Abstract

(57)【要約】【目的】広範囲にわたって容量を変化させることがで
きる可変容量素子を提供すること。【構成】可変容量素子１００は、ｐ領域１２−１〜１
２−７とｎ領域１４−１〜１４−７のそれぞれによって
形成される長尺形状のｐｎ接合層と、隣接するｐ領域１
２−１〜１２−７同士を電気的に接続するＭＯＳスイッ
チとを含んで構成される。このＭＯＳスイッチを順にオ
ン状態とすることにより、ｐｎ接合層を順に接続すると
ともに、これらのｐｎ接合層に印加する逆バイアスを可
変に制御することにより、広範囲にわたって容量値の可
変制御が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で動作する可変容量素子に関す
る。

【０００２】

【従来の技術】近年の電子技術の発達にともない、電子
回路は各種分野において幅広く用いられており、特に半
導体製造技術の進歩にともなって集積度が飛躍的に向上
したＬＳＩ等が一般的になりつつある。

【０００３】このようなＬＳＩは半導体基板上に成形さ
れるものであり、それぞれの構成素子は可動部分を有し
ないことが要求され、そのような部品の一つとしてバリ
キャップと称される可変容量ダイオードがある。この可
変容量ダイオードは、半導体のｐｎ接合を逆バイアスで
使用したときの障壁容量を利用するものであり、印加電
圧に反比例して端子間容量が変化する。

【０００４】

【発明が解決しようとする課題】ところで、上述した従
来の可変容量ダイオードは、容量の可変幅が狭いという
問題がある。例えば、東芝社製の型番１ＳＶ１００を例
にとると、その端子内容量は４５０〜６００ｐＦであ
り、最大に可変した場合であっても容量の変動範囲は５
０％未満に過ぎない。そのため、例えば従来の可変容量
ダイオードを用いて電圧制御型発振器ＶＣＯやＦＭ変調
回路を構成した場合には、その周波数可変範囲も狭くな
る。

【０００５】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、広範囲にわたって容
量を変化させることができる可変容量素子を提供するこ
とにある。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の可変容量素子は、所定形状の複数の
ｐｎ接合層と、接続をオン状態にすることにより前記ｐ
ｎ接合層同士を並列接続する複数の半導体スイッチと、
を備え、前記複数の半導体スイッチのそれぞれの接続状
態を順に切り替えることにより並列接続する前記ｐｎ接
合層の数を切り替えて、これらのｐｎ接合層により形成
される容量を可変に制御することを特徴とする。

【０００７】請求項２の可変容量素子は、所定形状の複
数のｐｎ接合層と、接続をオン状態にすることにより前
記ｐｎ接合層同士を並列接続する複数の半導体スイッチ
と、を備え、前記複数の半導体スイッチのそれぞれの接
続状態を順に切り替えることにより並列接続する前記ｐ
ｎ接合層の数を切り替えるとともに、前記ｐｎ接合層に
印加する逆バイアス電圧を可変に制御することにより、
前記ｐｎ接合層により形成される容量を可変に制御する
ことを特徴とする。

【０００８】請求項３の可変容量素子は、請求項１また
は２の可変容量素子において、前記所定形状は長尺形状
であり、長手方向の端部近傍に前記半導体スイッチを設
けることを特徴とする。

【０００９】請求項４の可変容量素子は、請求項１また
は２の可変容量素子において、前記所定形状は矩形形状
であり、この矩形形状の少なくとも一辺に沿って前記半
導体スイッチを設けることを特徴とする。

【００１０】請求項５の可変容量素子は、請求項１また
は２の可変容量素子において、前記複数のｐｎ接合層の
それぞれは階段状に接合面積が変化しており、並列接続
する前記ｐｎ接合層の数を増加させることにより、前記
ｐｎ接合層により形成される容量がほぼ等間隔で変化す
ることを特徴とする。

【００１１】請求項６の可変容量素子は、請求項１〜５
のいずれかの可変容量素子において、前記半導体スイッ
チは、ＭＯＳトランジスタにより形成することを特徴と
する。

【００１２】請求項７の可変容量素子は、請求項１〜５
のいずれかの可変容量素子において、前記半導体スイッ
チは、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯ
Ｓトランジスタとを並列に用いたトランスミッションゲ
ートにより形成することを特徴とする。

【００１３】請求項８の可変容量素子は、請求項１〜７
のいずれかの可変容量素子において、前記複数のｐｎ接
合層と前記複数の半導体スイッチのそれぞれを同一の半
導体基板上に形成することを特徴とする。

【００１４】請求項９の可変容量素子は、請求項８の可
変容量素子において、前記半導体基板上に前記ｐｎ接合
層と前記半導体スイッチのそれぞれを形成した後に、こ
の半導体基板の全表面に化学液相法により絶縁膜を形成
し、この絶縁膜の一部をエッチングあるいはレーザ光照
射によって除去して孔をあけ、その孔を半田で盛り上が
る程度に封じることにより端子付けを行うことを特徴と
する。

【００１５】

【作用】請求項１の発明は、複数のｐｎ接合層を有して
おり、複数の半導体スイッチを順にオン状態とすること
により並列接続されたｐｎ接合層の数を変えることがで
き、これらのｐｎ接合層により形成される容量が変化す
るようになっている。

【００１６】請求項１の発明によれば、半導体スイッチ
のそれぞれの接続状態を変えることにより並列接続され
たｐｎ接合層の接合面積が階段状に切り替わるため、広
範囲に容量を変化させることができる。

【００１７】また、請求項２の発明は、上述した半導体
スイッチの接続状態の切り替えに加え、各ｐｎ接合層に
印加する逆バイアス電圧も可変に制御している。したが
って、一つ一つのｐｎ接合層が可変容量ダイオードとし
て機能すると同時に、その接合面積を階段状に変化させ
ることができるため、広範囲にわたって容量を連続的に
変化させることができる。

【００１８】また、請求項３の発明は、上述したｐｎ接
合層の形状を長尺形状としたものであり、その長手方向
の端部近傍に半導体スイッチが設けられている。したが
って、半導体スイッチのオン・オフを制御する電極や接
続線を外部に引き出すことが容易であり、配線構造を簡
略化することができる。

【００１９】これに対し、請求項４の発明は、ｐｎ接合
層の形状を矩形形状としたものであり、その少なくとも
一辺に半導体スイッチが設けられている。したがって、
半導体基板の一部に複数のｐｎ接合層を形成する場合
に、例えば碁盤状にそれらを配置するといったことが可
能となり、実装密度を上げることができる。

【００２０】また、請求項５の発明は、上述した複数の
ｐｎ接合層のそれぞれの接合面積を階段状に変化させる
ことにより、並列接続するこれらｐｎ接合層の数が増し
たときに、容量をほぼ等間隔で変化させることができ
る。すなわち、半導体スイッチのオン抵抗等によって
は、同一接合面積のｐｎ接合層を順に並列接続していっ
てもその容量が２倍，３倍，…と変化するわけではな
い。したがって、各ｐｎ接合層の接合面積を段階状に変
化させることにより、全体の容量がほぼ等間隔に変化す
るようになる。また、このようなｐｎ接合層に逆バイア
スを印加してそれぞれｐｎ接合層による容量を連続的に
変化させた場合には、全体として広範囲にわたって連続
的に容量を変化させることもできる。

【００２１】また、請求項６の発明は、上述した半導体
スイッチをＭＯＳトランジスタにより形成している。Ｍ
ＯＳトランジスタによってスイッチを構成した場合に
は、オン状態において方向性を有しないことから、特に
交流信号が印加されるｐｎ接合層同士の並列接続に際し
て好都合である。すなわち、並列接続されたｐｎ接合層
はコンデンサとして機能するものであり、これらのｐ領
域あるいはｎ領域を介して充放電が繰り返されるため、
方向性のあるスイッチ、例えばバイポーラトランジスタ
を用いたスイッチ等を用いた場合には、並列接続された
ｐ領域同士あるいはｎ領域同士間におけるキャリアの移
動が妨げられるため、動作に支障を来すことになる。と
ころがＭＯＳトランジスタのスイッチではこのような弊
害がない。

【００２２】また、請求項７の発明は、上述した半導体
スイッチをさらに限定し、ｎチャネルＭＯＳトランジス
タとｐチャネルＭＯＳトランジスタとを並列に用いたト
ランスミッションゲートにより形成している。したがっ
て、ｐｎ接合層によって形成されるコンデンサにどのよ
うな信号が入力された場合であっても半導体スイッチの
オン抵抗がほぼ等しくなり、安定した素子特性を有する
ことになる。

【００２３】また、請求項８の発明は、上述したｐｎ接
合層と半導体スイッチをすべて同一の半導体基板上に形
成している。すなわち、これらはすべて半導体製造技術
を用いて半導体基板上に形成することが可能であり、容
易に大量生産および高密度化が可能となる。

【００２４】また、請求項９の発明は、上述した可変容
量素子を半導体基板上に形成した後に化学液相法により
全表面に絶縁膜を形成する。その後、この絶縁膜の一部
にエッチングやレーザ光照射により孔を開け、この孔に
半田を盛ることにより端子付が行われる。したがって、
表面実装型の素子を簡単に製造することができ、表面実
装型とすることにより、この素子の組み付け作業も容易
となる。

【００２５】

【実施例】以下、本発明を適用した一実施例の可変容量
素子について、図面を参照して具体的に説明する。

【００２６】第１実施例図１は、本発明を適用した第１実施例の可変容量素子の
平面図である。また、図２は図１に示した可変容量素子
のＡ−Ａ線拡大断面図、図３は図１のＢ−Ｂ線拡大断面
図、図４は図１のＣ−Ｃ線拡大断面図である。

【００２７】これらの図に示すように、本実施例の可変
容量素子１００は、ほぼ同一構造を有する長尺形状の７
つのｐｎ接合層を有しており、このうちのｎ領域同士を
必要に応じてＭＯＳトランジスタのスイッチにより接続
することにより、コンデンサを形成するｐｎ接合の面積
を段階的に変化させるものである。なお、７つのｐｎ接
合層のそれぞれはほぼ同一形状を有しているためその中
の１つについて詳細な説明を行い、相違点についてはそ
の都度説明するものとする。

【００２８】長尺形状を有するｐ領域１２−１は、半導
体基板であるｎ型シリコン基板（ｎ−Ｓｉ基板）１０の
表面近傍に形成されており、そのさらに一部には長尺形
状のｎ領域１４−１が形成されている。これらのｐ領域
１２−１とｎ領域１４−１とによってｐｎ接合層が形成
されており、このｐｎ接合層に可変の逆バイアス電圧を
印加することにより容量が変更可能な可変容量ダイオー
ドとなっている。

【００２９】また、ｎ領域１４−１の表面には表面電極
１６が形成されており、この表面電極１６がそれ以外の
ｎ領域１４−２〜１４−７のそれぞれの表面に形成され
た表面電極１６のそれぞれとともに第１の端子電極１８
に接続されている。この第１の端子電極１８は、ｐｎ接
合層をコンデンサとして使用した際に一方の入出力端子
として機能するものである。

【００３０】また、ｐ領域１２−１の長手方向の両端近
傍の隔たった位置に半導体スイッチの一部を構成するｐ
領域２０−１，２６−１が形成されている。一方のｐ領
域２０−１は、上述したｐｎ接合層を形成するｐ領域１
２−１の一方端側と接続電極２２によって接続されてい
る。同様に、他方のｐ領域２６−１は、ｐ領域１２−１
の他方端側に接続電極２８を介して接続されている。

【００３１】本実施例の可変容量素子１００は、上述し
た構造を有するｐｎ接合層および２つのｐ領域２０，２
６がほぼ平行して７組配置されており、隣接するｐ領域
２０間をチャネルによって接続することにより、あるい
は隣接するｐ領域２６間をチャネルによって接続するこ
とにより、ＭＯＳトランジスタによるスイッチング動作
を行わせる。具体的には、ｐ領域２０−１と２０−２の
一部に重なるように絶縁層３２を挟んで制御電極２４−
１が形成されている。したがって、この制御電極２４−
１に負の制御電圧を印加することにより、ｎ−Ｓｉ基板
１０表面の対応する位置にｐチャネルが現れ、隣接する
ｐ領域２０−１と２０−２を電気的に接続するようにな
っている。

【００３２】同様に、ｐ領域２０−２〜２０−７のそれ
ぞれの間には制御電極２４−２〜２４−６のそれぞれが
絶縁層３２を挟んで形成されており、負の制御電圧が印
加された制御電極に対応してｎ−Ｓｉ基板１０の表面近
傍にｐチャネルが現れ、隣接するｐ領域２０同士を電気
的に接続するようになっている。また、ｐ領域１２の他
方端側に設けられた７つのｐ領域２６−１〜２６−７の
それぞれの間にも制御電極３０−１〜３０−６のそれぞ
れが絶縁層３２を介して形成されており、これらの制御
電極３０に負の制御電圧を印加することにより、同様な
スイッチング動作が行われるようになっている。

【００３３】また、第２の端子電極３４，３６のそれぞ
れは、中央部分に位置する接続電極２２あるいは接続電
極２８のそれぞれを外部に延長することにより形成され
ており、これらがｐｎ接合層によりコンデンサを形成し
た場合の他方の入出力端子として機能することになる。

【００３４】図５は、可変容量素子１００の等価回路を
示す図である。同図において、ＶＣ１はｐ領域１２−１
とｎ領域１４−１とにより構成される可変容量ダイオー
ド（バリキャップ）である。同様に、ＶＣ２〜ＶＣ７の
それぞれは、ｐ領域１２−２〜１２−７とｎ領域１４−
２〜１４−７のそれぞれにより構成される可変容量ダイ
オードである。また、ＳＷａ１はｐ領域２０−１，２０
−２と絶縁層３２を挟んで配置された制御電極２４−１
とにより形成されるＭＯＳスイッチである。同様に、Ｓ
Ｗａ２〜ＳＷａ７のそれぞれは、ｐ領域２０−２〜２０
−７および絶縁層３２を挟んで形成された制御電極２４
−２〜２４−６のそれぞれにより構成されるＭＯＳスイ
ッチを、ＳＷｂ１〜ＳＷｂ７のそれぞれはｐ領域２６−
１〜２６−７および絶縁層３２を挟んで形成された制御
電極３０−１〜３０−６のそれぞれによって構成された
ＭＯＳスイッチを示している。

【００３５】この可変容量素子１００を最少の容量で使
用する場合には、図５に示すようにすべてのＭＯＳスイ
ッチをオフ状態に制御する。このような接続状態にした
場合には、第１の端子電極１８と第２の端子電極３４，
３６との間にＶＣ４のみが接続された状態となるため、
ｐ領域１２−４とｎ領域１４−４との間の障壁容量のみ
がこれらの端子電極間に現れることになる。なお、この
ときこれらの端子間に印加する逆バイアス電圧を可変に
制御することにより、ＶＣ４の容量が所定範囲で変更で
きる点は従来の可変容量ダイオードと同様である。

【００３６】このような状態において、次に、ＳＷａ３
とＳＷｂ３をオン状態に切替える。この切替えは、図１
に示す制御電極２４−３と３０−３とに負の所定電圧を
印加することにより行われる。このとき、第１および第
２の端子電極間にはＶＣ４およびＶＣ３が並列接続され
たときの容量が現れる。したがって、ＶＣ４のみの容量
が端子電極間に現れていたときと比べると大幅に容量が
増すことになる。

【００３７】このようにして、ＶＣ４に近いＭＯＳスイ
ッチを順にオン状態に切り替えていくことにより、並列
接続されるＶＣ４，ＶＣ３，…の数が増すことになるた
め、コンデンサを形成するｐｎ接合層の接合面積も階段
状に増すことになり、２つの端子電極間に現れる容量も
広範囲にわたって階段状に変化する。

【００３８】このように、本実施例の可変容量素子１０
０は、複数のｐｎ接合層を半導体基板上に形成するとと
もに、これらの間をＭＯＳスイッチにより接続してい
る。そして、これらのＭＯＳスイッチを順にオン状態に
切り替えることにより、並列接続されたｐｎ接合層の個
数を切り替えることができるため、端子電極間に現れる
接合容量を広範囲にわたって階段状に切り替えることが
できる。しかも、それぞれのｐｎ接合層によって形成さ
れる可変容量ダイオードは、印加する逆バイアス電圧を
可変に制御することによりある範囲で容量が変わるた
め、この逆バイアス電圧の制御と上述したＭＯＳスイッ
チの切り替え制御とを組み合わせることにより、広範囲
にしかも連続して容量が制御可能な可変容量素子とする
ことができる。

【００３９】なお、それぞれのＭＯＳスイッチは、所定
のオン抵抗を有するため、面積が等しいｐｎ接合層を２
個，３個…と並列接続しても容量が２倍，３倍…と変化
するわけではない。したがって、それぞれのオン抵抗を
考慮して、第１および第２の端子電極１８，３４，４６
から遠ざかるにしたがって、ｐ領域１２とｎ領域１４の
面積を階段状に増加させることにより、全体の容量を２
倍，３倍…と変化させることができるようになる。

【００４０】図６は、上述した本実施例の可変容量素子
１００のスイッチ切り替えに最適な制御回路の一例を示
す図である。図５に等価回路を示した本実施例の可変容
量素子１００は、接続状態の切り替えを行うＳＷを順に
所定のタイミングで切り替える必要がある。

【００４１】図６に示す回路は、制御電圧Ｖｃ（＜０）
を変化させることによりその電圧レベルに応じて順にＭ
ＯＳスイッチをオン状態に切り替え制御するためのもの
である。同図において、７個の抵抗３８〜４４は、制御
電圧Ｖｃを分圧するためのものであり、それぞれの分圧
電圧が６個のスイッチングトランジスタ４６〜５６のそ
れぞれに印加されている。また、それぞれのスイッチン
グトランジスタにはプルダウン抵抗４７〜５７が接続さ
れており、それぞれのスイッチングトランジスタがオン
状態になったときに外部に所定の電圧が取り出せるよう
になっている。

【００４２】上述した回路において、制御電圧Ｖｃが次
第に低下すると（Ｖｃの絶対値が大きくなると）、まず
スイッチングトランジスタ４６のみがオンになる。この
とき、プルダウン抵抗４７の一方端の電位が下がるた
め、この一方端側に接続された制御電極２２−３，３０
−３に負の所定電圧が印加され、ＳＷａ３，ＳＷｂ３が
オン状態に切り替わる。さらに制御電圧Ｖｃが低下する
と、次に２番目のスイッチングトランジスタ４８もオン
状態になるため、プルダウン抵抗４９の一方端に接続さ
れたＳＷａ５，ＳＷｂ５のそれぞれもオン状態に切り替
わる。このようにして制御電圧Ｖｃがさらに低下するに
つれて、スイッチングトランジスタ５０，５２，５４，
５６のそれぞれが順にオン状態に切り替わり、対応する
ＭＯＳスイッチがオン状態となる。

【００４３】したがって、制御電圧Ｖｃを低下させるこ
とにより、第１および第２の端子電極間に現れる容量が
階段状に増加することになる。しかも、それぞれのｐｎ
接合層に印加する逆バイアス電圧を変えることにより、
階段状に変化していた容量をほぼ全域にわたって広範囲
に連続的に変化させることができることは上述した通り
である。

【００４４】図７は、本実施例の可変容量素子の変形例
を示す図である。図１に示した可変容量素子１００は、
ｐｎ接合層とは別にＭＯＳスイッチを設けたものである
が、ｐｎ接合層を形成するｐ領域１２の一部を利用して
ＭＯＳスイッチを形成することもできる。すなわち、図
７に示すように、ｐ領域１２−１と１２−２の一方端と
部分的に重なるように絶縁層３２を挟んで制御電極３０
−１を形成する。この場合には、ｐ領域１２−１，１２
−２のそれぞれが図１において示したｐ領域２６−１，
２６−２のぞれぞれの機能を形成したものである。

【００４５】なお、図７は一部の構成のみを示したもの
であるが、図１において示したＭＯＳスイッチのすべて
に適用できる点はいうまでもない。

【００４６】図８は、さらに他の変形例を示す図であ
る。同図に示す可変容量素子は、ｐｎ接合層の長手方向
の両端に設けられたＭＯＳスイッチのうちの一方をｎチ
ャネルＭＯＳスイッチとし、他方をｐチャネルＭＯＳス
イッチとしたものである。すなわち、図８に示すよう
に、ｎ−Ｓｉ基板１０の表面近傍の一部にｐウェル６０
を形成しておいて、このｐウェル６０の一部に７つのｎ
領域６２−１〜６２−７を形成したものである。各ｎ領
域６２−１〜６２−７のそれぞれは、図１に示したｐ領
域２６−１〜２６−７のそれぞれに対応するものであ
り、制御電極３０−１〜３０−６のそれぞれの電位をｎ
領域６２およびｐウェル６０より高く設定することによ
り、ｐウェル６０の表面近傍にｎチャネルが形成される
ようになっている。

【００４７】このように、ｐチャネルＭＯＳとｎチャネ
ルＭＯＳとを対にしたトランスミッションゲートによっ
てＭＯＳスイッチを形成することにより、ｐチャネルお
よびｎチャネルの一対のＭＯＳスイッチにより常に安定
したオン抵抗が得られ、可変容量素子全体としての特性
も安定する。

【００４８】図９は、上述したトランスミッションゲー
トをｐｎ接合層の長手方向の両端近傍に設ける場合の部
分的構成が示されている。すなわち、図８においてｐｎ
接合層を形成していたｐ領域１２−１等の両端側部に図
７の制御電極３０−１に相当する制御電極６４−１が形
成されており、この制御電極６４−１とｐ領域１２−１
および１２−２の一方端によってｐチャネルＭＯＳスイ
ッチが形成されている。また、これと並列に制御電極３
０−１と２つのｎ領域６２−１および６２−２とにより
ｎチャネルＭＯＳスイッチが形成されている。したがっ
て、図８に示した場合と同様に、これら２つのスイッチ
によってトランスミッションゲートが形成されており、
常に安定した素子特性が得られる。

【００４９】図１０は、さらに他の変形例を示す図であ
る。同図に示す可変容量素子は、ｐｎ接合層を構成する
ｐ領域１２およびｎ領域１４のそれぞれを相互に接続す
るためのスイッチを、ｐｎ接合層の両側に別けて配置し
たものである。すなわち、ｎ領域１４−１〜１４−７の
それぞれの一方端を利用してＭＯＳスイッチが形成され
ており、さらに、ｎ領域１４−４からは第２の端子電極
３６が外部に向け伸びている。また、ｐ領域１２−１〜
１２−７のそれぞれの端部は、ｐｎ接合層とは別に設け
られたｐウェル６４内のｎ領域６６−１〜６６−７のそ
れぞれと接続電極６８を介して接続されており、ｐウェ
ル６４内の各ｎ領域６６−１〜６６−７とそれらの間に
設けられた制御電極２４−１〜２４−６とにより６つの
ｎチャネルＭＯＳスイッチが形成されている。

【００５０】このように、ｐｎ接合層の長手方向の両端
部分にスイッチを設け、このｐｎ接合層の表面部分には
電極等を設けないことにより、ｎ−Ｓｉ基板１０の表面
を他の部品の配線等に利用することができ、部品の高密
度実装化を行う場合に特に有効となる。すなわち、ｐｎ
接合層の表面には絶縁層３２が形成されているため、さ
らにその表面にプリント配線等を行うことができる。し
かも、７つのｐｎ接合層は長尺形状に形成されているた
め、これらのプリント配線等により磁束が発生した場合
であっても、ｐｎ接合層表面における渦電流の発生を最
少限に押さえることができ、プリント配線等を近付けた
場合の弊害を最少限に押さえることが可能となる。

【００５１】なお、図１０に示した可変容量素子は、ｐ
ｎ接合層を構成するｐ領域１２およびｎ領域１４のそれ
ぞれをＭＯＳトランジスタのスイッチにより相互に接続
する場合を説明したが、いずれか一方側をあらかじめ接
続しておいてもよい。例えば、図１０のｐウェル６４側
のスイッチを省略するとともに各接続電極６８を１本の
電極により構成し、さらにこの１本の電極を延長して第
１の端子電極１８とすればよい。この場合には、ｐｎ接
合層を構成するｎ領域１４の一方端側に設けられたスイ
ッチのみによってｐｎ接合層の並列個数を切り替えるこ
とになり、構造が簡略化される。

【００５２】第２実施例次に、本発明を適用した第２実施例の可変容量素子につ
いて説明する。

【００５３】図１１は、第２実施例の可変容量素子２０
０の構成を示す平面図である。また、図１２は、図１１
に示した可変容量素子２００のＡ−Ａ線拡大断面図を示
す図である。

【００５４】これらの図に示すように、本実施例の可変
容量素子２００は、ｎ−Ｓｉ基板１０の表面近傍に設け
られた大きなｐウェル７０の一部に長尺形状の７つのｎ
領域７２−１〜７２−７が形成されている。そして、こ
のｎ−Ｓｉ基板１０の表面には絶縁層３２を挟んで６つ
の長尺形状の制御電極７４−１〜７４−６が形成されて
いる。

【００５５】制御電極７４−１は長方形形状を有してお
り、その一方の長辺側が長尺形状を有するｎ領域６６−
１の一部と部分的に重なっており、他方の長辺側がｎ領
域７２−２と部分的に重なっている。したがって、これ
らの制御電極７４−１および２つのｎ領域７２−１，７
２−２によりＭＯＳスイッチが形成されている。このよ
うに、ｎ領域７２−１〜７２−７のそれぞれと制御電極
７４−１〜７４−６のそれぞれとによって６つのＭＯＳ
スイッチが構成されている。

【００５６】ところで、上述したｐウェル７０と各ｎ領
域７２−１〜７２−７のそれぞれに着目すると、それら
の間にはｐｎ接合層が形成されるため、それぞれのｐｎ
接合層は並行して配置された７つの可変容量ダイオード
として機能することになる。

【００５７】したがって、すべてのＭＯＳスイッチがオ
フ状態の場合には、中央部分のｎ領域７２に接続された
第１の端子電極１８とｐウェル７０に接続された第２の
端子電極３４との間に、ｐウェル７０とｎ領域７２−４
との間に形成される最少の容量が現れることになる。な
お、このときｐｎ接合層に印加する逆バイアス電圧を可
変に制御することにより、この最少の容量値が可変に制
御できる点はいうまでもない。

【００５８】次に、制御電極７４−３あるいは７４−４
のいずれか一方に正の制御電圧を印加することによりい
ずれかのＭＯＳスイッチがオン状態となる。この状態で
は、ｎ領域７２−３あるいは７２−５とｐウェル７０と
の間に形成されるｐｎ接合層が並列接続されることにな
るため、接合面積が増加し、第１および第２の端子電極
１８，３４間に現れる容量が増加する。

【００５９】以下同様にして、ｎ領域７２−４に近いＭ
ＯＳスイッチを順にオン状態に切り替えていくことによ
り、並列接続されるｐｎ接合層の接合面積が階段状に増
加し、容量も増えることになる。しかも、それぞれのｐ
ｎ接合層は印加する逆バイアス電圧を可変に制御するこ
とによりその容量値が連続的に変化する可変容量ダイオ
ードとして機能するため、このように接続状態を変える
ことにより広範囲にわたって連続的に容量値が変化する
可変容量素子を実現することができる。

【００６０】また、本実施例の可変容量素子２００は、
図１２にその断面を示すように隣接するｎ領域７２の間
にｎチャネルが形成されるため、このｎチャネルとｐウ
ェル７０との間にも障壁容量が生じることになる。した
がって、ｐｎ接合層の長手方向の端部にＭＯＳスイッチ
を設けた場合に比べて、ｎ−Ｓｉ基板１０の実質的な使
用面積の割合が増加し、同一の容量を得る場合には素子
の小型化が可能であり、素子の高密度実装化も可能とな
る利点がある。

【００６１】第３実施例次に、本発明を適用した第３実施例の可変容量素子につ
いて説明する。本実施例の可変容量素子３００は、ｐｎ
接合層を正方形あるいは長方形といった矩形形状に形成
した点に特徴がある。そして、その矩形形状の一辺ある
いは二辺を利用してＭＯＳスイッチが形成されている。

【００６２】図１３は、第３実施例の可変容量素子３０
０の構成を示す平面図である。同図において、ｐｎ接合
層８０−１〜８０−６のそれぞれはｎ−Ｓｉ基板１０の
表面近傍に形成されている。また、それぞれのｐｎ接合
層８０−１〜８０−６は、一対となるｐ領域８２−１〜
８２−６とｎ領域８４−１〜８４−６とにより形成され
ている。また、ｎ−Ｓｉ基板１０の表面には絶縁層３２
を挟んで６つの制御電極８６−１〜８６−６が隣接する
ｎ領域８４と部分的に重なるように形成されている。こ
の制御電極８６−１〜８６−６のいずれかに負の制御電
圧を印加することにより、対応するｎ−Ｓｉ基板１０の
表面近傍にｐチャネルが形成されるため、このチャネル
を挟んで形成されているｐ領域８２同士が電気的に接続
されることになる。

【００６３】このように、制御電極８６−１〜８６−６
を順にオン状態に切り替えることにより、すべてのｎ領
域８４−１〜８４−６に共通に接続されている第１の端
子電極１８と１つのｐ領域８２−１に接続されている第
２の端子電極３４との間に現れる容量を階段状に変化さ
せることができる。また、これらのＭＯＳスイッチの切
り替えとともに各ｐｎ接合層８０に印加する逆バイアス
電圧を可変に制御することにより、全体として広範囲に
わたって連続的に容量値が変化する可変容量素子を実現
することができる。

【００６４】その他の実施例次に、本発明のその他の実施例にかかる可変容量素子に
ついて説明する。

【００６５】図１４および図１５は、化学液相法を用い
て端子付を行う場合の概略を示す図である。図１４は図
１のＡ−Ａ線断面に相当するものであり、図２に対応す
る。また、図１５は図１のＣ−Ｃ線断面に相当するもの
であり、図４に相当する。

【００６６】図１に示す可変容量素子１００の１個分を
含むｎ−Ｓｉ基板１０を切り離した後に、図１４および
図１５に示すように、個別に切り離されたチップ（素
子）の全表面に化学液相法により、絶縁膜としてシリコ
ン酸化膜８８を形成する。その後、エッチングにより制
御電極２４，３０および第１，第２の端子電極１８，３
４，３６上のシリコン酸化膜８８を除去して孔を開け、
その孔を半田９０で表面に盛り上がる程度に封じる。こ
れにより、突出した半田９０をプリント配線基板のラン
ド等と直接接触させることができるので、表面実装に際
して好都合である。

【００６７】なお、上述した例では図１に示した可変容
量素子１００を例にとり説明したが、第１実施例の他の
可変容量素子や第２あるいは第３実施例の可変容量素子
についても同様である。また、素子表面の保護膜に合成
樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔
にレーザ光線を利用してもよい。

【００６８】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【００６９】例えば、上述した各実施例の可変容量素子
は、半導体基板上に形成されるため、ＬＳＩ等の一部と
して形成できることはいうまでもない。この場合は、他
の構成部品と同時に製造することができるため、後工程
における配線処理等が不要になるという利点がある。ま
た、必ずしもＬＳＩ等の一部として形成する必要もな
く、個別の部品として製造するようにしてもよい。

【００７０】また、上述した第１および第２実施例にお
いては、説明を簡単にするために７つのｐｎ接合層を形
成する場合を例にとり説明したが、必要に応じてｐｎ接
合層の個数を増減させることができる。例えば、容量の
可変範囲を大きく取りたい場合にはｐｎ接合層の数を数
十に増やすだけでよい。

【００７１】また、第３実施例においても説明を簡略化
するために６つのｐｎ接合層を形成した場合を例にとり
説明したが、これら矩形形状のｐｎ接合層の数を増減す
ることにより、容量の可変範囲を変えることができる。
特にｐｎ接合層の数を数十個に設定した場合には、それ
らを碁盤状に整列配置すればよく、このように碁盤状に
配置した場合には、半導体基板上の無駄を最少限に押さ
えることができる。

【００７２】また、上述した実施例は、ｎ型シリコン基
板上に素子を形成する場合を例にとり説明したが、ｐ型
シリコン基板あるいはＧａＡｓ等の他の材料を用いるよ
うにしてもよい。

【００７３】

【発明の効果】上述したように請求項１の発明によれ
ば、複数の半導体スイッチを順にオン状態にして並列接
続されたｐｎ接合層の数を変えることにより、これらの
ｐｎ接合層により形成される容量が変化するようになっ
ている。したがって、並列接続されたｐｎ接合層の接合
面積が階段状に切り替わるため、広範囲に容量を変化さ
せることができる。

【００７４】また、請求項２の発明によれば、上述した
ｐｎ接合層の一つ一つが可変容量ダイオードとして機能
するため、素子全体では広範囲にわたって容量を連続的
に変化させることができる。

【００７５】また、請求項３の発明によれば、上述した
ｐｎ接合層の形状を長尺形状とするとともに、その長手
方向の端部近傍に半導体スイッチが設けられており、電
極や接続線を外部に引き出すことが容易であり、配線が
容易となる。

【００７６】また、請求項４の発明によれば、ｐｎ接合
層の形状を矩形形状としており、例えば碁盤状にそれら
を配置するといったことが可能となり、実装密度を上げ
ることができる。

【００７７】また、請求項５の発明によれば、上述した
複数のｐｎ接合層のそれぞれの接合面積を階段状に変化
させることにより、並列接続するこれらｐｎ接合層の数
が増したときに、容量をほぼ等間隔で変化させることが
できる。

【００７８】また、請求項６の発明によれば、上述した
半導体スイッチをＭＯＳトランジスタにより形成してお
り、オン状態において方向性を有しないことから、特に
交流信号が印加されるｐｎ接合層同士の並列接続に際し
て好都合である。

【００７９】また、請求項７の発明によれば、上述した
半導体スイッチをｎチャネルＭＯＳトランジスタとｐチ
ャネルＭＯＳトランジスタとを並列に用いたトランスミ
ッションゲートにより形成しており、安定した素子特性
を有することになる。

【００８０】また、請求項８の発明によれば、上述した
ｐｎ接合層と半導体スイッチをすべて同一の半導体基板
上に形成しており、容易に大量生産および高密度化が可
能となる。

【００８１】また、請求項９の発明によれば、上述した
可変容量素子を半導体基板上に形成した後に化学液相法
により全表面に絶縁膜を形成する。その後、この絶縁膜
の一部にエッチングやレーザ光照射により孔を開け、こ
の孔に半田を盛ることにより端子付が行われる。したが
って、表面実装型の素子を簡単に製造することができ、
表面実装型とすることにより、この素子の組み付け作業
も容易となる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例の可変容量素子の
平面図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】図１のＣ−Ｃ線拡大断面図である。

【図５】第１実施例の可変容量素子の等価回路を示す図
である。

【図６】スイッチの切り替え制御を行う回路を示す図で
ある。

【図７】第１実施例の変形例を示す図である。

【図８】第１実施例の他の変形例を示す図である。

【図９】第１実施例の他の変形例を示す図である。

【図１０】第１実施例の他の変形例を示す図である。

【図１１】本発明を適用した第２実施例の可変容量素子
の平面図である。

【図１２】図１１のＡ−Ａ線拡大断面図である。

【図１３】本発明を適用した第３実施例の可変容量素子
の平面図である。

【図１４】化学液相法を用いて端子付を行う場合の概略
を示す図である。

【図１５】化学液相法を用いて端子付を行う場合の概略
を示す図である。

【符号の説明】

１０ｎ−Ｓｉ基板１２，２０，２６ｐ領域１４ｎ領域１６表面電極１８第１の端子電極２２，２８接続電極２４，３０制御電極３２絶縁層３４，３６第２の端子電極

Claims

【特許請求の範囲】

【請求項１】所定形状の複数のｐｎ接合層と、接続をオン状態にすることにより前記ｐｎ接合層同士を
並列接続する複数の半導体スイッチと、を備え、前記複数の半導体スイッチのそれぞれの接続状
態を順に切り替えることにより並列接続する前記ｐｎ接
合層の数を切り替えて、これらのｐｎ接合層により形成
される容量を可変に制御することを特徴とする可変容量
素子。
【請求項２】所定形状の複数のｐｎ接合層と、接続をオン状態にすることにより前記ｐｎ接合層同士を
並列接続する複数の半導体スイッチと、を備え、前記複数の半導体スイッチのそれぞれの接続状
態を順に切り替えることにより並列接続する前記ｐｎ接
合層の数を切り替えるとともに、前記ｐｎ接合層に印加
する逆バイアス電圧を可変に制御することにより、前記
ｐｎ接合層により形成される容量を可変に制御すること
を特徴とする可変容量素子。
【請求項３】請求項１または２において、前記所定形状は長尺形状であり、長手方向の端部近傍に
前記半導体スイッチを設けることを特徴とする可変容量
素子。
【請求項４】請求項１または２において、前記所定形状は矩形形状であり、この矩形形状の少なく
とも一辺に沿って前記半導体スイッチを設けることを特
徴とする可変容量素子。
【請求項５】請求項１または２において、前記複数のｐｎ接合層のそれぞれは階段状に接合面積が
変化しており、並列接続する前記ｐｎ接合層の数を増加
させることにより、前記ｐｎ接合層により形成される容
量がほぼ等間隔で変化することを特徴とする可変容量素
子。
【請求項６】請求項１〜５のいずれかにおいて、前記半導体スイッチは、ＭＯＳトランジスタにより形成
することを特徴とする可変容量素子。
【請求項７】請求項１〜５のいずれかにおいて、前記半導体スイッチは、ｎチャネルＭＯＳトランジスタ
とｐチャネルＭＯＳトランジスタとを並列に用いたトラ
ンスミッションゲートにより形成することを特徴とする
可変容量素子。
【請求項８】請求項１〜７のいずれかにおいて、前記複数のｐｎ接合層と前記複数の半導体スイッチのそ
れぞれを同一の半導体基板上に形成することを特徴とす
る可変容量素子。
【請求項９】請求項８において、前記半導体基板上に前記ｐｎ接合層と前記半導体スイッ
チのそれぞれを形成した後に、この半導体基板の全表面
に化学液相法により絶縁膜を形成し、この絶縁膜の一部
をエッチングあるいはレーザ光照射によって除去して孔
をあけ、その孔を半田で盛り上がる程度に封じることに
より端子付けを行うことを特徴とする可変容量素子。