JPH02126668A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に関し、特に分圧抵抗回路を有
した半導体集積回路に関するものである。

（ロ）従来の技術 一般にある所定の電圧ライン、例えば５ｖの電源ライン
とＯｖのＧＮＤラインとの間に、分圧抵抗を複数個設け
て、所定電圧を得る分圧抵抗回路を有した半導体集積回
路とし、て、特開昭５９−２２９８５７号公報等が掲げ
られる。

第５図は、電源ライン（Ｖｃｃライン）（５１）とグラ
ンドライン（ＧＮＤライン）　（５２）との間に２つの
抵抗体（５３）　、　（５４）が形成され、この抵抗体
（５３）　、　（５４）の間より、所定電圧を取り出す
ための分圧回路を有した半導体集積回路（５５）の平面
図を示すものである。

この半導体集積回路（５５）は、Ｐ型の半導体基板上に
積層されたＮ型のエピタキシャル層（５６）内に、例え
ば−点鎖線で示すようなＰ型の拡散領域（５７）を有し
、この拡散領域〈５７）を左側に示した等価回路の如き
構成とするものである。

前記拡散領域り５７）上には、例えばシリコン酸化膜の
如き絶縁膜を積層し、この絶縁膜を通常の蝕刻法で蝕刻
し、Ｘ印で示したコンタクト孔が形成されている。そし
て前記拡散領域（５７〉の上端と下端に夫々第１のコン
タクト孔（５８）と第２のコンタクト孔＜５９）を形成
し、前記拡散領域（５７）の間に第３のコンタクト孔（
６０）が形成され工いる。

前記第１のコンタクト孔（５８）上には、このコンタク
ト孔（５８）を介して前記拡散領域（５７）と電気的に
接続されるＶ。０ライン（５１）が設けられ、前記第２
のコンタクト孔（５９）上には、このコンタクト孔（５
９）を介して前記拡散領域（５７）と電気的に接続され
るＧＮＤライン〈５２）が設けられる。また前記第３の
コンタクト孔（６０）上には、このコンタクト孔（６０
）を介して前記拡散領域（５７）と電気的に接続される
取出し電極（６１）が設けられる。

従って第１のコンタクト孔（５８）と第３のコンタクト
孔（６０）の間には、抵抗Ｒ，が形成され、第３のコン
タクト孔〈６０）と第２のコンタクト孔（５９）の間に
は、抵抗Ｒ２が形成される。

（ハ）発明が解決しようとする課題 前述の如き構成に於いて、例えば抵抗体Ｒ，とＲ２が、
２対３゛の比を必要とする時、製造フローの都合でこの
比が変動したり、回路の都合上、この比を例えば４対５
としたい時がある。

この時は、前記第３のコンタクト孔（６０）の位置を変
える必要があり、このためには前記第３のコンタクト孔
（６０）を形成するマスクとこのコンタクト孔（６０）
上に形成される取出し電極（６１）を形成するマスクを
少なくとも設計し直す必要があった。

（ニ）課題を解決するだめの手段 本発明は前述の課題に鑑みてなされ、前記取出し電極（
１１〉は、隣接する電極、例えばＶＣ，ライン（１）、
ＧＮＤライン（２）および他の取出し電極（１１）、と
のショートを防ぐだけの幅を除いて、前記拡散領域（６
）の長さ方向に沿って全て設けることで解決するもので
ある。

（ホ）作用 第１図を用いて説明すると、取出し電極り１１）をｖｃ
ｃライン（１）からＧＮＤライン（２）に渡るように設
け、隣接する電ｇｉ（第１図ではｖｃｃライン（１）と
ＧＮＤライン（２）に該当する。）とのショートを防ぐ
幅（矢印ア、イで示した領域）を除いて、前記拡散領域
り６）の長さ方向に沿って全て設ければ、第３のコンタ
クト孔（１０）を矢印ａ、ｂの方向に変えるだけで設計
は終了する。

つまりコンタクト孔（１０）の位置を変えても、取出し
電極（１１）は実質的に殆んどの位置でオーミ、アクコ
ンタクトできるためである。

具体的には矢印ａの方向へコンタクト孔（１０）を移す
と、Ｒ８の抵抗値は減少し、Ｒ１の抵抗値は増大する。

矢印すの方向へ移すと前述とは逆となる。この両方の時
、取出し電極（１１）は殆んどの領域で拡散領域（６）
とコンタクトできる。

（へ）実施例 以下に本発明の実施例を図面を参照しながら説明する。

第１図は第１の実施例であり、第２図は第１図（７）Ａ
−Ａ’線における断面図で６６９本実施例は、第１図の
左側に示した等価回路の如く、２つの抵抗体Ｒ，，Ｒ，
が基準電圧（例えばＶＣＣライン（１）、ＧＮＤライン
ク２））間に接続され、Ｒ，とＲ２の間より所定電圧が
取り出きれている。

第２図からも解る通り、先ずＰ型の半導体基板（３）が
あり、この半導体基板（３）上に積層されたＮ型ノエビ
タキシャル層（４）がある。このエピタキシャル層り４
）と前記半導体基板（３）の間にはＮ中型の埋込み層（
５）がある。また前記エピタキシャル層（４）表面より
前記半導体基板（３）に到達するＰ゛型の分離領域が形
成され、この分離領域によってアイランドが形成きれて
いる。

次に前記Ｎ型のエピタキシャル層（４）表面に形成され
た一点鎖線で示す拡散領域（６）があり、図面上では示
してしないが他の領域にはトランジスタ、ダイオード、
抵抗およびコンデンサ等があり、所定の機能を有した回
路が構成されている。

続いて前記エピタキシャル層（４）上に形成されたシリ
コン酸化膜（７）等の絶縁膜と、この絶縁膜（７）を通
常の蝕刻法で開孔した第１のコンタクト（８）、第２の
コンタクト（９）および第３のコンタクト（１０）があ
る。ココテコンタ’７　ト（８）　、　（９）　、　（
１０）は夫々Ｘ印で示しである。前記第１のコンタクト
〈８）は、基準電圧となる第１の電源ライン（１）と拡
散領域（６）を電気的に接続するものであり、前記第１
の電源ライン（１）は、例えば５ｖのＶ。０ラインであ
る。前記第２のコンタクト（９）は、基準電圧となる第
２の電源ライン（２）と拡散領域（６〉を電気的に接続
するものであり、前記第２の電源ライン〈２）は、例え
ばＯＶのＧＮＤラインである。更に前記第３のコンタク
トけ０）は、所定電圧を得るための取出し電極（１１）
と前記拡散領域（６）を電気的に接続するものである。

従って第１のコンタクト（８）と第３のコンタクト（１
０）の間には抵抗Ｒ１が形成され、前記第３のコンタク
ト（１０）と第２のコンタクト（９）の間には抵抗Ｒ２
が形成される。

最後に本発明の特徴となる前記取出し電極（１１）につ
いて更に詳しく述べる。この取出し電ｔｉ（１１）は、
前記第１の電源ライン（１）と前記第２の電源ライン（
２）との間に設けられた前記拡散領域（６）の上に設け
られ、隣接する電極（Ｌ）　、　（２）とのショートを
防ぐだけの幅を除いて、前記拡散領域（６）の長さ方向
に沿って全て設けられている。

前記ショートを防ぐだけの幅は、矢印ア、イで示した所
であり、ショートや電極間のリーク等を防止できる幅で
ある。従って前記取出し電極（１１）は、第１の電源ラ
イン（１〉と第２の電源ライン（２）との間に渡り、殆
んどの拡散領域（６）上に形成される。

従って抵抗値の調整等の時は、この取出し電極（１１）
はそのままで、第３のコンタクト（１０）の位置だけを
変えれば良く、コンタクト形成用のマスクのみを設計し
直せば良い。矢印ａの方向へ動かすことで、Ｒ８は減少
、Ｒ２は増大し、矢印すの方向へ動かすと逆となる。

次に第２の実施例を説明する。第３図は平面図であり、
第４図は第３図のＡ−Ａ’線における断面図である。

本実施例は、第３図に書き込まれた等価回路図からも解
るように、抵抗体が３つある分圧回路である。従って第
３のコンタクト＜１０〉は、抵抗体の数より１差し引い
た数だけ必要である。

ｖｏｃライン（１）側に形成された第３のコンタクト（
１０）とＧＮＤライン（２）側に形成された第３のコン
タクト（１０）は、夫々取出し電極（１１）、　（１１
）を有し、この取出し電極は、隣接する電極とのショー
トや電極間リーク等を防止する矢印ア。

イ、つの領域を除いてＶ　ｃ　ｃライン（１）からＧＮ
Ｄライン＜２）に渡り形成される。

従って矢印ａの方向に動かすと、Ｒ，は減少、Ｒよは増
大する。矢印すの方向へ動かすとこの逆となる。矢印Ｃ
の方向へ動かすとＲ２は減少し、Ｒ８は増大し、矢印ｄ
の方向はこの逆となる。

以上第１の実施例と第２の実施例は、電極が一層構造で
説明して来たが、二層構造でも実施可能である。つまり
配線密度が向上してゆくにつれて、他の配線とのクロス
が生じるので、前記第１の電源ライン（１）、第２の電
源ライン（２）および取出し電極＜１１）の少なくとも
１つが第２層目に形成されても良い。またトランジスタ
動作を防止するために第１の電源ライン（１）は、エピ
タキシャル層（４）と電気的に接続されている。

（ト）発明の効果 以上の説明からも明らかなように、分圧回路に必要な抵
抗体の数より１少ない数のコンタクトを、第１の電源ラ
イン（１）と第２の電源ライン（２）間にある拡散領域
（６）上に設け、前記コンタクトの数と同じ数の取出し
電極（１１）を実質的に拡散領域（６）の全領域に設け
ることで、抵抗体の調整は、前記コンタクトの位置のみ
を変えれば良いことになる。

従ってコンタクト用のマスクのみを設計し直すだけで良
いために、設計時間が大幅に短縮できる。

【図面の簡単な説明】

第１図は本発明の半導体集積回路の平面図、第２図は第
１図のＡ−Ａ’線における断面図、第３図は本発明の半
導体集積回路の平面図、第４図は第３図のＡ−Ａ’線に
おける断面図、第５図は従来の半導体集積回路の平面図
である。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板内に形成された拡散領域と、この拡散
   領域上に形成された絶縁膜と、 この絶縁膜を開口し前記拡散領域の両端に形成された第
   １のコンタクトおよび第２のコンタクトと、 この第１のコンタクトを介して前記拡散領域と電気的に
   接続された第１の電源ラインと、 この第２のコンタクトを介して前記拡散領域と電気的に
   接続された第２の電源ラインと、 前記拡散領域に形成される分割抵抗の数より１少ない数
   だけ形成した第３のコンタクトと、このコンタクトを介
   して前記拡散領域と電気的に接続された取出し電極とを
   少なくとも備えた半導体集積回路に於いて、 前記取出し電極は、前記第１の電源ラインと前記第２の
   電源ラインとの間に設けられた前記拡散領域の上に設け
   られ、隣接する電極とのショートを防ぐだけの幅を除い
   て、前記拡散領域の長さ方向に沿って全て設けられるこ
   とを特徴とした半導体集積回路。
2. （２）少なくとも前記第１の電源ライン、第２の電源ラ
   インおよび取出し電極は、第１層目の絶縁膜上に形成さ
   れる請求項第１項記載の半導体集積回路。
3. （３）少なくとも前記第１の電源ライン、第２の電源ラ
   インおよび取出し電極は、第２層目の絶縁膜上に形成さ
   れる請求項第２項記載の半導体集積回路。