JPH07230409A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH07230409A JPH07230409A JP1970994A JP1970994A JPH07230409A JP H07230409 A JPH07230409 A JP H07230409A JP 1970994 A JP1970994 A JP 1970994A JP 1970994 A JP1970994 A JP 1970994A JP H07230409 A JPH07230409 A JP H07230409A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bank
- area
- data
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明はメモリのアドレス空間を、ランダムア
クセスメモリ領域とリードオンリメモリ領域に分割して
使用する記憶装置に関し、より大きなＲＯＭ領域とＲＡ
Ｍ領域をもたせることのできる記憶装置を実現すること
を目的とする。 【構成】メモリ１００上にリードオンリメモリとしての
所定の領域をもつバンクメモリ０Ｂ０を割り当て、バン
クメモリ０Ｂ０と同じ領域をもつリードオンリメモリと
しての所定の数のバンクメモリ１Ｂ１〜バンクメモリｎ
Ｂｎを設け、電源投入時にバンクメモリ１Ｂ１〜バンク
メモリｎＢｎの中のデータの書き込まれているバンクメ
モリ１Ｂ１〜バンクメモリｉＢｉのデータのみをメモリ
１００上に複写するように構成する。
クセスメモリ領域とリードオンリメモリ領域に分割して
使用する記憶装置に関し、より大きなＲＯＭ領域とＲＡ
Ｍ領域をもたせることのできる記憶装置を実現すること
を目的とする。 【構成】メモリ１００上にリードオンリメモリとしての
所定の領域をもつバンクメモリ０Ｂ０を割り当て、バン
クメモリ０Ｂ０と同じ領域をもつリードオンリメモリと
しての所定の数のバンクメモリ１Ｂ１〜バンクメモリｎ
Ｂｎを設け、電源投入時にバンクメモリ１Ｂ１〜バンク
メモリｎＢｎの中のデータの書き込まれているバンクメ
モリ１Ｂ１〜バンクメモリｉＢｉのデータのみをメモリ
１００上に複写するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は１つのメモリのアドレス
空間を、ランダムアクセスメモリ領域とリードオンリメ
モリ領域に分割して使用する記憶装置に関する。
空間を、ランダムアクセスメモリ領域とリードオンリメ
モリ領域に分割して使用する記憶装置に関する。
【０００２】処理装置が処理を実行するためのプログラ
ムは、一般的に、リードオンリメモリ（Read Only Memo
ry、以下ＲＯＭと称する）に書き込まれており、処理装
置はこのプログラムを読み出し、そのプログラムにした
がって処理を実行する。一方、処理を行うためのデー
タ、処理の途上で発生するデータ、処理の結果としての
データ等はランダムアクセスメモリ（Random Access Me
mory、以下ＲＡＭと称する) に随時、書き込み、読み出
しが行われる。
ムは、一般的に、リードオンリメモリ（Read Only Memo
ry、以下ＲＯＭと称する）に書き込まれており、処理装
置はこのプログラムを読み出し、そのプログラムにした
がって処理を実行する。一方、処理を行うためのデー
タ、処理の途上で発生するデータ、処理の結果としての
データ等はランダムアクセスメモリ（Random Access Me
mory、以下ＲＡＭと称する) に随時、書き込み、読み出
しが行われる。
【０００３】このような、ＲＯＭとＲＡＭは別々なメモ
リ素子を使用する場合もあるが、半導体技術の進展によ
り、１素子当りの記憶容量が大きなメモリ素子が容易に
得られるようになり、１つのメモリ素子の領域をＲＯＭ
領域とＲＡＭ領域に分けて使用することも行われてい
る。
リ素子を使用する場合もあるが、半導体技術の進展によ
り、１素子当りの記憶容量が大きなメモリ素子が容易に
得られるようになり、１つのメモリ素子の領域をＲＯＭ
領域とＲＡＭ領域に分けて使用することも行われてい
る。
【０００４】このような、１つのメモリ素子の領域をＲ
ＯＭ領域とＲＡＭ領域に分けて使用する場合、それぞれ
の領域を有効に使用することのできる記憶装置が要求さ
れている。
ＯＭ領域とＲＡＭ領域に分けて使用する場合、それぞれ
の領域を有効に使用することのできる記憶装置が要求さ
れている。
【０００５】
【従来の技術】図４は従来例（１）を説明する図を示
す。図中の１００Ｂは０００００〜ＦＦＦＦＦのアドレ
スを持つメモリである。
す。図中の１００Ｂは０００００〜ＦＦＦＦＦのアドレ
スを持つメモリである。
【０００６】ここで、メモリ１００Ｂの中に２５６ｋｂ
ｙｔｅのＲＯＭ領域を割り当てるには、アドレスＣ００
００〜ＦＦＦＦＦが必要となり、アドレス０００００〜
ＢＦＦＦＦがＲＡＭ領域として使用可能な領域となる。
ｙｔｅのＲＯＭ領域を割り当てるには、アドレスＣ００
００〜ＦＦＦＦＦが必要となり、アドレス０００００〜
ＢＦＦＦＦがＲＡＭ領域として使用可能な領域となる。
【０００７】図５は従来例（２）を説明する図を示す。
図中の１００Ａは０００００〜ＦＦＦＦＦのアドレスを
持つメモリである。この中のＦ００００〜Ｆ８０００を
バンクとして使用する領域とし、これをバンクメモリ０
Ｂ０とし、同じ領域を持つバンクメモリ１Ｂ１〜バンク
メモリ６Ｂ６をもっている。
図中の１００Ａは０００００〜ＦＦＦＦＦのアドレスを
持つメモリである。この中のＦ００００〜Ｆ８０００を
バンクとして使用する領域とし、これをバンクメモリ０
Ｂ０とし、同じ領域を持つバンクメモリ１Ｂ１〜バンク
メモリ６Ｂ６をもっている。
【０００８】また、４０は処理装置であり、５０はバン
クコントロールレジスタであり、６０はスイッチであ
る。図において、処理装置４０が指定の処理を実行する
とき、バンクコントロールレジスタ５０およびスイッチ
６０を介して、必要なバンクメモリ０Ｂ０〜バンクメモ
リ６Ｂ６をアクセスしている。
クコントロールレジスタであり、６０はスイッチであ
る。図において、処理装置４０が指定の処理を実行する
とき、バンクコントロールレジスタ５０およびスイッチ
６０を介して、必要なバンクメモリ０Ｂ０〜バンクメモ
リ６Ｂ６をアクセスしている。
【０００９】このようにバンクメモリを使用することに
より、アドレス空間を広く使用することが可能である。
より、アドレス空間を広く使用することが可能である。
【００１０】
【発明が解決しようとする課題】図４に示した従来例
（１）においては、１つのメモリ１００ＢをＲＯＭ領域
とＲＡＭ領域に分割して使用するものであり、最初から
ＲＯＭの領域を大きく取っておくと、ＲＯＭ領域に書き
込まれるプログラムの量が少なくても、ＲＡＭとして使
用できる領域が少なくなってしまう。
（１）においては、１つのメモリ１００ＢをＲＯＭ領域
とＲＡＭ領域に分割して使用するものであり、最初から
ＲＯＭの領域を大きく取っておくと、ＲＯＭ領域に書き
込まれるプログラムの量が少なくても、ＲＡＭとして使
用できる領域が少なくなってしまう。
【００１１】また、図５に示した従来例（２）において
は、バンクメモリ１Ｂ１〜バンクメモリ６Ｂ６を使用す
ることによりＲＯＭ領域を広くとることが可能である
が、アクセスするたびに、バンクコントロールレジスタ
５０をアクセスすることが必要となり、スイッチング動
作が複雑となるとともに、読み出しに時間がかかる。例
えば、電子交換機の中央制御装置のようにオンライン処
理を行うシステムで、このようなバンク切替え方式を使
用すると、バンクメモリのアクセスに時間がかかり交換
処理能力が低下することになる。
は、バンクメモリ１Ｂ１〜バンクメモリ６Ｂ６を使用す
ることによりＲＯＭ領域を広くとることが可能である
が、アクセスするたびに、バンクコントロールレジスタ
５０をアクセスすることが必要となり、スイッチング動
作が複雑となるとともに、読み出しに時間がかかる。例
えば、電子交換機の中央制御装置のようにオンライン処
理を行うシステムで、このようなバンク切替え方式を使
用すると、バンクメモリのアクセスに時間がかかり交換
処理能力が低下することになる。
【００１２】本発明は１つのメモリ上にＲＯＭ領域とＲ
ＡＭ領域をもつ記憶装置において、より大きなＲＯＭ領
域とＲＡＭ領域をもたせることのできる記憶装置を実現
しようとする。
ＡＭ領域をもつ記憶装置において、より大きなＲＯＭ領
域とＲＡＭ領域をもたせることのできる記憶装置を実現
しようとする。
【００１３】
【課題を解決するための手段】図１は本発明の原理を説
明する図である。図中の１００はメモリのアドレス空間
を、ＲＡＭ領域とＲＯＭ領域に分割して使用する記憶装
置であって、Ｂ０はメモリ１００上に所定の領域をＲＯ
Ｍ領域として割り当てたバンクメモリ０であり、Ｂ１〜
Ｂｎはバンクメモリ０Ｂ０と同じ大きさの領域をもつＲ
ＯＭとしての所定の数のバンクメモリ１〜バンクメモリ
ｎであり、電源投入時にバンクメモリ１Ｂ１〜バンクメ
モリｎＢｎの中のデータの書き込まれているバンクメモ
リ１Ｂ１〜バンクメモリｉＢｉのデータのみをメモリ１
００上に複写する。
明する図である。図中の１００はメモリのアドレス空間
を、ＲＡＭ領域とＲＯＭ領域に分割して使用する記憶装
置であって、Ｂ０はメモリ１００上に所定の領域をＲＯ
Ｍ領域として割り当てたバンクメモリ０であり、Ｂ１〜
Ｂｎはバンクメモリ０Ｂ０と同じ大きさの領域をもつＲ
ＯＭとしての所定の数のバンクメモリ１〜バンクメモリ
ｎであり、電源投入時にバンクメモリ１Ｂ１〜バンクメ
モリｎＢｎの中のデータの書き込まれているバンクメモ
リ１Ｂ１〜バンクメモリｉＢｉのデータのみをメモリ１
００上に複写する。
【００１４】
【作用】メモリ１００上にＲＯＭ領域としての所定の領
域をもつバンクメモリ０Ｂ０を割り当てる。さらに、Ｒ
ＯＭ領域としてのバンクメモリ０Ｂ０とおなじ大きさの
領域をもつ所定の数のバンクメモリ１Ｂ１〜バンクメモ
リｎＢｎを設ける。
域をもつバンクメモリ０Ｂ０を割り当てる。さらに、Ｒ
ＯＭ領域としてのバンクメモリ０Ｂ０とおなじ大きさの
領域をもつ所定の数のバンクメモリ１Ｂ１〜バンクメモ
リｎＢｎを設ける。
【００１５】領域Ａにはバンクメモリ１Ｂ１〜バンクメ
モリｎＢｎに書き込まれたデータをメモリ１００のＲＡ
Ｍ領域に複写を行うプログラムが書き込まれており、記
憶装置のパワーオンにより、最初に領域Ａに書き込まれ
ているプログラムが実行される。ここで複写は、バンク
メモリ１Ｂ１〜バンクメモリｎＢｎの中のデータが書き
込まれているバンクメモリ１Ｂ１〜バンクメモリｉＢｉ
についてのみ実行される。
モリｎＢｎに書き込まれたデータをメモリ１００のＲＡ
Ｍ領域に複写を行うプログラムが書き込まれており、記
憶装置のパワーオンにより、最初に領域Ａに書き込まれ
ているプログラムが実行される。ここで複写は、バンク
メモリ１Ｂ１〜バンクメモリｎＢｎの中のデータが書き
込まれているバンクメモリ１Ｂ１〜バンクメモリｉＢｉ
についてのみ実行される。
【００１６】図中の（Ｂ１）〜（Ｂｉ）はＲＡＭ領域に
複写されたデータを示す。複写を行った後のデータへの
アクセスはバンクメモリ１Ｂ１〜バンクメモリｉＢｉを
切り替えを行う必要がなくなり、通常のＲＡＭ領域をア
クセスするのと同じ動作となる。
複写されたデータを示す。複写を行った後のデータへの
アクセスはバンクメモリ１Ｂ１〜バンクメモリｉＢｉを
切り替えを行う必要がなくなり、通常のＲＡＭ領域をア
クセスするのと同じ動作となる。
【００１７】したがって、ＲＯＭ領域のデータが小さい
場合には、ＲＡＭ領域を広く使用することができ、かつ
バンクメモリ１Ｂ１〜バンクメモリｎＢｎを使用してい
るが、バンク切替えによるアクセスは行わないので処理
能力を低下させることもない。
場合には、ＲＡＭ領域を広く使用することができ、かつ
バンクメモリ１Ｂ１〜バンクメモリｎＢｎを使用してい
るが、バンク切替えによるアクセスは行わないので処理
能力を低下させることもない。
【００１８】
【実施例】図２は本発明の実施例を説明する図である。
図中の１００Ａはアドレス０００００〜ＦＦＦＦＦを持
つメモリである。
図中の１００Ａはアドレス０００００〜ＦＦＦＦＦを持
つメモリである。
【００１９】ここで例として、メモリ１００Ａに２５６
ｋｂｙｔｅのＲＯＭを割り当て、ＲＯＭ領域にはプログ
ラムデータが書き込まれるものとする。これを、メモリ
１００Ａのアドレス空間に割り当てるには、従来例
（１）で述べたようにアドレスＣ００００〜ＦＦＦＦＦ
が必要である。
ｋｂｙｔｅのＲＯＭを割り当て、ＲＯＭ領域にはプログ
ラムデータが書き込まれるものとする。これを、メモリ
１００Ａのアドレス空間に割り当てるには、従来例
（１）で述べたようにアドレスＣ００００〜ＦＦＦＦＦ
が必要である。
【００２０】本発明では、メモリ１００Ａ上に、先ず、
アドレスＦ００００〜Ｆ８０００の３２ｋｂｙｔｅのＲ
ＯＭ領域を割り当て、これをバンクメモリ６Ｂ６とす
る。そして、同じ、容量をもつバンクメモリ０Ｂ０〜バ
ンクメモリ５Ｂ５（実施例においては、動作説明上、原
理図とはバンクの番号の付け方を逆にしている。）を設
ける。これでＲＯＭ領域としては、アドレスＦ００００
〜Ｆ８０００とＦ８０００〜ＦＦＦＦＦの３２ｋｂｙｔ
ｅの２つの領域と、バンクメモリ０Ｂ０〜バンクメモリ
５Ｂ５による３２ｋｂｙｔｅ×６の領域が割り当てら
れ、合計で３２ｋｂｙｔｅ×８の２Ｍビットの領域が確
保できたことになる。
アドレスＦ００００〜Ｆ８０００の３２ｋｂｙｔｅのＲ
ＯＭ領域を割り当て、これをバンクメモリ６Ｂ６とす
る。そして、同じ、容量をもつバンクメモリ０Ｂ０〜バ
ンクメモリ５Ｂ５（実施例においては、動作説明上、原
理図とはバンクの番号の付け方を逆にしている。）を設
ける。これでＲＯＭ領域としては、アドレスＦ００００
〜Ｆ８０００とＦ８０００〜ＦＦＦＦＦの３２ｋｂｙｔ
ｅの２つの領域と、バンクメモリ０Ｂ０〜バンクメモリ
５Ｂ５による３２ｋｂｙｔｅ×６の領域が割り当てら
れ、合計で３２ｋｂｙｔｅ×８の２Ｍビットの領域が確
保できたことになる。
【００２１】ここで、バンクメモリ４Ｂ４およびバンク
メモリ５Ｂ５のみにプログラムデータが書き込まれてい
る場合には、バンクメモリ４Ｂ４およびバンクメモリ５
Ｂ５のプログラムデータをメモリ１００ＡのアドレスＥ
００００〜ＥＦＦＦＦに複写する。したがって、この場
合は、ＲＯＭ領域として使用されるのはアドレスＥ００
００〜ＦＦＦＦＦとなり、アドレスＣ００００〜ＤＦＦ
ＦＦはＲＡＭ領域として使用することが可能となる。
メモリ５Ｂ５のみにプログラムデータが書き込まれてい
る場合には、バンクメモリ４Ｂ４およびバンクメモリ５
Ｂ５のプログラムデータをメモリ１００ＡのアドレスＥ
００００〜ＥＦＦＦＦに複写する。したがって、この場
合は、ＲＯＭ領域として使用されるのはアドレスＥ００
００〜ＦＦＦＦＦとなり、アドレスＣ００００〜ＤＦＦ
ＦＦはＲＡＭ領域として使用することが可能となる。
【００２２】この複写プログラムはアドレスＦ８０００
〜ＦＦＦＦＦの中に書き込んであり、パワーオン時にア
ドレスＦ８０００〜ＦＦＦＦＦをプログラムが走ったと
きに複写を行い、以降はバンクメモリ６Ｂ６に固定して
おけばよい。
〜ＦＦＦＦＦの中に書き込んであり、パワーオン時にア
ドレスＦ８０００〜ＦＦＦＦＦをプログラムが走ったと
きに複写を行い、以降はバンクメモリ６Ｂ６に固定して
おけばよい。
【００２３】このように、パワーオン時のバンクメモリ
の複写はプログラムデータの書き込まれているバンクメ
モリについてのみ行い、プログラムデータ領域が増加す
るような場合でも、前以ってその増加分を見込んでメモ
リ１００Ａ上に大きなＲＯＭ領域を取っておく必要がな
い。
の複写はプログラムデータの書き込まれているバンクメ
モリについてのみ行い、プログラムデータ領域が増加す
るような場合でも、前以ってその増加分を見込んでメモ
リ１００Ａ上に大きなＲＯＭ領域を取っておく必要がな
い。
【００２４】また、プログラムデータの書き込まれたバ
ンクメモリ４Ｂ４〜バンクメモリ５Ｂ５を複写した後、
その領域はＲＯＭとして使用されるので書き込み保護を
行い、誤って書き換えられるのを防止する。このよう
な、書き込み保護は周知慣用の技術であるのでここでは
説明しない。
ンクメモリ４Ｂ４〜バンクメモリ５Ｂ５を複写した後、
その領域はＲＯＭとして使用されるので書き込み保護を
行い、誤って書き換えられるのを防止する。このよう
な、書き込み保護は周知慣用の技術であるのでここでは
説明しない。
【００２５】図３は本発明の実施例のバンクコントロー
ル回路を説明する図である。図はバンクを選択するため
のフリップフロップ回路（以下ＦＦ回路と称する）１０
と、図示省略の処理装置（図中ＣＰＵと示す）からのア
ドレス信号Ａ１５〜Ａ１７とＦＦ回路１０からの出力信
号とを入力とし、その何れかを選択するセレクタ２０、
２５６ｋｂｙｔｅのＲＯＭ３０から構成した例である。
バンクメモリ０Ｂ０〜バンクメモリ６Ｂ６はＲＯＭ３０
の中に構成されている。
ル回路を説明する図である。図はバンクを選択するため
のフリップフロップ回路（以下ＦＦ回路と称する）１０
と、図示省略の処理装置（図中ＣＰＵと示す）からのア
ドレス信号Ａ１５〜Ａ１７とＦＦ回路１０からの出力信
号とを入力とし、その何れかを選択するセレクタ２０、
２５６ｋｂｙｔｅのＲＯＭ３０から構成した例である。
バンクメモリ０Ｂ０〜バンクメモリ６Ｂ６はＲＯＭ３０
の中に構成されている。
【００２６】ここで、パワーオン後に複写プログラムが
走行する。このときは、セレクタ２０はＦＦ回路１０か
らのバンク選択信号を出力する。セレクタ２０の出力は
ＲＯＭ３０のアドレス端子Ａ１４〜Ａ１６に入力され、
その右に示したように、Ａ１４〜Ａ１６の３ビットの値
にしたがって、バンクメモリ０Ｂ０〜バンクメモリ６Ｂ
６を選択して出力する。
走行する。このときは、セレクタ２０はＦＦ回路１０か
らのバンク選択信号を出力する。セレクタ２０の出力は
ＲＯＭ３０のアドレス端子Ａ１４〜Ａ１６に入力され、
その右に示したように、Ａ１４〜Ａ１６の３ビットの値
にしたがって、バンクメモリ０Ｂ０〜バンクメモリ６Ｂ
６を選択して出力する。
【００２７】
【発明の効果】本発明によれば、プログラムデータはバ
ンクメモリに書き込んでおき、パワーオン後にプログラ
ムデータの書き込まれているバンクメモリのみをメモリ
に複写することにより、メモリのＲＡＭ領域を最大に使
用することができ、メモリの使用できるアドレス空間が
増加し、システム設計を効果的に行うことができる。
ンクメモリに書き込んでおき、パワーオン後にプログラ
ムデータの書き込まれているバンクメモリのみをメモリ
に複写することにより、メモリのＲＡＭ領域を最大に使
用することができ、メモリの使用できるアドレス空間が
増加し、システム設計を効果的に行うことができる。
【００２８】また、バンクメモリを使用しても、バンク
コントロールレジスタを使用しないので、処理装置の処
理速度が低下することもない。
コントロールレジスタを使用しないので、処理装置の処
理速度が低下することもない。
【図１】 本発明の原理を説明する図
【図２】 本発明の実施例を説明する図
【図３】 本発明の実施例のバンクコントロール回路を
説明する図
説明する図
【図４】 従来例（１）を説明する図
【図５】 従来例（２）を説明する図
１００、１００Ａ、１００Ｂ メモリ Ｂ０〜Ｂｎ バンクメモリ０〜バンクメモリｎ １０ ＦＦ回路 ２０ セレクタ ３０ ＲＯＭ ４０ 処理装置 ５０ バンクコントロールレジスタ ６０ スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三瀬 清文 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高野 良次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 メモリのアドレス空間を、ランダムアク
セスメモリ領域とリードオンリメモリ領域に分割して使
用する記憶装置であって、 メモリ（１００）上にリードオンリメモリとしての所定
の領域１もつバンクメモリ０（Ｂ０）を割り当て、 前記バンクメモリ０（Ｂ０）と同じ領域をもつリードオ
ンリメモリとしての所定の数のバンクメモリ１（Ｂ１）
〜バンクメモリｎ（Ｂｎ）を設け、 電源投入時にバンクメモリ１（Ｂ１）〜バンクメモリｎ
（Ｂｎ）の中のデータの書き込まれているバンクメモリ
１（Ｂ１）〜バンクメモリｉ（Ｂｉ）のデータのみを前
記メモリ（１００）上に複写する、 ことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1970994A JPH07230409A (ja) | 1994-02-17 | 1994-02-17 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1970994A JPH07230409A (ja) | 1994-02-17 | 1994-02-17 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230409A true JPH07230409A (ja) | 1995-08-29 |
Family
ID=12006822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1970994A Withdrawn JPH07230409A (ja) | 1994-02-17 | 1994-02-17 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230409A (ja) |
-
1994
- 1994-02-17 JP JP1970994A patent/JPH07230409A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| US4809234A (en) | Memory device including memories having different capacities | |
| JPH04213131A (ja) | マイクロコンピュータの予約メモリに対するシャドーイング及び再マッピングを行なうシステム及び方法 | |
| JP3554478B2 (ja) | 冗長アレイを備えるメモリ・アレイ及び管理方法 | |
| US4318175A (en) | Addressing means for random access memory system | |
| US4805092A (en) | Electronic circuit for extending the addressing capacity of a processor | |
| US6397317B1 (en) | Data processing method and apparatus having address conversion | |
| JPH07230409A (ja) | 記憶装置 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| US4295192A (en) | Row address memory map overlap | |
| EP0373594B1 (en) | Computer memory having its output lines selected for connection to a data bus by the memory address | |
| JPS5924428B2 (ja) | 表示装置 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JPS6161139B2 (ja) | ||
| JP2000322894A (ja) | 半導体記憶装置 | |
| JPH03185536A (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| JPH0731608B2 (ja) | 情報処理装置 | |
| JPH0756806A (ja) | メモリの管理方法 | |
| JP2659979B2 (ja) | コンピュータシステム | |
| JPH02156352A (ja) | キャッシュメモリ | |
| JPS6231382B2 (ja) | ||
| JPS63646A (ja) | メモリアクセス待ち制御回路 | |
| JPS61112228A (ja) | メモリ制御方式 | |
| JPS60151747A (ja) | マイクロプログラム制御装置 | |
| JPH07325757A (ja) | 記憶管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |