JPH07225248A

JPH07225248A - 電流測定装置

Info

Publication number: JPH07225248A
Application number: JP5277006A
Authority: JP
Inventors: Allen A Bahr; アレン・アルバート・バー; Tony R Larson; トニー・レイ・ローソン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-12-17
Filing date: 1993-11-05
Publication date: 1995-08-22
Anticipated expiration: 2011-05-29
Also published as: JP2501012B2; US5436545A

Abstract

(57)【要約】（修正有）【目的】ＰＷＭ増幅器のＤＣＭ動作の間のアイドル・
ステートＳ３を保証して真のモータ電機子電流を測定を
確実に行うシステムを実現すること。【構成】第１サンプル・ホールド回路１１４をクロッ
クするのに利用されるパルス幅変調器１１２を有するパ
イロット電流検出回路１０２を含む。第１サンプル・ホ
ールド回路１１４は、ＰＷＭ駆動される誘導負荷のパイ
ロット電流をサンプルして、ＰＷＭ増幅器の第１導通ス
テートの中間点においてサイクルに亘る平均負荷電流を
検出する。矯正回路１０４は、第２導通ステートからア
イドル・ステート迄のＰＷＭ増幅器の遷移時間を示す論
理信号を発生する。この論理信号は、第２サンプル・ホ
ールド回路１３８をクロックするのに使用され、平均負
荷電流を矯正するために利用される。この後に、平均負
荷電流及びスケーリング・ファクタが乗算器において組
み合わされてスケールされた平均負荷電流が発生され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電流測定システムに関す
る。更に具体的にいうならば、本発明は、パルス幅変調
（ＰＷＭ）される増幅器で駆動される誘導負荷に於ける
電流を正確に測定するシステムに関する。

【０００２】

【従来の技術】或る負荷を駆動するのに使用される３相
ブラシレス・モータのトルクは、この負荷を正確に位置
づけるために正確に制御されねばならない。モータのト
ルクはモータの電機子巻線の電流の直接関数である。従
って、モータのトルクを制御するためにはモータの電機
子の電流が正確に測定されそして制御されねばならな
い。

【０００３】例えばテープ・ドライブ・システムのリー
ルを駆動するために３相ブラシレス・モータが使用され
ることが出来、そして３つの別々のＹ字型に接続された
誘導巻線を含みうる。３相フル・ブリッジ・パワー増幅
器は、適切な電機子端子の両端にレイル電圧を印可する
パルス幅変調（ＰＷＭ）スイッチによりモータを通して
電流を送る。各ＰＷＭスイッチは、フライバック・ダイ
オードの両端に接続され、そしてこれは、スイッチによ
り電気通路が与えられないときに電機子に対する通路を
与える。従来周知のようにダイオードの両端のスイッチ
を適切な組み合わせで閉じることにより、増幅器は、可
能な全ての位相の組み合わせのもとで任意の方向に電流
を与えることが出来る。

【０００４】３相フル・ブリッジ・パワー増幅器は、連
続導通モード（ＣＣＭ）若しくは不連続導通モード（Ｄ
ＣＭ）のいずれかで動作することが出来る。ＣＣＭにお
いては、２つのユニークな導通ステート（Ｓ１，Ｓ２）
が各ＰＷＭサイクルの間に存在して増幅器をトグルす
る。しかしながら、ＤＣＭ動作の間ＰＷＭサイクルに第
３のアイドル・ステートが存在する。スイッチが電機子
巻線を電源レイルの両端に接続するときに、ステートＳ
１が各ＰＷＭサイクルの開始時に存在する。電機子電流
は、ステートＳ１の間ほぼ直線的に増大する。

【０００５】ステートＳ２は、全てのＰＷＭスイッチが
オープン回路にされるときに開始される。電機子のイン
ダクタンスは、ステートＳ２の間電流を巻線を介して同
じ方向に流し続ける。ＰＷＭスイッチがオープン回路に
されるので、存在する唯一の電流通路は、電気的大地電
位からフライバック・ダイオード回路網、電機子のイン
ダクタを介して電源に戻される。電機子電流は、これが
ステートＳ１の間に増大したよりも通常早い割合で時間
と共に直線的に減少する。ＣＣＭのみにおいて動作する
ようにされた他の更に精密なパワー増幅器は、適切なパ
ワー電界効果型トランジスタをオンにスイッチしてステ
ートＳ２の間逆方向に導通させることによりフライバッ
ク・ダイオードをバイパスする。このデザインは、ダイ
オードの順方向電圧降下に対するパワー損失を減少す
る。

【０００６】もしも電機子電流がステートＳ２の間ゼロ
に減衰されたならば、アイドル・ステートＳ３が開始す
る。スイッチは、ＰＷＭ周期の終了まで開いたままに留
まり、そして次のＰＷＭサイクルの開始まで電流は回路
に流れない。電機子電流は不連続であり、これはＤＣＭ
動作を規定する。電機子電流が高くそしてパルス幅が広
い場合には、ステートＳ３は存在しない。次のＰＷＭサ
イクルは、電機子電流が零に減衰する前に開始する。次
のサイクルのこの開始は、ＰＷＭ増幅器をステートＳ１
に戻す。かくして電機子電流は、これが零に減衰する前
に上昇し始める。これ状態では電機子電流が全ＰＷＭサ
イクルに亘って連続的に存在しているので、この状態は
ＣＣＭである。ＣＣＭ動作においては、ＰＷＭ増幅器
は、アイドルにならない。その理由は、これがステート
Ｓ１及びＳ２の間でのみトグルするからである。しかし
ながら、ＤＣＭ動作では、電機子電流は零に到達せず、
そしてＰＷＭ増幅器は、ＰＷＭサイクルごとに３つのス
テートを繰り返す。

【０００７】従来周知なように、ステートＳ１はランプ
・アップ機能であり、そしてステートＳ２はランプ・ダ
ウン機能である。電流はステートＳ３では流れない。Ｐ
ＷＭ増幅器がステートＳ１，Ｓ２及びＳ３で動作するデ
ューティ・サイクル即ち時間部分はそれぞれＤ１，Ｄ２
及びＤ３により表される。正の値として規定される電機
子電流は零に減衰しうるが、単一のＰＷＭサイクルの間
は極性を変更できない。しかしながら、電源電流はＰＷ
Ｍサイクルの間変わることが出来る。

【０００８】モータがパワーを電源レイルに戻すとき電
源電流は、ステートＳ１の間正であり、そしてステート
Ｓ２の間負である。

【０００９】モータのトルクを制御するには、電機子電
流が感知されねばならない。モータの電機子電流を感知
する周知のシステム及び技術は、感知抵抗回路及びパイ
ロット感知回路を含む。

【００１０】感知抵抗回路は、正確な電流測定が要求さ
れる用途に主に利用される。感知抵抗回路においては、
感知抵抗が、ＰＭＷ増幅器の電機子電流通路に配置され
る。感知抵抗は電機子電流に比例する電圧信号を生じ
る。電圧信号は、増幅されそして条件づけられて、シス
テムへの電機子電流を表す。感知抵抗電流は、供給電圧
が極性を変化すると、ステートＳ１及びＳ２の間で極性
を変化する。フルＰＷＭサイクルに亘る平均電流を得る
ために、スイッチング回路網及びデュアル感知抵抗が必
要である。従って、それぞれＰＷＭスイッチ及びフライ
バック抵抗を大地電位に接続する一対の感知抵抗が使用
される。スイッチに接続される感知抵抗はステートＳ１
の間電機子電流を流し、一方フライバック・ダイオード
に接続された感知抵抗はステートＳ２の間電機子電流を
流す。２つの感知抵抗の両端に発生される電圧降下は、
全ＰＷＭサイクルに亘り代数的に総和されそして平均化
される。積分演算増幅器が、この機能を行うためにしば
しば利用される。

【００１１】感知抵抗回路は、これの使用が集積モータ
増幅回路に制限されるという特性を有する。例えば、集
積回路デザインに相いれない比較的高いパワーが感知抵
抗で消費される。高いパワーを消費する素子は回路への
ダメージを最小にするために集積回路デザインでは排除
されなければならない。必要なときは、これらをチップ
外に設けることが最良である。しかしながら、この様に
チップ外に設けられるオフ・チップ感知抵抗は、ＩＣの
高電流入出力ピンの追加を必要とし、そしてこれも又望
ましくない。一つの感知抵抗から他の感知抵抗への電流
の移りは、ステートＳ１及びＳ２の間でほぼ瞬間的であ
る。オフ・チップ感知抵抗の線及び本体のインダクタン
スは、急激に変わる電流で駆動されるときに、損傷を与
える過渡電圧を生じる。

【００１２】誘導的な感知抵抗の両端に生じる過渡電圧
が積分されて出力信号にエラーを与える。ステートＳ１
及びＳ２の開始により、誘導電圧スパイクが感知抵抗の
両端に生じる。この電圧が感知抵抗に実際に電流を流さ
なくても、これらの誘導電圧スパイクの電圧ー時間の積
が電機子電流に加わる。非誘導抵抗でさえもエラーを生
じる過渡効果の被害を被る。低いスイッチＦＥＴのゲー
トのキャパシタンスは変位電流を生じる。ＦＥＴをオン
若しくはオフにスイッチすると、ゲートーソース電流ス
パイクが感知抵抗を通過する。このゲートーソース電流
はモータの電機子電流を表さない。このオフセット・エ
ラーの対する感度は、ＰＷＭ周波数、パワーＦＥＴのキ
ャパシタンス及び低電機子電流と共に増大する。

【００１３】急激な過渡状態を伴う感知抵抗信号は、正
確な信号処理のためには帯域幅の大きい演算増幅器を必
要とする。インテリジェント・パワーＩＣ技術は、高利
得ー帯域幅の演算増幅器を与えない。利得ー帯域幅の要
求に加えて、演算増幅器は感知抵抗からの正及び負に向
かう信号を処理しなければならない。この要求を満たす
にはデュアル・電源レイルが必要であり、これは又シス
テム・コストを増大する。

【００１４】パイロット感知回路は、モータ電機子電流
（これはモータのトルクを制御するために使用される）
を感知する手段として知られている。標準的なパイロッ
ト感知回路は、ピーク電流を感知する用途で使用されて
いる。パイロット感知回路はしばしばＰＷＭスイッチを
流れる電流を測定するため使用される。周知のように、
パイロット回路はＰＷＭスイッチを小型にしてコピーし
たものであり、スイッチ電流をスケール・ダウンしたレ
プリカを生じる。従って、標準型のパイロット回路は、
電機子巻線の過電流を検出するのに有用である。標準的
なパイロット感知回路においては、出力信号は、パイロ
ット回路を流れる電流の和が閾値を超えたか否かを示
す。

【００１５】又標準的なパイロット回路は、これらの使
用を集積化されたモータ増幅回路に制限するという特徴
を有する。例えば、パイロット回路の電流のエラーは、
技術、回路及び用途の効果から生じる。多くのＩＣパワ
ー技術は、正確なパワーデバイス・スケーリングをサポ
ートしない。更に、スケールされたパイロット回路は形
状効果にもとずくビルト・イン・エラーを有する。正確
にスケールされたパイロット感知回路でさえも、端子電
圧の差に基づくエラーを生じる。理想的なパイロット回
路は、ＰＷＭスイッチ及びパイロット回路の全ての対応
する端子の電圧バイアスが同じである時のみ正確な電流
出力を生じる。標準的なパイロット回路構成は少なくと
も一つの端子に対してこの条件を破る。パイロット感知
回路の利点は一方でこれらの問題を生じる。

【００１６】標準的なパイロット回路の他の問題点は、
平均電流を正しく測定できないことである。ＰＷＭスイ
ッチ及び関連するパイロット回路はステートＳ１の間の
み電流を流す。かくして、ＰＷＭスイッチがステートＳ
２及びＳ３の間にオープン回路にされると、電流がパイ
ロット回路を流れない。平均電機子電流はＰＷＭサイク
ル全体に亘って測定されねばならない。しかしながら、
パイロット感知回路は、ＰＷＭサイクルの一部分の間の
み出力信号を与える。かくして、パイロット電流だけで
はステートＳ２及びＳ３を無視することになり、そして
平均電流を正確に反映できない。

【００１７】

【発明が解決しようとする課題】従って、ＰＷＭ増幅器
のＤＣＭ動作の間のアイドル・ステートＳ３を保証して
真のモータ電機子電流を測定を確実に行うシステムが必
要とされてきた。

【００１８】

【課題を解決するための手段】上記従来の問題点は、本
発明の、ＰＷＭ増幅器で駆動される負荷の電流を正確に
測定するシステムにより解決される。本発明は、時間間
隔Ｔの間の誘導負荷を流れる電流を感知し、そしてこれ
に応答して第１信号を生じる第１手段と、スケーリング
・ファクタを表す第２信号を生じる第２手段と、第１信
号及び第２信号を組み合わせて、上記誘導負荷を流れる
電流を表す第３信号を生じる第３手段とを有する。

【００１９】本発明の良好な実施例においては、電流測
定システムは、第１サンプル・ホールド回路をクロック
するのに利用される1/2・Ｓ１信号を発生するパルス幅
変調器を有するパイロット電流検出回路を含む。第１サ
ンプル・ホールド回路は、ＰＷＭ駆動される誘導負荷の
パイロット電流をサンプルして、ＰＷＭ増幅器の第１導
通ステートの中間点においてサイクルに亘る平均負荷電
流を検出する。矯正回路は、第２導通ステートからアイ
ドル・ステート迄のＰＷＭ増幅器の遷移時間を示す論理
信号を発生する。この論理信号は、第２サンプル・ホー
ルド回路をクロックするのに使用され、平均負荷電流を
矯正するために利用されるスケーリング・ファクタが発
生される。この後に、平均負荷電流及びスケーリング・
ファクタが乗算器において組み合わされてＰＷＭ駆動さ
れる誘導負荷を制御するためのスケールされた平均負荷
電流が発生される。

【００２０】

【実施例】本発明は、図１に示されるように、パルス幅
変調（ＰＷＭ）増幅器で駆動される負荷の電流を正確に
測定するシステム１００である。電流測定システム１０
０は、パイロット電流検出回路１０２、矯正回路１０４
及び乗算回路１０６を有する。パイロット電流検出回路
１０２は、モータ及び増幅器１０８、パイロット検出回
路１１０、パルス幅変調器１１２並びに第１電流モード
・サンプル・ホールド回路１１４を有する。パイロット
電流検出回路１０２の機能は、モータ動作の導通位相対
比導通位相の間の平均電機子電流を感知することであ
る。

【００２１】モータ動作の連続導通モード（ＣＣＭ）及
び非連続導通モード（ＤＣＭ）は図２に示されている。
特に、図２の（ａ），（ｂ），（ｃ）及び（ｄ）は、Ｃ
ＣＭ及びＤＣＭ動作の両方に於ける代表的な電機子電流
及びパイロット感知電流を示す。図２の（ａ）は、ＣＣ
Ｍ動作のステートＳ１及びＳ２における電機子電流の直
線的な上昇及び降下を示す。同様に、図２の（ｂ）は、
ステートＳ１の間のパイロット感知回路１１０に於ける
感知電流の直線的な上昇を示す。しかしながら、ステー
トＳ２の間は電流がパイロット感知回路１１０に電流が
流れないので、ステートＳ１からの電流傾斜信号は零に
降下する。図２の（ｃ）は、ステートＳ１及びステート
Ｓ２に於ける電機子電流の上昇及び降下をそれぞれ示
し、一方零電流がアイドル・ステートＳ３において流れ
る。図２の（ｄ）は、ステートＳ１で上昇するパイロッ
ト感知電流を示し、そして零電流がステートＳ２及びア
イドル・ステートＳ３においてそれぞれ流れる。図２の
（ａ）及び（ｃ）は、ステートＳ１に於ける正の傾斜の
電流傾斜の中点が、ＰＷＭサイクルの導通ステートの間
の平均モータ電機子電流であることに注目されたい。同
様に、図２の（ｂ）及び（ｄ）は、ポイント1/2・Ｓ１
に対応するポイントで感知されたパイロット電流が、期
間Ｔ₁の中間点であることを示す。これは、1/2・Ｔ₁に
感知されるパイロット電流（ｉ_pirot）であり、そして
これはパイロット電流検出回路１０２により発生される
信号である。

【００２２】電流測定システム１００で使用される技法
は、電機子抵抗のＩＲ降下が、モータ及び電源レイル電
圧（Ｖ_Rail）により発生される逆ＥＭＦを含む回路の他
の全ての電圧に比べて無視可能であると仮定している。
更にこの方法は、電機子のインダクタンスはリニア即ち
直線的であり、そして決して飽和にまで駆動されないと
仮定している。１つのＰＷＭサイクルの間で見ると、電
流波形は時間の直線的な関数である。パイロット電流だ
けでは平均電機子電流の測定を行うには不十分であるけ
れども、矯正回路１０４から発生されるタイミング情報
（後述する）とｉ_pilotとの組み合わせが、平均電機子
電流の正確な測定を与える。この技法は、パイロット感
知回路の利点を生かし、そしてこれの使用を平均電流測
定の用途にまで広げる。

【００２３】図２の（ａ）は、ＣＣＭの間のステートＳ
１に於ける平均電機子電流＜ｉ_arm＞が、ステートＳ１
の長さに係わりなく全ＰＷＭサイクルの平均電機子電流
＜ｉ_arm＞に近接することを示す。０からＴ₁迄の平均電
機子電流は、０からＴ_TWM迄の平均電機子電流をほぼ同
じである。もしも平均電流のサイクルーツゥーサイクル
の変化が十分に小さいならば、この近似値は非常に正確
である。ＰＷＭ周波数がモータ制御周波数よりも非常に
高いので、正確性が保証される。パイロット感知電流
は、ステートＳ１の間の電機子電流のスケールされたレ
プリカである。パイロット電流は、全ＰＷＭサイクルに
亘る電機子電流のスケールされた平均を得るために使用
されうる。この関係は次式により表される。

【００２４】

【数１】

【００２５】ここで、＜ｉ_arm＞_PWMは、ＰＷＭサイクル
の間の平均電機子電流であり、＜ｉ_pilot＞_S1はステー
トＳ１の間の平均パイロット電流であり、Ｋは、パイロ
ットーツゥースイッチ装置のスケーリング（縮小）定数
であり、そしてＴ₁は、Ｄ１ｘＴ_PWM（ここでＤ１はステ
ートＳ１の間のデューティ・サイクルの時間である）に
等しいステートＳ１の終了時刻である。式（１）により
表される積分関係は、周知の回路により実現されること
が出来る。しかしながら、この回路の組み合わせは、Ｉ
Ｃ面積及び複雑性の観点からコストが高くなる。更に、
ステートＳ１の開始時及び終了時に於けるパイロット電
流の急激な変化が、感知抵抗に生じる過渡電圧と同様な
過渡電流を引き起こす。過渡電流は電流測定にエラーを
生じさせる。集積化する代わりに、ステートＳ１の中間
点でパイロット電流をサンプリングすることにより、Ｉ
Ｃ面積及び複雑性が減少されそして正確性が改善され
る。

【００２６】図２の（ａ），（ｂ），（ｃ）及び（ｄ）
は、ほぼリニアな傾斜セクションを有する。電源レイル
電圧（Ｖ_Rail）は、理想的な電源のように働きそしてリ
ニアなインダクタであるモータの電機子を駆動する。こ
の結果、リニアな電機子電流傾斜機能が生じる。モータ
が発生する逆ＥＭＦ，ＩＲ降下及び他のノン・リニアな
効果は、ＰＷＭサイクルに亘りほぼ一定でありそして無
視することが出来る。従って、これらは電流傾斜信号の
直線性に殆ど影響しない。リニアな傾斜信号の中間点は
これの平均値に等しい。ステートＳ１の傾斜信号の中間
点である1/2・Ｔ₁における電機子電流をサンプリングす
ると、平均Ｓ１電流即ちステートＳ１の平均電流を生じ
る。この量は、平均電機子電流を決定する上で有用であ
りそして次式により表される。

【００２７】

【数２】

【００２８】図１の第１のクロックされる電流モード・
サンプル・ホールド回路１１４は、式（２）で表される
機能を達成する。パルス幅変調器１１２（以下ＰＷＭ回
路と呼ぶ）は、1/2・Ｔ₁タイミング信号を発生する。式
（２）で表される機能を実現する例が図３の（ａ）に示
されている。ＰＷＭ回路１１２は一対の比較器を有しそ
して２つの別々の信号を発生するように働く。第１及び
第２の比較器１１６及び１１８が図３の（ａ）に示され
ている。第１比較器１１６は、電圧Ｖ_rampを負の端子に
受けと入りそして電圧Ｖ_inを正の端子に受け取る。電圧
Ｖ_rampは、図１に示されるように、矯正回路１０４内の
修正された傾斜信号発生器１２０からＰＷＭ回路１１２
へ供給される。電圧Ｖ_inは、テープ・ドライブ制御装置
（図示せず）からパイロット電流検出回路１０２へ送ら
れる所望の制御入力コマンド信号である。電圧Ｖ_inは、
３相ブラシレス・モータへ印加される電流の大きさかく
してこのモータにより発生されるトルクを制御する働き
をする。第１比較器１１６は、ステートＳ１に対する制
御信号を発生し、そしてこの信号は、モータ及び増幅器
１０８内のＰＷＭスイッチ制御装置（図示せず）に送ら
れる。

【００２９】又、第２比較器１１８はこれの負の端子に
電圧Ｖ_rampを受け取り、そして正の端子に電圧Ｖ_in／２
を受け取る。電圧Ｖ_in／２は、図３の（ａ）に示すよう
に、電圧Ｖ_inを受け取る抵抗値が等しい一対の抵抗１２
２及び１２４から成る電圧ディバイダ回路により発生さ
れる。第２比較器１１８は、第１電流モード・サンプル
・ホールド回路１１４をステートＳ１の中点でクロック
するタイミング信号を1/2・Ｓ１に発生する。

【００３０】モータ及び増幅器１０８は図３の（ａ）に
示されるように、３相ブラシレス・モータ、複数のフラ
イバック・ダイオード１２８、ＰＷＭスイッチ１３０及
びパワー装置即ちパワー・トランジスタ１３４を含む。
モータ１２６は、例えばテープ・ドライブ・リールを回
転させるＰＷＭ駆動される誘導負荷である。フライバッ
ク・ダイオード１２８、ＰＷＭスイッチ１３０及びパワ
ートランジスタ１３４の組み合わせは、３相のフル・ブ
リッジ・パワー増幅器を与える。電源レイル電圧Ｖ_Rail
が適切な電機子端子の両端に印加されたときに、電流が
ＰＷＭスイッチ１３０及びパワー・トランジスタ１３４
によりモータ１２６を流れる。各ＰＷＭスイッチ１３０
及びパワー・トランジスタ１３４はフライバック・ダイ
オード１２８の両端に接続されている。従来周知のよう
に、ステートＳ１の間ＰＷＭスイッチ１３０及びパワー
・トランジスタ１３４を適切な組み合わせで閉じること
により、増幅器は、全ての可能な位相の組み合わせのも
とに任意の方向に電流をモータ１２６に供給する。ＰＷ
Ｍスイッチ１３０及びパワートランジスタ１３４が、ス
テートＳ２の間オープン回路にされると、フライバック
・ダイオード１２８が、大地電位から電源レイルへ流れ
る電流通路を形成する。かくして、フライバック・ダイ
オード１２８は矯正回路１０４と共に働いて、ステート
Ｓ２の終了及びアイドル・ステートＳ３の開始を検出す
る信号を与える。

【００３１】パイロット感知回路１１０は、図３の
（ａ）に示されるように、パワー・トランジスタ１３４
のそれぞれに対応する複数個のパイロット装置１３２を
有する。パイロット装置１３２は、３つの端子を有する
電界効果型トランジスタ（ＦＥＴ）感知装置である。各
パイロット装置１３２の３つの端子のうちの２つは、第
１電流モード・サンプル・ホールド回路１１４の入力端
子及び大地電位の間に接続されている。各パイロット装
置１３２の第３端子は、これに対応するパワー・トラン
ジスタ１３４の第３端子に接続されている。パイロット
装置１３２及びパイロット感知回路１１０の更に詳細な
説明は、図４を参照して行う。

【００３２】本発明において使用されるパイロット装置
１３２のそれぞれは、ドレイン、ゲート及びソースを一
致させることにより、そして演算増幅器の必要性を排除
することにより、正確性を改善する。図４のパワーＦＥ
Ｔ１３３（スイッチＦＥＴとも呼ぶ）のドレイン電極
は、例えば図３の（ａ）に示される３相ブラシレス・モ
ータ１２６のような負荷装置に接続される。パイロット
装置１３２は、感知ＦＥＴ１３５を有し、そしてこれの
ゲート電極は、線１３７上の制御信号を受け取るために
パワーＦＥＴ１３３のゲート電極に接続されている。
又、感知ＦＥＴ１３５のソース電極は、パワーＦＥＴ１
３３のソース電極に接続されている。従って、感知ＦＥ
Ｔ１３５のゲート及びソース電圧は、パワーＦＥＴ１３
３のゲート及びソース電圧のそれぞれと同じである。
又、感知ＦＥＴ１３５のドレイン電極に於ける感知電圧
は、パワーＦＥＴ１３３のドレイン電極に於ける負荷電
圧に正確に従う。このことは、感知ＦＥＴ１３５のドレ
イン電極及びパワーＦＥＴ１３３のドレイン電極が直接
接続されていなくとも生じる。従って、感知ＦＥＴ１３
５は、たとえパワーＦＥＴ１３３が遠くそのリニア領域
に動作していても、このパワーＦＥＴ１３３の負荷電流
を正確に感知することが出来る。

【００３３】感知ＦＥＴ１３３のドレイン電極は、図４
に示されるように電圧フォロワ１３９及び絶縁ＦＥＴ１
４１によりパワーＦＥＴ１３３のドレイン電極に結合さ
れている。絶縁ＦＥＴ１４１は、パワーＦＥＴ１３３の
ドレイン電極に於ける負荷電圧（これはＦＥＴ１４３の
ブレーク・ダウン電圧を越えることがある）からＦＥＴ
１４３を保護するために設けられている。絶縁ＦＥＴ１
４１のドレイン電極は、パワーＦＥＴ１３３のドレイン
電極に接続され、ゲート電極はコレクタ供給電圧（Ｖｃ
ｃ）に接続され、そしてソース電極はトランジスタ１４
３のエミッタ電極に接続されている。電圧フォロワ１３
９は、トランジスタ１４３及びトランジスタ１４５を有
し、これらは整合されそして同じようにバイアスされて
おり、そしてこれらのべース電極はトランジスタ１４５
のコレクタ電極の接続されている。トランジスタ１４３
のエミッタ電極に於ける負荷電圧は、トランジスタ１４
５のエミッタ電極で発生される感知電圧にほぼ等しい。
トランジスタ１４５のエミッタ電極は、感知ＦＥＴ１３
５のドレイン電極に接続されている。トランジスタ１４
３のベースーエミッタ接合の両端の電圧降下（Ｖ_be）
は、トランジスタ１４５のベースーエミッタ接合の両端
の電圧降下（Ｖ_be）によりキャンセルされる。

【００３４】整合されたトランジスタ１４９及び１５１
により形成される電流ミラー回路１４７は、図４に示さ
れるように、トランジスタ１４３及び１４５に整合され
たバイアス電流を与える。トランジスタ１５１のエミッ
タ電極はトランジスタ１４５のコレクタ電極に接続さ
れ、そしてベース電極はトランジスタ１４９のベース及
びコレクタ電極に接続されている。トランジスタ１４９
のエミッタ電極は、トランジスタ１４３のコレクタ電極
に接続されている。電流ミラー回路１４７は、パルス幅
変調された負荷電流したがって変調された負荷電圧に正
確に従う帯域幅を有する。結果として、感知トランジス
タ１３５のゲート、ソース及びドレイン電極の電圧は、
高い周波数においてさえも、パワートランジスタ１３３
のゲート、ソース及びドレイン電極のそれぞれの電圧に
正確に従う。更に、感知ＦＥＴ１３５、電圧フォロア１
３９及び電流ミラー回路１４７は、パワーＦＥＴ１３３
と同じ基板上に集積化される。かくして、処理条件及び
周囲雰囲気条件に基づく変動をキャンセルすることが出
来る。出力端子１５３は、トランジスタ１４９及び１５
１のベース電極から取り出されここからバイアス電圧を
供給する。

【００３５】パワーＦＥＴ１３３を流れる負荷電流が変
動すると、これのドレイン電極に於ける負荷電圧も又変
動する。感知ＦＥＴ１３５のドレインに於ける感知電圧
は、電圧フォロワ１３９を介して負荷電圧変動に従う。
感知ＦＥＴ１３５は、パワーＦＥＴ１３３に対して比例
的にスケール即ち縮小されている。例えば、パワーＦＥ
Ｔ１３３は、感知ＦＥＴ１３５のゲート電極幅よりも１
０００倍大きいゲート電極幅を有する。かくして、感知
ＦＥＴ１３５で発生される感知電流は、負荷電流の１／
１０００である。この感知電流は、負荷電流を正確にス
ケール即ち縮小したものであり、そして負荷電流をモニ
ターするために使用されることが出来る。しかしなが
ら、トランジスタ１４３及び１４５に於けるアーリー効
果により感知電流にエラーが生じうる。このアーリー効
果は、この分野で周知であり、例えば、John Wiley and
Sons社により発行されそしてP.R.Gray及びR.G.Meyerに
よるAnarysis and Design of Analog Integrated Circu
its,1977,pp.16-18に説明されている。アーリー効果に
よるエラーは、追加の装置をカスコード型に積み重ねる
ことにより最小にされることが出来る。

【００３６】カスコード電流ミラー回路１５５はカスケ
ード構成に接続された複数個のトランジスタ１５７、１
５９、１６１及び１６３を有しそしてこれらはトランジ
スタ１４３、１４５、１４９及び１５１と相補型であ
る。トランジスタ１５７のコレクタ電極はトランジスタ
１４９のコレクタ電極に接続され、ベース電極はトラン
ジスタ１５９のベース及びコレクタ電極にそしてトラン
ジスタ１５１のコレクタ電極に接続され、そしてエミッ
タ電極はトランジスタ１６１のコレクタ及びベース電極
に接続されている。トランジスタ１５９のエミッタ電極
はトランジスタ１６３のコレクタ電極に接続されてい
る。トランジスタ１６３のベース電極は、トランジスタ
１６１のベース及びコレクタ電極に接続され、そしてエ
ミッタ電極は供給電圧Ｖ_ccに接続されている。又トラン
ジスタ１６１のエミッタ電極は供給電圧Ｖ_ccに接続され
ている。

【００３７】感知電流の付加的なスケールされたレプリ
カは、電流レッグをカスコード電流ミラー回路１５５の
加えることによりそして電流レッグを出力端子１５３に
接続することにより容易に与えられる。図４に示される
ように、第１の電流レッグはトランジスタ１６５及び１
６７により与えられ、そして第２の電流レッグはトラン
ジスタ１６９及び１７１により与えられる。トランジス
タ１６７及び１６９のそれぞれは、供給電圧Ｖ_ccに接続
されているエミッタ、トランジスタ１６３のベース電極
に接続されているベース電極、並びにトランジスタ１６
５及び１７１のエミッタ電極に接続されているコレクタ
電極を有する。図４に示されるように、トランジスタ１
６５及び１７１のそれぞれは、トランジスタ１５９のベ
ース電極に接続されているベース電極、一対の線１７３
及び１７５のそれぞれにレプリカされた電流を与えるコ
レクタ電極を有する。絶縁ＦＥＴ１４１、感知ＦＥＴ１
３５並びにトランジスタ１４３、１４５、１４９、１５
１、１５７、１５９、１６１、１６３、１６５、１６
７、１６９及び１７１（これらなパイロット装置１３２
を構成する）は、パイロット感知回路１１０の各パワー
ＦＥＴ１３３ごとに設けられる。

【００３８】図３の（ａ）に示されるように、第１電流
モード・サンプル・ホールド回路１１４は、クロック入
力端子、ｉ_inとして示されるサンプル入力端子、及びｉ
_outとして示される出力電流端子を有する。クロック端
子は第２比較器１１８に接続され、ｉ_in端子はパイロッ
ト装置１３２に接続され、そしてｉ_out端子は図１に示
されるように乗算器１０６に接続されている。第１電流
モード・サンプル・ホールド回路１１４の機能は、第２
比較器１１８から1/2・Ｓ１タイミング信号を受け取っ
たときに、パイロット装置１３２に於けるパイロット電
流ｉ_pilotをサンプルしそして保持することである。か
くして、第１サンプル・ホールド回路１１４により保持
されるサンプル電流ｉ_pilotはステートＳ１の中間点で
測定され、そしてステートＳ１の間の平均電機子電流を
表す（即ちこれに比例する）。

【００３９】サンプリング相の間、電流はｉ_in端子から
大地電位にながれ、しかしサンプル情報はパイロット装
置１３２からｉ_in端子に流れる。ついで、第１サンプル
・ホール度回路１１４のｉ_out端子に生じる信号は、図
の２の（ｂ）に示されるように、1/2・Ｔ１に評価され
る平均パイロット電流Ｉ_pilotである。もしも、モータ
１２６若しくは他の誘導負荷がＣＣＭの間動作されそし
てＤＣＭの間決して動作されないならば、パイロット電
流検出回路１０２は適切に働く。ステートＳ１の中間点
で感知された電流Ｉ_pilotは平均モータ電流として使用
するのに十分である。ＤＣＭ動作の間のこの感知された
電機子電流の矯正を以下に説明する。

【００４０】第１サンプル及びホールド回路１１４を含
む本発明の電流モード・サンプル・ホールド回路は、Ｉ
Ｃ上の小さなシリコン面積しか必要としない。更に、サ
ンプル・ホールド回路は複雑でない。その理由は、クロ
ックされるサンプル・ホールド回路は、高利得ー帯域幅
の演算増幅回路よりも小さくそして容易に実現されるか
らである。従って、大地電位よりも低い回路動作が必要
とされず、そしてステートＳ１の中間点でのサンプリン
グは、通常生じるノイズの問題を排除する。本発明で利
用される、クロックされるサンプル・ホールド回路は、
米国特許出願７６０５３４に示されている。

【００４１】パイロット電流検出回路１０２に関連する
タイミング図は、図３に示されている。図３の（ｂ１）
に示されている機能は、Ｖ_ramp，Ｖ_in及びＶ_in／２を含
む。Ｖ_rampは、各ＰＷＭの開始及び終了をセットし、そ
して矯正信号のタイミングの選択をイネーブルするリニ
ア傾斜機能を与える信号である。３つのＰＷＭサイクル
（Ｔ_PWM）が図３の（ｂ１）に示されている。電圧Ｖ_in
は、モータ若しくは誘導負荷に与えられる電流の大きさ
を制御するテープ・ドライブ制御論理回路（図示せず）
から第１比較期１１６の正の端子に送られる入力コマン
ドである。曲線Ｖ_inと曲線Ｖ_rampとの交点はステートＳ
１及びステートＳ２の間の境界を決める。電圧Ｖ_in／２
は、抵抗１２２及び１２４からなる電圧ディバイダによ
り発生される。Ｖ_in／２及びＶ_rampを表す曲線の交点
は、ステートＳ１の中間点を同定する。

【００４２】図３の（ｂ２）は、ＣＣＭステートＳ１の
間のパイロット電流検出回路１０２の動作を表す曲線で
ある。この曲線は、電圧Ｖ_rampの開始により規定される
各ＰＷＭサイクルの開始時に低レベルから高レベルに変
化する。同様に、この曲線は、正の傾斜のＶ_ramp曲線と
Ｖ_in曲線と交差する時に高レベルから低レベルに変化す
る。図３の（ｂ２）のステートＳ１を表す曲線のすべて
の遷移は、図３の（ｂ１）においてＶ_ramp曲線とＶ_in曲
線とが交差する時に生じる。ステートＳ１／２を表す曲
線は、図３の（ｂ３）に示されている。Ｓ１／２曲線
は、ステートＳ１を表す曲線の場合と同じように各ＰＷ
Ｍサイクルの開始時に低レベルから高レベルに変化す
る。更に、ステートＳ１／２を表す曲線は、曲線Ｖ_ramp
が曲線Ｖ_in／２を越えるときに高レベルから低レベルに
変化する。

【００４３】電圧Ｖ_inが３つのＰＷＭサイクルにわたり
増大するので、図３の（ｂ２）のステートＳ１の曲線及
び図３の（ｂ３）のステートＳ１／２の曲線は時間とと
もに増大する。かくして、電圧Ｖ_inは、各ＰＷＭサイク
ルの大きな部分にわたり電圧Ｖ_rampを越える。従って、
ステートＳ１及びステートＳ１／２を表す曲線は、ＰＷ
Ｍサイクルのうち比例的に大きくなる部分の間高くな
る。最後に、図３の（ｂ４）は、重ねられたパイロット
電流Ｉ_pilot及び第１サンプル・ホールド回路１１４の
出力電流Ｉ_outを示す。１つのＰＷＭサイクルの間は、
電流Ｉ_out歯一定であるとして示されている。しかしな
がら、時刻1/2・Ｔ₁において、出力電流Ｉ_outは、この
ＰＷＭサイクルの平均電流に対するＩ_pilotの現時点の
値に調整されそして他のＰＷＭサイクルの間この値にと
どまる。

【００４４】パイロット電流検出回路１０２は、ＣＣＭ
動作の間平均電機子電流を測定するが、ＤＣＭサイクル
の間電流が流れないときアイドルステートＳ３にたいし
て働かない。かくして、図３の（ａ）のパイロット電流
検出回路１０２は、ＤＣＭ動作を利用する用途には適切
でない。全ＰＷＭサイクルにわたり、ステートＳ１の間
の誘導電流の増加は、ステートＳ２の間の誘導電流の減
衰によりほぼキャンセルされる。従って、ステートＳ１
の間の平均電流は、ステートＳ２の間の平均電流にほぼ
等しくなる。

【００４５】図２に示されるＤＣＭ動作の波形は、例え
ば1/2・Ｔ₁におけるｉ_armのように、平均電機子電流＜
ｉ_arm＞が、ステートＳ１の中間点の電流に関連づけら
れることを示す。平均電流を正確に表すために、中間点
の電流は、アイドル・ステートＳ３に於ける時間を補償
する係数（ｆａｃｔｏｒ）により減少されねばならな
い。Ｄ３は、アイドル・ステートＳ３において占めるデ
ューティ・サイクルの時間（ｆｒａｃｔｉｏｎ）を表
す。かくして、ステートＳ１及びステートＳ２に於ける
デューティ・サイクルの端数は、項（１ーＤ３）により
表される。平均電機子電流は、時刻1/2・Ｔ₁におけるパ
イロット電流を項（１ーＤ３）により乗算した値に比例
する。この関係は次式により表される。

【００４６】

【数３】

【００４７】項Ｄ３は、ＣＣＭ動作において零に減少
し、そしてかくして式（３）は、両ＣＣＭ及びＤＣＭ動
作において有効である。項（１ーＤ３）によりスケール
された1/2・Ｓ１における中間点電流は、全ての条件の
もとで有効な平均電流ｉ_avgを生じる。式（３）の機能
は、図１及び図３の（ａ）に示される第１サンプル・ホ
ールド回路１１４の出力電流ｉ_outを、サイクルごと
に、項（１ーＤ３）によりスケールすることにより実現
されることが出来る。任意の適切なスケーリング方法を
使用することが出来る。標準型のＰＷＭ増幅器はステー
トＳ１及びアイドル・ステートＳ３の間の変化を合図す
ることは出来ない。平均電流は、サイクル毎にステート
Ｓ１の中間点の電流を項（１ーＤ３）によりスケールす
ることにより見いだされるので、Ｄ３を知ることが要求
される。ステートＳ２の終了時（かくしてアイドル・ス
テートＳ３の開始時）の決定及びスケーリング・ファク
ター（１ーＤ３）の発生は、図１の電流測定システム１
００の矯正回路１０４により行われる。電流測定システ
ム１００の矯正回路１０４は、図１においてブロックで
示され、そして修正された傾斜信号発生器１２０、Ｔ₂
検出ブロック１３６及び第２のクロックされる電流モー
ド・サンプル・ホールド回路１３８を含む。この修正さ
れた傾斜信号発生器１２０は、パルス幅変調のために必
要とされるリニア電圧傾斜出力Ｖ_rampを発生するために
利用される鋸歯状波発生器である。又、傾斜信号発生器
１２０は、通常の電圧傾斜出力Ｖ_rampに加えて電流傾斜
出力Ｉ_rampを発生する。この電流傾斜出力Ｉ_rampは、例
えばモータ及び増幅器１０８がステートＳ２を終了する
時刻Ｔ２に第２のサンプル・ホールド回路１３８により
サンプルされて保持される。この時刻は正確には、ＰＷ
Ｍサイクルの（１ーＤ３）に生じる。従って、第２サン
プル・ホールド回路１３８のより保持される電流は、
（１ーＤ３）ｉ_refである。保持される出力電流（１ー
Ｄ３）ｉ_ref対基準電流ｉ_re _fの比は、（１ーＤ３）であ
る。この項（１ーＤ３）は、図１に示される乗算回路１
０６に必要なスケーリング・ファクターを与えるために
理想的である。

【００４８】修正された傾斜信号発生器１２０は、図５
の（ａ）に詳細に示され、そして一対のトランジスタ１
４０及び１４２を有する。これらのトランジスタのベー
ス電極は共通節点１４４に接続されている。トランジス
タ１４０は、抵抗１４６の両端のリニア電圧傾斜出力Ｖ
_rampを駆動しそしてリニア傾斜電流Ｉ_ramp第２サンプル
・ホールド回路１３８に供給するために使用される低イ
ンピーダンスのエミッタ・フォロワである。トランジス
タ１４２は、傾斜電圧Ｖｒａｍｐが零にリセットされた
ときにトランジスタ１４０の電圧Ｖ_beをキャンセルする
ために利用される、ダイオード接続されたＮＰＮトラン
ジスタである。共通節点１４４は、Ｉ_biasの値を有する
直流定電流源を介して正の電源レイルＶ_ccに接続され
る。積分コンデンサ１４８は、共通節点１４４及び大地
電位の間に接続される。この積分コンデンサ１４８は、
定電流Ｉ_biasを積分することによりトランジスタ１４０
及び１４２のベースにリニアな傾斜電圧Ｖ_rampを発生す
るように働く。

【００４９】傾斜電流Ｉ_rampのピーク値は、抵抗１５０
を介して大地電位に流れる基準電流Ｉ_refにスケールさ
れる。基準電流Ｉ_refは、このシステム１００の他の部
分から矯正回路１０４に送られる。基準電流Ｉ_refが流
れる結果抵抗１５０の両端に発生される電圧は、基準電
圧Ｖ_refである。傾斜出力Ｖ_rampのピークに等しい基準
電圧Ｖ_refは、ＰＷＭサイクル（例えばＴ_PWM）の終了を
調べるために比較器１５２により使用される。抵抗１４
６は抵抗１５０と同じである。零から基準電圧Ｖ_refの
間のレンジを有するリニア傾斜出力Ｖ_rampが抵抗１４６
の両端に印加されるときに、零から基準電流Ｉ_ref迄の
レンジを有するリニアな傾斜電流Ｉ_rampが流される。

【００５０】比較器１５２は、正の入力端子にリニア傾
斜電圧Ｖ_rampを受け取りそして負の入力端子に基準電圧
Ｖ_refを受け取る。比較器１５２の機能は、傾斜出力Ｖ
_rampが基準電圧Ｖ_refに等しくなる時を検出することで
ある。リニア傾斜出力Ｖ_ｒａｍｐは、零ボルトから開始
し、そして電圧Ｖ_ｒｅｆの振幅に上昇しそしてこの時比
較器１５２の出力が高いレベルになる。する。この動作
により、リセット制御回路１５４は、瞬時の間スイッチ
１５６を閉じる。スイッチ１５６が閉じると、トランジ
スタ１４２を大地電位に接続して電圧Ｖ_rampを零にリセ
ットする。リセット制御回路１５４は、傾斜電流Ｉ_ramp
のピーク値を基準電流Ｉ_refに等しくなるようにスケー
リングする効果を有する。このことは、傾斜信号発生器
１２０により与えられるピーク電流が基準電流Ｉ_refに
等しくなることを確実にする。

【００５１】リニア傾斜電流Ｉ_rampを発生する適切な方
法は、定電流Ｉ_biasを積分コンデンサ１４８に与えるこ
とである。しかしながら、電圧Ｖ_rampが大地電位に逃げ
ることを防止するために、コンデンサ１４８の両端の電
圧は、大地電位より１Ｖ_be上の電位にまで減少される。
これは、共通節点１４４に接続されているダイオード接
続トランジスタの機能である。スイッチ１５６が閉ざさ
れると、コンデンサ１４８の端子は大地電位より１Ｖ_be
高い電位にされそして抵抗１４６の両端の電圧は零であ
る。次いで、傾斜信号発生器１２０がこの点から積分即
ち傾斜出力を発生し始める。トランジスタ１４２はトラ
ンジスタ１４０の電圧降下Ｖ_beに整合させるために使用
され、その結果抵抗１５０に流れる電流Ｉ_refは第２サ
ンプル・ホールド回路１３８に接続された抵抗１４６に
流れる電流Ｉ_rampに一致する。スイッチ１５６が閉ざさ
れそしてトランジスタ１４２が大地電位に接続された後
に、ＰＷＭサイクルがこれ自身を反復する。傾斜信号発
生器１２０の出力は、ステートＳ２の終了時に第２サン
プル・ホールド回路１３８によりサンプルされそして保
持されるリニア電流傾斜Ｉ_rampである。

【００５２】ＣＣＭ及びＤＣＭの両方に対する矯正回路
１０４の関連するタイミング・ダイアグラムは図５の
（ｂ１）乃至（ｂ３）に示されている。図５の（ｂ１）
は、傾斜信号発生器１２０により発生されるリニア傾斜
電圧Ｖ_rampを示す。リニア傾斜電圧Ｖ_rampの振幅のレン
ジは、零及び基準電圧Ｖ_refの間であることに注目され
たい。３つの連続的なＰＷＭサイクルが示されている。
図５の（ｂ２）は、ステートＳ２の間の矯正回路１０４
の動作を示す曲線である。電圧Ｖ_rampが正の傾斜に沿っ
て増大するときに、ステートＳ２に対する曲線は低レベ
ルから高レベルに変化する。高レベルから低レベルへの
変化即ち遷移は、ステートＳ２の終了を示す（１ーＤ
３）Ｔ_PWMにより表されるポイントで生じる。連続的な
ＰＷＭサイクルのそれぞれの周期は等しいことに注目さ
れたい。しかしながら、個々のＰＷＭサイクルのアイド
ル・ステートＳ３の長さが変動するために、対応する
（１ーＤ３）Ｔ_PWMの長さも又変動する。従って、３つ
の連続するＰＷＭサイクルの間の個々のステートＳ２の
長さは等しくない。図５の（ｂ３）は、リニア傾斜電流
Ｉ_rampに重ねられた（１ーＤ３）Ｉ_refに等しい矯正回
路の出力信号ｉ_outを示す。電流Ｉ_rampは、零からＩ_ref
のレンジであることに注目されたい。出力電流（１ーＤ
３）Ｉ_refは、第１のＰＷＭサイクルではステートＳ１
及びステートＳ２の間一定である。しかしながら、（１
ーＤ３）Ｉ_refの値は各ＰＷＭサイクルに、Ｄ３の現在
値及びＩ_refの値に従って調整される。

【００５３】図１及び図５に示す第２サンプル・ホール
ド回路１３８をトリガするために、ステートＳ２及びア
イドル・ステートＳ３の間の遷移の正確な時間を知らね
ばならない。Ｔ₂検出ブロック１３６はこの遷移時刻に
信号を発生する。これは、図３に示される誘導モータ負
荷１２６の全ての端子をモニターするのに使用される論
路的ＯＲ機能により行われる。インダクタ電流がステー
トＳ１の間に増大すると、モータの電機子に全ての端子
は電源レイル復帰線よりも正である。ＰＷＭスイッチ１
３０及びパワー装置１３４がステートＳ２の間オープン
回路にされると、電機子巻線の減衰しつつある磁界が、
大地電圧復帰線からパワー・フライバック・ダイオード
１２８の１つを介して電流を引き上げる。この減衰しつ
つある磁界は次いで、大地電圧復帰線から上側のフライ
バック・ダイオード１２８の１つを介して高電圧パワー
・レイルに電流を駆動する。少なくとも１つの電機子巻
線は、大地電圧より１ダイオード分降下した値よりも大
きい負の電位に保つ。この電機子巻線は、ステートＳ２
の間、復帰線から電流を供給レイルに引き出す。もしも
電機子巻線がＤＣＭで動作しているならば、電圧が次の
ＰＷＭサイクルの開始時に再び印加される前に、その磁
界が減衰する。貯蔵された磁界が零に減衰すると、フラ
イバック電流が流れるのが停止し、そして全ての電機子
巻線端子は再び正若しくは零になる。

【００５４】Ｔ₂検出ブロック１３６は、閾値比較器１
５８を有し、そしてこれはモータ１２６の電機子巻線若
しくは誘導線の１つ以上が大地電位よりも低い時を検出
する。ステートＳ１及びステートＳ２の開始は、タイミ
ングがＰＷＭ回路１１２により制御されそして規定され
るエベントである。閾値比較器１５８は、ステートＳ２
が終了した時及びアイドル・ステートＳ３が開始した時
をマークする論理的なエベントである。これは、スケー
リング・ファクタ（１ーＤ３）の計算のために必要とさ
れるステートＤ３におけるデューティ・サイクルの時間
の同定をイネーブルする。

【００５５】閾値比較器１５８は、モータの電機子巻線
端子φＡ、φＢ及びφＣのそれぞれの電圧を基準電圧に
常に比較することにより働く。これは、図３の（ａ）に
示される下側のフライバック・ダイオード１２８の両端
の電圧をモニターすることにより達成されうる。ステー
トＳ２の間、フライバック・ダイオード１２８の電流
は、周知のように、位相端子φＡ、φＢ及びφＣの少な
くとも一つを大地電位よりも低くする。これにより閾値
比較器１５８の出力信号は論理的に低いレベルに降下す
る。ＤＣＭ動作の間に電機子電流が零に減衰すると、フ
ライバック・ダイオード１２８はどれも順方向にバイア
スされない。閾値比較器１５８は、これの出力信号を論
理的な高いレベルに上昇することにより応答する。

【００５６】３相の誘導負荷と共に使用される閾値比較
器１５８は図６に示されている。比較器１５８は、３つ
のＮＰＮトランジスタ１６０、１６２及び１６４のそれ
ぞれのエミッタ端子に接続されている入力端子φＡ、φ
Ｂ及びφＣを含む。トランジスタ１６０、１６２及び１
６４のそれぞれのベース電極は、節点１６６を介して固
定直流電源Ｖ_be／２の正の端子に接続されている。固定
直流電源Ｖ_be／２の負の端子は大地電位に接続されてい
る。トランジスタ１６０、１６２及び１６４のコレクタ
端子は共通線１６８に接続されている。共通線１６８
は、定電流源１７０を介して正の論理電源Ｖ_ddに接続さ
れている。ーＳ２_outとして示されている出力線は、線
１６８の出力接続点１７２から取り出される。

【００５７】入力端子φＡ、φＢ及びφＣは、３つのモ
ータ電機子端子に接続されている。もしもモータ１２６
の電機子端子の任意の一つが大地電位の下の1/2・Ｖｂ
ｅ（例えばシリコン接合に対しては０．３ボルトであ
る）より大きいならば、対応するＮＰＮトランジスタ１
６０、１６２若しくは１６４が順方向にバイアスされて
オンになる。次いで、電流が、電流源１７０から共通線
１６８、オンにバイアスされているトランジスタを介し
て、低い電圧を有する位相φＡ、φＢ若しくはφＣに流
れる。端子１７２の電圧が下げられて、これにより出力
信号ーＳ２_outは低い論理レベルに下げられる。この低
い論理レベルは、電流がフライバック・ダイオード１２
８を流れていることそしてモータ増幅器１０８が現在ス
テートＳ２にあることを示す。論理出力信号ーＳ２_out
は、各ＰＷＭサイクルのステートＳ２の間低い論理レベ
ルに留まるが、他の全ての時は高レベルである。

【００５８】しかしながら、３つ全ての電機子端子φ
Ａ、φＢ及びφＣが大地電位の下の０．５Ｖ_beよりも正
ならば、３つのトランジスタ１６０、１６２及び１６４
のそれぞれはオフにバイアスされる。かくしてトランジ
スタ１６０、１６２及び１６４のどれもが導通せず、そ
して電流が電流源１７０から上記３つの端子φＡ、φＢ
及びφＣに流れない。従って、端子１７２の電圧は増大
し、これにより出力信号ーＳ２_outは高い論理レベルに
引き上げられる。出力ーＳ２_outにおける高い論理レベ
ルは、フライバック・ダイオード１２８に電流が流れて
いないことを示す。この状態は、次の２つの条件の一方
の間生じる。（Ａ）増幅器１０８がアイドル・ステート
Ｓ３に入りそして電流が流れず、この場合第２サンプル
・ホールド回路１３８は傾斜電圧Ｖ_rampの終了前にクロ
ックされそしてスケーリング・ファクター（１ーＤ３）
が1/2・Ｔ₁時にｉ_pilotに印加される。（Ｂ）次のＰＷ
Ｍサイクルが開始され、電流がＰＷＭスイッチ１３０及
びパワー装置１３４を流れている。これらの条件のもと
に、増幅器１０８はステートＳ２からステートＳ１へ直
接的に変わりそしてＤＣＭ動作はない。Ｔ₂検出ブロッ
ク１３６により発生される出力信号ーＳ２_outは、次の
ＰＷＭサイクルの開始の後に生じそしてＰＷＭ増幅器１
０８の動作に影響を与えない。かくして式（３）に示さ
れるスケーリング・ファクター（１ーＤ３）は１に等し
くなりそして出力信号は変化しない。かくして、ＤＣＭ
動作がない場合には、電流測定システム１００に対する
電流の矯正は行われない。

【００５９】低論理レベルから高論理レベルへ出力信号
ーＳ２_outが変化し、そしてこれがアイドル・ステート
Ｓ３の開始により行われると、遷移即ち変化はステート
Ｓ２の終了を示すことに注目されたい。ステートＳ２の
終了はアイドル・ステートＳ３の開始と同じである。そ
の理由は、アイドル・ステートＳ３がステートＳ２の終
了時に開始されるからである。アイドル・ステートＳ３
の開始時を直接測定するのは不可能である。その理由
は、これがアイドル・ステートであり、測定するパラメ
ータがないからである。

【００６０】ＤＣＭ動作に対するＴ₂検出ブロック１３
６の閾値比較器１５８に関連するタイミング・ダイアグ
ラムは、図７に示されている。３つの連続的なＰＷＭサ
イクルＴ_PWMが示されている。図７の（ａ）に示される
機能は、固定周波数のＰＷＭ発生器１１２のリニア傾斜
電圧即ちタイミング傾斜Ｖ_rampを含む。傾斜電圧Ｖ_ramp
のレンジは零及び基準電圧Ｖ_refの間であることに注目
されたい。傾斜電圧Ｖ_rampに重ねられているのは、ＰＷ
Ｍ入力制御電圧を表すＶ_inとして示されている点線であ
る。Ｖ_inは時間と共に増加しこれにより各連続するＰＷ
Ｍサイクルは次第に広くなるパルス幅及び次第に高くな
る平均電機子電流を有する。図７の（ｂ）は、各連続す
るＰＷＭサイクルの間の電機子電流（ｉ_load）の理想的
な立ち上がり及び立ち下がりを示す。第３ＰＷＭサイク
ルに於けるｉ_loadは、ＣＣＭ動作の閾値まで上昇してい
ることに注目されたい。従って、アイドル・ステートＳ
３は存在しない。

【００６１】Ｖ_phaseのグラフは図７の（ｃ）に示され
ている。Ｖ_phaseは、位相端子φＡ、φＢ若しくはφＣ
の一つにおいて測定されそして電源の大地電位を基準電
位とされているモータ電機子の誘導負荷の電圧のプロッ
トである。このグラフにステートＳ１、ステートＳ２及
びアイドル・ステートＳ３が示されていることに注目さ
れたい。選択された位相端子はステートＳ１の間高電圧
レイルに接続されそしてステートＳ２の間フライバック
・ダイオード１２８を介して低電圧（大地電位）レイル
に接続される。アイドル・ステートＳ３の間、この位相
端子は実質的にオープン回路であり、そしてその電圧
は、負荷インダクタンス及びパワー増幅器の寄生キャパ
シタンスの間の相互作用により支配される減衰発振であ
る。このリンギング効果は、もしもこれの振幅が閾値比
較器１５８の1/2・Ｖｂｅを越えるならば、ステートＳ
２の終了の後に出力信号ーＳ２_outを再びトリガする。

【００６２】閾値比較器１５８の出力信号ーＳ２_outは
図７の（ｄ）に示されている。出力信号ーＳ２_outはス
テートＳ２の間低レベルであり、そしてステートＳ１及
びアイドル・ステートＳ３の間高レベルである。

【００６３】出力信号ーＳ２_outは、図７の（ｃ）に示
されるＶ_phaseが、ーＶ_be／２閾値を横切る毎にステー
トを変化する。各サイクルに於ける閾値比較器の出力信
号ーＳ２_outの低いレベルから高いレベルへの第１番目
の変化は、ステートＳ２及びアイドル・ステートＳ３の
時刻間の境界を示す。これはアイドル・ステートＳ３の
開始を合図するので、興味深いエベントである。特定な
ＰＷＭサイクルの開始及び終了並びにステートＳ２及び
アイドル・ステートＳ３時刻の間の変化即ち遷移を含む
他のエベントは、ＰＷＭタイミング回路から直接的に得
られる。

【００６４】図６に示される端子１７２の電圧が増大す
ると、閾値比較器の出力信号ーＳ２_outは、高い論理レ
ベルに引き上げられる。このエベントは、ステートＳ２
の終了及びアイドル・ステートＳ３の開始を示す。この
高い論理信号は、図１及び図５の（ａ）に示されるよう
に、第２電流モード・サンプル・ホールド回路１３８を
クロックするのに使用される。

【００６５】矯正回路１０４の第２サンプル・ホールド
回路１３８は、図３の（ａ）のパイロット電流検出回路
１０２の第１電流モード・サンプル・ホールド回路１１
４と同じである。第２サンプル・ホールド回路１３８
は、ステートＳ２の終了時にリニア傾斜電流Ｉ_ramp（こ
れは基準電流Ｉ_refにスケールされる）をサンプルす
る。ステートＳ２の終了及びアイドル・ステートＳ３の
開始を合図するために第２サンプル・ホールド回路１３
８をクロックするのに利用される信号は、図６に示され
る閾値比較器１５８により与えられる。

【００６６】第２サンプル・ホールド回路１３８の出力
は、図５の（ａ）に示されるように、基準電流Ｉ_refと
スケーリング・ファクタ（１ーＤ３）との積である。ア
イドル・ステートＳ３におけるデュティー・サイクルＤ
３の時間（ｆｒａｃｔｉｏｎ）は、アイドル・ステート
Ｓ３の開始が判るので計算により求められる。矯正回路
の出力信号（１ーＤ３）Ｉ_refは次いで、図１に示され
る乗算回路１０６に与えられる。

【００６７】図１に示される乗算回路１０６は、1/2・
Ｔ₁におけるパイロット電流ｉ_pilotをスケーリング・フ
ァクタ（１ーＤ３）によりスケールするために使用され
る。これを行うために周知のアナログ乗算回路を使用す
ることが出来る。この用途のために適切な乗算回路は、
ギルバート・トランスリニア・コントロルドーカスケー
ド・マルチプライアである。このマルチプライア即ち乗
算器は、高い帯域幅、簡略性及び電流モード動作を示
す。図１に示されているように、乗算回路１０６は、第
１サンプル・ホールド回路１１４から入力ｉ_in（例えば
1/2・Ｔ₁におけるパイロット電流ｉ_pilot）を、外部電
流源から入力基準電流Ｉ_refを、そして第２サンプル・
ホールド回路１３８から入力ＫＩ_refを受け取る。乗算
回路１０６からの出力信号はＫｉ_inである。ｉ_in入力に
対して1/2・Ｔ₁におけるパイロット電流ｉ_pilotを使用
しそして係数Ｋとして（１ーＤ３）を使用することによ
り、1/2・Ｔ₁における（１ーＤ３）ｉ_pilotの所望の結
果が達成される。

【００６８】図１に示される乗算回路１０６の出力信号
は、全ての動作ステートのもとでの真の平均電機子電流
を表す。これは、この測定が行われたＰＷＭサイクルの
時刻Ｔ₂及び次のＰＷＭサイクルの時刻1/2・Ｔ₁の間有
効である。これは、第３電流モード・サンプル・ホール
ド回路１７４により全ＰＷＭサイクルに亘り保持される
ことが出来る。第３サンプル・ホールド回路１７４は、
第１及び第２サンプル・ホールド回路１１４及び１３８
と同じである。２つの入力がこの第３サンプル・ホール
ド回路１７４により受け取られる。一つの入力は、乗算
回路１０６からの真の平均電機子電流（例えば1/2・Ｔ₁
における（１ーＤ３）ｉ_pilot信号）であり、そして他
はＰＷＭ発生器１１２からのクロック・タイミング信号
である。第３サンプル・ホールド回路１７４は各ＰＷＭ
サイクルの開始時にクロックされ、そして先行の全ＰＷ
Ｍサイクルに亘りスケールされた平均電機子電流を表す
電流測定システム出力電流を発生する。この電流測定シ
ステム出力電流は、フィルタされそして電流測定システ
ム１００内のエラー制御ブロック（図示せず）で使用さ
れる。

【００６９】図６に示される位相端子入力φＡ、φＢ若
しくはφＣが、トランジスタ１６０、１６２及び１６４
のそれぞれのベースーエミッタ接合をブレーク・ダウン
するに十分に高い電圧を保持しうることは当業者により
明らかである。又、電機子電流がステートＳ２のＤ２の
終了時にきれいに停止せず、負荷のインダクタンス及び
漂遊キャパシタンスにより制御される減衰発振を示すこ
とが当業者により明かである。更に、出力信号ーＳ２
_out上の負荷及び浮遊キャパシタンスが、閾値比較器１
５８の応答時間を遅くさせてこれの目的を阻害する。従
って、論理オア比較器１５８に対するこれらの問題を解
決するための論理回路が図８に示され以下これについて
説明する。この論理回路を参照番号２００で示しそして
この回路２００は、浮遊容量に起因して生じるブレーク
・ダウン、タイミング及び発振の問題点を解決する。

【００７０】この論理回路２００は、入力保護セクショ
ン２０２を含み、そしてこれは、閾値比較器１５８のト
ランジスタ１６０、１６２及び１６４を巻線端子φＡ、
φＢ若しくはφＣから絶縁する働きをする。このこと
は、３つの巻線端子φＡ、φＢ若しくはφＣのそれぞれ
を高電圧Ｎチャネル・エンハンスメント・モードのＦＥ
Ｔゲート２０４に接続することにより行われる。各エン
ハンスメント・モードのＦＥＴゲート２０４のソース電
極は、閾値比較器１５８の入力を駆動する。各ＦＥＴゲ
ート２０４のゲート電極は、このＦＥＴゲート２０４の
閾値よりも高い値の正の固定電圧（Ｖ_bias）に接続され
ている。かくして各ＦＥＴゲート２０４は通常導通して
いる。電機子巻線端子φＡ、φＢ若しくはφＣの任意の
一つが大地電位にほぼ等しいか若しくはこれよりも低く
なると、これに対応するＦＥＴゲート２０４が導通しそ
してこれの巻線電圧を閾値比較器１５８に通過する。巻
線電圧が正になるにつれて、直列ＦＥＴゲート２０４の
ゲートーソース電圧はこれの閾値よりも下になり、そし
てＦＥＴゲート２０４はカット・オフになる。この動作
は、対応するトランジスタ１６０、１６２及び１６４の
ベースーエミッタ接合が逆方向にブレーク・ダウンする
ことを防止する。各トランジスタ１６０、１６２及び１
６４のエミッタ電極と大地電位との間に接続されている
Ｐチャンネル・エンハンスメント・モードＦＥＴゲート
２０６は、直列ＦＥＴゲート２０４から大地電位に漏洩
する電流を流す働きをする。この構成は、トランジスタ
１６０、１６２及び１６４のエミッターベース電圧がこ
れらの逆方向のブレーク・ダウン閾値に向かって増大す
ることを防止する。

【００７１】論理オア閾値比較器１５８は、図６に示さ
れているのと同じである。一つのＮＰＮトランジスタ１
６０、１６２及び１６４は、誘導負荷の端子φＡ、φＢ
若しくはφＣをモニタする。各トランジスタ１６０、１
６２及び１６４のベース電極は、節点１６６を介して固
定電源に接続されている。固定電源の値は、この場合1/
2・Ｖ_beに等しく選択されている。各トランジスタ１６
０、１６２及び１６４は、対応する巻線端子φＡ、φＢ
若しくはφＣが、ー1/2・Ｖ_beよりも正であるときにオ
フにバイアスされる。しかしながら、巻線端子φＡ、φ
Ｂ若しくはφＣがー1/2・Ｖ_beよりも負になると、対応
するトランジスタ１６０、１６２若しくは１６４が付勢
されて、共通線１６８の共通コレクタ節点を大地電位に
引き上げる。この事柄はステートＳ２の間のみに生じ
る。

【００７２】固定電圧発生ブロック２０８は、閾値比較
器１５８のトランジスタ１６０、１６２及び１６４の順
方向のベースーエミッタ効果の半分の電圧、即ち1/2・
Ｖ_beを発生する。閾値トランジスタ１６０、１６２及び
１６４と同様な高利得トランジスタ２１０のベース電極
は、抵抗２１２及び２１４から成る電圧ディバイダによ
りバイアスされる。抵抗２１４の抵抗値は、抵抗２１２
の値の倍である。電圧ディバイダの抵抗２１２及び２１
４はトランジスタ２１０のコレクタ及びエミッタの間に
接続されている。トランジスタ２１０のコレクタ電圧は
かくして、Ｖ_beの値の３／２になる。トランジスタ２１
０と同じトランジスタ２１６は、エミッタ・フォロワと
して働く。トランジスタ２１６は、トランジスタ２１０
の３／２Ｖ_beコレクタ電圧から電圧Ｖ_beを引く。この設
計により、閾値比較器１５８の節点１６６に電圧Ｖ_be／
２の低インピーダンス電源を与える。各トランジスタ２
１０及び２１６は定電流源２１５及び２１７のそれぞれ
を介して正の論理電源Ｖ_ddに接続されている。抵抗２１
８は、トランジスタ２１０の出力を低インピーダンスに
維持するようにエミッタ・フォロワ・トランジスタ２１
６をバイアスする。コンデンサ２２０は、高い周波数の
過渡信号を大地電位に通過させそして低インピーダンス
通路を高周波数に対して維持する。

【００７３】スピード・アップ・バッファと呼ばれるバ
ッファ・ブロック２２２は、共通線１６８上の閾値比較
器１５８の論理出力に能動負荷を与え、そしてこの出力
信号を他の回路において使用するためのバッファとして
働く。閾値比較器１５８の出力節点即ち共通線１６８
は、電流源１７０でバイアスされている。かくして、出
力節点１６８の立ち上がり時間は、漂遊キャパシタンス
により増大される。バッファ・ブロック２２２内のエミ
ッタ接地トランジスタ増幅器２２４のベース電極を駆動
することにより、緩やかに動く閾値比較器の出力信号
は、急速に動作する電流出力信号のように働く。閾値比
較器１５８の出力信号の電圧レンジは、大地電位と＋Ｖ
_beとの間にクランプされ、漂遊キャパシタンスが信号の
立ち上がりを遅延することを最小にする。

【００７４】トランジスタ増幅器２２４のコレクタ電極
は、標準的な論理インバータ２２６及びＣＭＯＳ・ＦＥ
Ｔ２２８のゲート電極の両方を駆動する。論理インバー
タ２２６は閾値比較器１５８からの信号を更にバッファ
する。ＣＭＯＳ・ＦＥＴ２２８は正帰還増幅器としてト
ランジスタ増幅器２２４に接続されている。インバータ
２２６及びＦＥＴ２２８の両方は、それぞれ定電流源２
３０及び２３２を介して正の電源Ｖ_ddに接続されてい
る。閾値比較器１５８の出力信号が、トランジスタ１６
０、１６２若しくは１６４の少なくとも一つのより降下
されると、ＣＭＯＳ・ＦＥＴ２２８は、出力節点即ち共
通線１６８に余分（エキストラ）電流を供給する。トラ
ンジスタ１６０、１６２及び１６４がステートＳ２の時
間の終了時にターン・オフし始めると、このエキストラ
電流が、比較器１５８の出力節点上の電圧の急速な引き
上げを助ける。比較器１５８の出力信号が＋Ｖ_beに到達
すると、トランジスタ増幅器２２４はターン・オンして
ＦＥＴ２２８のゲートを引き下げそしてこのエキストラ
電流の供給をターン・オフする。これにより電力消費が
減少されそしてトランジスタ１６０、１６２及び１６４
は、次のステートＳ２の開始時に比較器出力節点の電圧
を急速に引き下げる。かくして、バッファ・ブロック２
２２は、閾値比較器１５８の電圧スイングを１ダイオー
ド順方向電圧降下に制限し、寄生回路キャパシタンスの
効果を制限し、そして入力に於ける過渡時間を減少する
正帰還ローディング方式を実現する。

【００７５】図８に示されるように、論理回路２００の
出力信号は、論理インバータ２２６により生ぜられる。
ーＳ２_outとして示されている出力信号は、トランジス
タ１６０、１６２及び１６４のそれぞれがオフにバイア
スされるときに高い論理信号である。このことは、巻線
端子φＡ、φＢ及びφＣのそれぞれがー1/2・Ｖ_beより
も正であるときに生じる。同様に、出力信号ーＳ２_out
は、トランジスタ１６０、１６２若しくは１６４の一つ
が導通しているときに低レベルの信号である。この状態
は、巻線端子φＡ、φＢ若しくはφＣの少なくとも一つ
がー1/2・Ｖ_beよりも負であるときに生じる。これらの
状態のもとでは、対応するトランジスタ１６０、１６２
若しくは１６４が、共通線１６８の共通節点を大地電位
に引っ張る。この事柄はステートＳ２の間だけ生じる。
論理回路２００の出力信号ーＳ２_outは、ステートＳ２
の終了及びアイドル・ステートＳ３の開始を識別するの
に利用される。

【００７６】漂遊キャパスタンスにより負荷端子の電圧
はアイドル・ステートＳ３の間発振する。もしも振幅の
スイングが十分に大きいと、この発振は、閾値比較器１
５８をＰＷＭサイクルの間何回もトリガする。ラッチ・
ブロック２３４が、比較器１５８に接続されるバッファ
・ブロック２２２の出力に追加されることが出来、その
結果ＰＷＭサイクル当たり最初の正の遷移即ち変化のみ
が検出される。図８において、ラッチ・ブロック２３４
は、論理インバータ２２６の出力に接続されて示されて
いる。図１に示されているＰＷＭ回路１１２により与え
られるクロック信号Ｓ１は、各ＰＷＭサイクルの終了時
にラッチをクリアするために使用される。ラッチ・ブロ
ック２３４の出力信号Ｓ３_outは、アイドル・ステート
Ｓ３の間真（ｔｒｕｅ）である。

【００７７】かくして、本発明は、特定な用途のための
特定な実施例を参照して説明された。

【００７８】本発明は、ＰＷＭ駆動される３相ブラシレ
スリール・モータに関して説明したが、本発明の電流測
定システム１００は、例えばスイッチング・パワー・サ
プライのようなＰＷＭ回路で誘導負荷を駆動する他の回
路に使用されることが出来る。

【００７９】

【発明の効果】本発明は、ＰＷＭ増幅器のＤＣＭ動作の
間のアイドル・ステートＳ３を保証して真のモータ電機
子電流を測定を確実に行うシステムを実現する。

【図面の簡単な説明】

【図１】連続導通モード及び非連続導通モードの両方の
間インダクタの平均電流を測定するパイロット電流検出
回路及び矯正回路を示す電流測定装置のブロック図であ
る。

【図２】連続導通モード及び非連続導通モードの両方の
間の、スイッチ・モード・パワー増幅器の両端に接続さ
れるインダクタの代表的な電機子電流及びパイロット電
流対時間のプロットを示す図である。

【図３】連続導通モードの間のインダクタの平均電流を
測定するパイロット電流測定回路を概略的に示し、そし
てパイロット電流測定回路に関連する多様なパラメータ
相互間のタイミング関係を示す図である。

【図４】パイロット電流検出回路で使用されるパイロッ
ト検出回路の概略的な回路を示す図である。

【図５】図１の矯正回路の特に傾斜信号発生器を詳細に
示し、そして矯正回路の関連する種々なパラメータ相互
間のタイミング関係を示す図である。

【図６】複数のトランジスタが複数の誘導端子をモニタ
する図１の電流測定システムのフライバック検出回路を
概略的に示す図である。

【図７】図６のフライバック検出回路に関連する種々な
パラメータ相互間のタイミング関係を示す図である。

【図８】保護セクション、比較セクション、固定電圧発
生セクション及び出力セクションを示すフライバック検
出回路の概略図である。

【符号の説明】

１００・・・電流測定システム１０２・・・パイロット電流検出回路１０４・・・矯正回路１０６・・・乗算回路１０８・・・モータ及び増幅器１１０・・・パイロット感知回路１１２・・・パルス幅変調器１１４・・・第１電流モード・サンプル・ホールド回路１２０・・・傾斜信号発生回路１３６・・・Ｔ２検出ブロック１３８・・・第２電流モード・サンプル・ホールド回路１７４・・・第３電流モード・サンプル・ホールド回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者トニー・レイ・ローソンアメリカ合衆国アリゾナ州、ツーソン、エス・ベレダ・ソンブリア、6961番地

Claims

【特許請求の範囲】

【請求項１】誘導負荷に電流が流れる第１時間間隔Ｔ₁
及び上記誘導負荷がアイドル状態にある第２時間間隔Ｔ
₂を含む時間間隔Ｔに亘り上記誘導負荷に間欠的に流れ
る電流を測定する装置において、上記時間間隔Ｔの間の上記誘導負荷を流れる電流を感知
してこれに応答して第１信号を生じる第１手段と、スケーリング・ファクタを表す第２信号を生じる第２手
段と、上記第１信号及び上記第２信号を組み合わせて上記誘導
負荷を流れる電流を表す第３信号を生じる第３手段とを
有する上記電流測定装置。
【請求項２】上記第１手段はパイロット電流検出回路を
含むことを特徴とする請求項１の電流測定装置。
【請求項３】上記誘導負荷は、ＰＷＭ駆動される誘導負
荷であることを特徴とする請求項１の電流測定装置。
【請求項４】上記第１手段は、上記第１時間間隔Ｔ₁の
間上記誘導負荷に流れる平均電流を感知することを特徴
とする請求項１の電流測定装置。
【請求項５】上記電流を測定する第１手段は、パルス幅
変調器によりクロックされた時に上記電流をサンプルす
る第１サンプル・ホールド回路を含むことを特徴とする
請求項１の電流測定装置。
【請求項６】上記第２手段は矯正回路を含むことを特徴
とする請求項１の電流測定回路。
【請求項７】上記第２手段は、閾値比較器によりクロッ
クされた時に上記第２信号を発生する第２サンプル・ホ
ールド回路を含むことを特徴とする請求項１の電流測定
装置。
【請求項８】上記第２手段は、上記第１時間間隔Ｔ₁か
ら上記第２時間間隔Ｔ₂への時間遷移を示しそして上記
負荷のアイドル状態を示す論理信号を発生することを特
徴とする請求項１の電流測定装置。
【請求項９】上記第３手段は乗算器を含むことを特徴と
する請求項１の電流測定装置。
【請求項１０】ＰＷＭ増幅器の第１導通ステートの中間
点においてＰＷＭ駆動される誘導負荷のサイクルに亘る
平均負荷電流を検出する手段と、上記ＰＷＭ増幅器の第２導通ステートからアイドル・ス
テートへの時間遷移を示す論理信号を発生し、上記平均
負荷電流を矯正するスケーリング・ファクタを上記遷移
の時刻に発生する手段と、上記平均電流を上記スケーリング・ファクタにより乗算
して、上記ＰＷＭ駆動される誘導負荷を制御するスケー
ルされた平均負荷電流を生じる手段とを有する電流測定
装置。