JPH07221322A - 回 路 - Google Patents
回 路Info
- Publication number
- JPH07221322A JPH07221322A JP1239094A JP1239094A JPH07221322A JP H07221322 A JPH07221322 A JP H07221322A JP 1239094 A JP1239094 A JP 1239094A JP 1239094 A JP1239094 A JP 1239094A JP H07221322 A JPH07221322 A JP H07221322A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- quantum dots
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 原子を配列した原子レベルデバイス回路から
なる構造と、半導体回路とを電圧増幅回路あるいは電流
増幅回路で接続した回路の提供。 【構成】 電圧増幅回路の一例としての単一電子トラン
ジスタ（Single Electron Transistor:ＳＥＴ）を用い
た回路、また電流増幅回路の一例としてのなだれ増幅回
路を用いてＡＲＴ回路と半導体回路を接続する。
なる構造と、半導体回路とを電圧増幅回路あるいは電流
増幅回路で接続した回路の提供。 【構成】 電圧増幅回路の一例としての単一電子トラン
ジスタ（Single Electron Transistor:ＳＥＴ）を用い
た回路、また電流増幅回路の一例としてのなだれ増幅回
路を用いてＡＲＴ回路と半導体回路を接続する。
Description
【０００１】
【産業上の利用分野】本発明は新規な回路に関し、さら
に詳述すれば原子を配列した原子レベルデバイス回路か
らなる構造と、半導体回路とを接続するための高性能接
続構造及びその形成方法に関するものである。
に詳述すれば原子を配列した原子レベルデバイス回路か
らなる構造と、半導体回路とを接続するための高性能接
続構造及びその形成方法に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路においては、半導
体チップ相互間、あるいは他の回路素子との間の電気的
接続を取るために、パッケージにチップを乗せ、ワイヤ
ボンディング、ハンダバンプ等を用いてパッケージとチ
ップを接続していた（たとえば「集積回路パッケージン
グ技術」、日経ＢＰ、１９９０年）。
体チップ相互間、あるいは他の回路素子との間の電気的
接続を取るために、パッケージにチップを乗せ、ワイヤ
ボンディング、ハンダバンプ等を用いてパッケージとチ
ップを接続していた（たとえば「集積回路パッケージン
グ技術」、日経ＢＰ、１９９０年）。
【０００３】
【発明が解決しようとする課題】しかしながらこれらの
半導体集積回路素子構造では、チャネル長約0.1μmに物
理的な寸法の縮小限界があるため、チャネル長約0.1μm
以下の寸法の素子を用いた情報処理装置用集積回路は物
理的に実現が不可能である。したがってより高性能の情
報処理装置を実現するためには、半導体デバイスより高
性能の情報処理デバイスが必要である。
半導体集積回路素子構造では、チャネル長約0.1μmに物
理的な寸法の縮小限界があるため、チャネル長約0.1μm
以下の寸法の素子を用いた情報処理装置用集積回路は物
理的に実現が不可能である。したがってより高性能の情
報処理装置を実現するためには、半導体デバイスより高
性能の情報処理デバイスが必要である。
【０００４】このような物理的な要請に基づいて、新原
理に基づいた超微細スイッチング素子が本発明の発明者
らにより提案された（特願平３−３４０６４９：和田
他、ジャーナル オブ アプライド フィジックス、７
４巻７３２１頁（１９９３年）:Wada, et al., J. App
l. Phys., 74, 7321 (1993)）。これは原子を配列した
原子細線と、スイッチング作用を担当するスイッチング
素子（アトムリレートランジスタ）からなり、従来の半
導体集積回路素子の１／１０００以下の寸法と１０００
倍以上の高速動作特性を持つ。このアトムリレートラン
ジスタを含む原子レベルのスイッチングデバイスを、情
報処理装置の中心デバイスとして動作させるためには、
外部から操作するための接続構造が必要である。
理に基づいた超微細スイッチング素子が本発明の発明者
らにより提案された（特願平３−３４０６４９：和田
他、ジャーナル オブ アプライド フィジックス、７
４巻７３２１頁（１９９３年）:Wada, et al., J. App
l. Phys., 74, 7321 (1993)）。これは原子を配列した
原子細線と、スイッチング作用を担当するスイッチング
素子（アトムリレートランジスタ）からなり、従来の半
導体集積回路素子の１／１０００以下の寸法と１０００
倍以上の高速動作特性を持つ。このアトムリレートラン
ジスタを含む原子レベルのスイッチングデバイスを、情
報処理装置の中心デバイスとして動作させるためには、
外部から操作するための接続構造が必要である。
【０００５】この接続構造は、アトムリレートランジス
タの超高速動作速度に十分追随するものである必要があ
る。それに加えてこの接続構造は、人間とのインタフェ
ースを担当するディスプレイや、外部回路を駆動する必
要があり、このため、これらの駆動を司る半導体デバイ
スの電圧レベルに互換性のあるものである必要がある。
タの超高速動作速度に十分追随するものである必要があ
る。それに加えてこの接続構造は、人間とのインタフェ
ースを担当するディスプレイや、外部回路を駆動する必
要があり、このため、これらの駆動を司る半導体デバイ
スの電圧レベルに互換性のあるものである必要がある。
【０００６】
【課題を解決するための手段】本発明は、原子レベルの
超高速超高集積情報処理回路構造と半導体回路とを接続
するための高性能接続構造を持つ回路及びその製造方法
を提供するものである。接続構造としてのバッファ素子
は原子レベル回路と半導体回路の間に少なくとも置か
れ、原子レベル回路の入出力と半導体回路の入出力レベ
ルを整合させる機能を有しているものである。
超高速超高集積情報処理回路構造と半導体回路とを接続
するための高性能接続構造を持つ回路及びその製造方法
を提供するものである。接続構造としてのバッファ素子
は原子レベル回路と半導体回路の間に少なくとも置か
れ、原子レベル回路の入出力と半導体回路の入出力レベ
ルを整合させる機能を有しているものである。
【０００７】本発明はこのような現状の問題点を解決す
るためになされたものである。前述のように、原子を配
列した原子細線と、スイッチング作用を担当するスイッ
チング素子（アトムリレートランジスタ：Atom Relay T
ransistor：ＡＲＴ）からなる原子レベルの超高速超高
集積情報処理回路構造（以下、アトムリレートランジス
タ回路、ＡＲＴ回路と略す）においては、電子数個で論
理回路動作や記憶回路動作が行われる。一方、外部との
信号の接続を司る従来の半導体デバイスを駆動するため
には、数万個から数百万個の電子を流してやる必要があ
る。
るためになされたものである。前述のように、原子を配
列した原子細線と、スイッチング作用を担当するスイッ
チング素子（アトムリレートランジスタ：Atom Relay T
ransistor：ＡＲＴ）からなる原子レベルの超高速超高
集積情報処理回路構造（以下、アトムリレートランジス
タ回路、ＡＲＴ回路と略す）においては、電子数個で論
理回路動作や記憶回路動作が行われる。一方、外部との
信号の接続を司る従来の半導体デバイスを駆動するため
には、数万個から数百万個の電子を流してやる必要があ
る。
【０００８】したがって、ＡＲＴ回路からの出力信号
を、半導体回路との中間に設置した接続回路により、超
高速度で数千倍から数百万倍に増幅する必要がある。し
かも正確な情報処理を行うためには、テラヘルツ（Tera
-Herz）レベルの入力信号を実時間で信号処理を行い、
出力する必要がある。
を、半導体回路との中間に設置した接続回路により、超
高速度で数千倍から数百万倍に増幅する必要がある。し
かも正確な情報処理を行うためには、テラヘルツ（Tera
-Herz）レベルの入力信号を実時間で信号処理を行い、
出力する必要がある。
【０００９】この目的を達成するために、本発明では、
図１に示したように、ＡＲＴ回路１１と半導体回路１３
の中間に設置した接続回路１２において、電圧的に超高
速信号増幅を行う手段と、電流的に超高速信号増幅を行
う手段を開示する。図１に示した構成において、ＡＲＴ
回路１１と接続回路１２の間の信号伝達線１４は、ＡＲ
Ｔ回路１１への電子数にして数個から数百個の入出力信
号を伝達し、半導体回路１３と接続回路１２の間の信号
伝達線１５は、半導体回路１３への電子数にして数万個
から数百万個の入出力信号を伝達する。
図１に示したように、ＡＲＴ回路１１と半導体回路１３
の中間に設置した接続回路１２において、電圧的に超高
速信号増幅を行う手段と、電流的に超高速信号増幅を行
う手段を開示する。図１に示した構成において、ＡＲＴ
回路１１と接続回路１２の間の信号伝達線１４は、ＡＲ
Ｔ回路１１への電子数にして数個から数百個の入出力信
号を伝達し、半導体回路１３と接続回路１２の間の信号
伝達線１５は、半導体回路１３への電子数にして数万個
から数百万個の入出力信号を伝達する。
【００１０】
【作用】ＡＲＴ回路１１と半導体回路１３の中間に設置
した接続回路１２において、電圧的に増幅する手段とし
ては、例えば単電子トランジスタ（Single Electron Tr
ansistor：ＳＥＴ）により構成された回路（ＳＥＴ回
路）を用いることができる。ＡＲＴ回路の出力を電圧増
幅するためにＳＥＴ回路を用いることのできる理由をま
ず説明する。ＳＥＴ回路の量子ドットの容量をＣ、電子
の電荷をｅとすると、量子ドットの電圧Ｖは、次式で与
えられる。
した接続回路１２において、電圧的に増幅する手段とし
ては、例えば単電子トランジスタ（Single Electron Tr
ansistor：ＳＥＴ）により構成された回路（ＳＥＴ回
路）を用いることができる。ＡＲＴ回路の出力を電圧増
幅するためにＳＥＴ回路を用いることのできる理由をま
ず説明する。ＳＥＴ回路の量子ドットの容量をＣ、電子
の電荷をｅとすると、量子ドットの電圧Ｖは、次式で与
えられる。
【００１１】 Ｖ＝ｅ／２Ｃ （１） したがって、ＳＥＴ回路を用いることにより、ＳＥＴト
ランジスタの量子ドットの寸法を小さくして容量を十分
小さくすれば、電子一個の入力により、式（１）により
算出される電圧を半導体回路の入力として必要な数百ｍ
Ｖ以上とすることが可能である。このため、出力を半導
体回路に入力し、さらに増幅して、人間とのインタフェ
ースを駆動させることができる。この場合、接続回路と
して電圧増幅回路であれば、ＳＥＴ回路である必要は必
ずしもない。
ランジスタの量子ドットの寸法を小さくして容量を十分
小さくすれば、電子一個の入力により、式（１）により
算出される電圧を半導体回路の入力として必要な数百ｍ
Ｖ以上とすることが可能である。このため、出力を半導
体回路に入力し、さらに増幅して、人間とのインタフェ
ースを駆動させることができる。この場合、接続回路と
して電圧増幅回路であれば、ＳＥＴ回路である必要は必
ずしもない。
【００１２】ＡＲＴ回路１１と半導体回路１３の中間に
設置した接続回路１２において、電流的に増幅する手段
としては、たとえばなだれ増幅デバイス回路（Avalanch
e Amplification Device：ＡＡＤ）により構成された回
路（ＡＡＤ回路）などの方式を用いることができる。例
えば、ＡＲＴ回路の電子一個の出力をＡＡＤ回路に入力
し、なだれ増幅作用により電子数を半導体回路駆動に必
要な数まで増幅することにより、半導体回路の入力とし
て用いることができる。この場合、接続回路として電流
増幅回路であれば、ＡＤＤ回路である必要は必ずしもな
い。
設置した接続回路１２において、電流的に増幅する手段
としては、たとえばなだれ増幅デバイス回路（Avalanch
e Amplification Device：ＡＡＤ）により構成された回
路（ＡＡＤ回路）などの方式を用いることができる。例
えば、ＡＲＴ回路の電子一個の出力をＡＡＤ回路に入力
し、なだれ増幅作用により電子数を半導体回路駆動に必
要な数まで増幅することにより、半導体回路の入力とし
て用いることができる。この場合、接続回路として電流
増幅回路であれば、ＡＤＤ回路である必要は必ずしもな
い。
【００１３】
【実施例】以下本発明を実施例の基づき詳細に説明す
る。
る。
【００１４】（実施例１）本実施例では、ＳＥＴ回路に
よる電圧増幅の例を開示する。図２はＡＲＴ（アトムリ
レートランジスタ）回路２１の出力２２を、トンネル接
合２３、量子ドット（原子細線）２４、ゲート２５から
なるＳＥＴ（単電子トランジスタ）の入力に接続した状
態を示す。ＡＲＴ回路２１の出力２２から出力される電
子は、一度に電子一個から数十個であるが、量子ドット
２４の寸法を十分に小さくし、容量を縮減すると、式
（１）によって量子ドットの電圧を十分に大きくするこ
とが可能になる。
よる電圧増幅の例を開示する。図２はＡＲＴ（アトムリ
レートランジスタ）回路２１の出力２２を、トンネル接
合２３、量子ドット（原子細線）２４、ゲート２５から
なるＳＥＴ（単電子トランジスタ）の入力に接続した状
態を示す。ＡＲＴ回路２１の出力２２から出力される電
子は、一度に電子一個から数十個であるが、量子ドット
２４の寸法を十分に小さくし、容量を縮減すると、式
（１）によって量子ドットの電圧を十分に大きくするこ
とが可能になる。
【００１５】本実施例では、量子ドットの寸法を１ｎｍ
とし、この時の電圧上昇を５００ｍＶとすることができ
た。この電圧を、ゲート２５により、容量結合的に取り
出し、出力２６を高電子移動度トランジスタ（High Ele
ctron Mobility Transistor：ＨＥＭＴ）からなる回路
（ＨＥＭＴ回路）の入力として用い、さらに信号を増幅
した。ＨＥＭＴの出力を、シリコン集積回路によって駆
動される表示素子に入力し、これらの回路全体でコンピ
ュータを構成できた。
とし、この時の電圧上昇を５００ｍＶとすることができ
た。この電圧を、ゲート２５により、容量結合的に取り
出し、出力２６を高電子移動度トランジスタ（High Ele
ctron Mobility Transistor：ＨＥＭＴ）からなる回路
（ＨＥＭＴ回路）の入力として用い、さらに信号を増幅
した。ＨＥＭＴの出力を、シリコン集積回路によって駆
動される表示素子に入力し、これらの回路全体でコンピ
ュータを構成できた。
【００１６】（実施例２）本実施例では、ＡＲＴの出力
を、電流増幅する方式について開示する。図３は、ＡＲ
Ｔ回路３１の出力３２を、なだれ増幅装置の増幅機能を
与える部分３３に接続し、さらにこの増幅機能部分を電
源３４に接続し、ＡＲＴ回路３１から入力された電子を
なだれ増幅装置の増幅機能部分３３で増幅して、出力３
５を経て半導体回路３６に接続した状態を示す。
を、電流増幅する方式について開示する。図３は、ＡＲ
Ｔ回路３１の出力３２を、なだれ増幅装置の増幅機能を
与える部分３３に接続し、さらにこの増幅機能部分を電
源３４に接続し、ＡＲＴ回路３１から入力された電子を
なだれ増幅装置の増幅機能部分３３で増幅して、出力３
５を経て半導体回路３６に接続した状態を示す。
【００１７】本実施例の構成では、なだれ増幅機能部分
における不感時間の短縮が増幅装置全体の性能を決める
ため、最も重要な部分である。すなわち、該なだれ増幅
装置の増幅機能部分３３の不感時間が長いと、非常に早
い周期で入力された場合に、その入力信号に出力が追随
しなくなるからである。したがって、該増幅器の周波数
応答を、十分に早くするため、増幅器の寸法を小さくす
る必要がある。本実施例では、増幅器のなだれ増幅機能
部分の長さを０．１μｍとして、１テラヘルツ（１ＴＨ
ｚ）の速度を実現できた。
における不感時間の短縮が増幅装置全体の性能を決める
ため、最も重要な部分である。すなわち、該なだれ増幅
装置の増幅機能部分３３の不感時間が長いと、非常に早
い周期で入力された場合に、その入力信号に出力が追随
しなくなるからである。したがって、該増幅器の周波数
応答を、十分に早くするため、増幅器の寸法を小さくす
る必要がある。本実施例では、増幅器のなだれ増幅機能
部分の長さを０．１μｍとして、１テラヘルツ（１ＴＨ
ｚ）の速度を実現できた。
【００１８】（実施例３）本実施例では、図３に示した
該なだれ増幅装置の増幅機能部分３３の構成例を示す。
図４は、ｎ型インジウムリン（InP）層４２、４４と、
これに挾まれたｐ型インジウムリン層４３、入力電極４
６、出力電極４５、電源との接続電極４１からなる該な
だれ増幅装置の増幅機能部分３３の構成を示す。図４に
おいて、ｎ型インジウムリン層４２と４４の間には、電
源との接続電極４１により供給された電源電圧により、
高い電界が印加されている。
該なだれ増幅装置の増幅機能部分３３の構成例を示す。
図４は、ｎ型インジウムリン（InP）層４２、４４と、
これに挾まれたｐ型インジウムリン層４３、入力電極４
６、出力電極４５、電源との接続電極４１からなる該な
だれ増幅装置の増幅機能部分３３の構成を示す。図４に
おいて、ｎ型インジウムリン層４２と４４の間には、電
源との接続電極４１により供給された電源電圧により、
高い電界が印加されている。
【００１９】したがって、入力電極４６から入力された
ＡＲＴ回路の出力信号は、ｐ型インジウムリン層４３に
供給され、ここでなだれ増幅を受けて、増幅される。こ
の電流増幅率は、ｎ型インジウムリン層４２と４４の間
に印加されている電界により変わるが、約百から百万倍
の間で制御可能である。
ＡＲＴ回路の出力信号は、ｐ型インジウムリン層４３に
供給され、ここでなだれ増幅を受けて、増幅される。こ
の電流増幅率は、ｎ型インジウムリン層４２と４４の間
に印加されている電界により変わるが、約百から百万倍
の間で制御可能である。
【００２０】前述した増幅器の応答時間に関与するなだ
れ増幅機能部分の長さは、図４においては、ｎ型インジ
ウムリン（InP）層４２、４４に挾まれたｐ型インジウ
ムリン層４３の幅に対応する。
れ増幅機能部分の長さは、図４においては、ｎ型インジ
ウムリン（InP）層４２、４４に挾まれたｐ型インジウ
ムリン層４３の幅に対応する。
【００２１】尚、本実施例では、増幅用デバイスの材料
として、インジウムリンを用いたが、他の化合物半導体
によるデバイス、シリコン等の単体半導体によるデバイ
スでも同様な効果が得られる。この場合、該ｐ型インジ
ウムリン層４３の厚さをできる限り薄くすることによ
り、良好な増幅特性が得られた。
として、インジウムリンを用いたが、他の化合物半導体
によるデバイス、シリコン等の単体半導体によるデバイ
スでも同様な効果が得られる。この場合、該ｐ型インジ
ウムリン層４３の厚さをできる限り薄くすることによ
り、良好な増幅特性が得られた。
【００２２】本実施例では、分子線エピタキシ法により
ｎ型インジウムリン基板上に成長させた厚さ２０ｎｍの
ｐ型インジウムリン層４３を用い、印加電界を１０6Ｖ
／μｍとしたとき、約１０万倍という良好な増幅特性を
得られた。
ｎ型インジウムリン基板上に成長させた厚さ２０ｎｍの
ｐ型インジウムリン層４３を用い、印加電界を１０6Ｖ
／μｍとしたとき、約１０万倍という良好な増幅特性を
得られた。
【００２３】（実施例４）本実施例では、ＳＥＴからな
る電圧増幅装置の例を開示する。図５は、シリコン基板
上にスパッタ法により形成した厚さ２０ｎｍのアルミニ
ウム層を、電子線描画技術と微細エッチング技術によっ
て加工し、量子ドット５１、入力トンネル接合５２、出
力トンネル接合５３およびゲート５４からなるＳＥＴを
形成した状態を示す。表面層を制御して酸化し、該アル
ミニウム層の表面を酸化物に変換して該量子ドットの寸
法を縮小することも量子ドットの容量を削減するために
は有効である。
る電圧増幅装置の例を開示する。図５は、シリコン基板
上にスパッタ法により形成した厚さ２０ｎｍのアルミニ
ウム層を、電子線描画技術と微細エッチング技術によっ
て加工し、量子ドット５１、入力トンネル接合５２、出
力トンネル接合５３およびゲート５４からなるＳＥＴを
形成した状態を示す。表面層を制御して酸化し、該アル
ミニウム層の表面を酸化物に変換して該量子ドットの寸
法を縮小することも量子ドットの容量を削減するために
は有効である。
【００２４】本実施例では、最終的に幅３ｎｍ、厚さ５
ｎｍの量子ドットを形成することができた。これによ
り、最大周波数１テラヘルツ（１ＴＨｚ）、最大増幅率
百万倍の電圧増幅装置を形成することができた。入力部
分に信号反射を防止する回路などの低雑音化回路、出力
部分に信号安定化回路等を置き、動作の安定化を図るこ
とも有効であることは言うまでもない。
ｎｍの量子ドットを形成することができた。これによ
り、最大周波数１テラヘルツ（１ＴＨｚ）、最大増幅率
百万倍の電圧増幅装置を形成することができた。入力部
分に信号反射を防止する回路などの低雑音化回路、出力
部分に信号安定化回路等を置き、動作の安定化を図るこ
とも有効であることは言うまでもない。
【００２５】
【発明の効果】以上の実施例からも明らかなように、本
発明によればＡＲＴ回路と半導体回路の間に接続回路と
して、電圧増幅回路あるいは電流増幅回路を挿入するこ
とにより、超高速、超高密度情報処理回路を実現可能に
なるため、本発明の工業的効果は大きい。
発明によればＡＲＴ回路と半導体回路の間に接続回路と
して、電圧増幅回路あるいは電流増幅回路を挿入するこ
とにより、超高速、超高密度情報処理回路を実現可能に
なるため、本発明の工業的効果は大きい。
【図１】本発明の構成を示した概念図。
【図２】ＡＲＴの出力を、ＳＥＴ回路により、電圧増幅
する方式の例を示す図。
する方式の例を示す図。
【図３】ＡＲＴの出力を、なだれ増幅回路により、電流
増幅する方式の例を示す図。
増幅する方式の例を示す図。
【図４】なだれ増幅回路の増幅機能部分の構成例を示す
図。
図。
【図５】ＳＥＴによる電圧増幅回路の一実施例を示す
図。
図。
１１、２１、３１：ＡＲＴ回路、１２、３６：半導体回
路、１３、：接続回路、１４、１５、２２、２６、３
２、３５、４１、４５、４６：入出力信号伝達線、２
３、５２、５３：トンネル接合、２４、５１：量子ドッ
ト、２５、５４：ゲート、３３：増幅部、３４：電源、
４２、４３、４４：増幅装置部分。
路、１３、：接続回路、１４、１５、２２、２６、３
２、３５、４１、４５、４６：入出力信号伝達線、２
３、５２、５３：トンネル接合、２４、５１：量子ドッ
ト、２５、５４：ゲート、３３：増幅部、３４：電源、
４２、４３、４４：増幅装置部分。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 27/095 9171−4Ｍ Ｈ０１Ｌ 29/80 Ｅ
Claims (4)
- 【請求項１】原子を配列した原子細線を主な構成要素と
する原子レベル回路と通常の半導体回路の間にバッファ
素子が置かれたことを特徴とする回路。 - 【請求項２】該バッファ素子は電圧増幅回路あるいは素
子であることを特徴とする請求項１記載の回路。 - 【請求項３】該バッファ素子は電流増幅回路あるいは素
子であることを特徴とする請求項１記載の回路。 - 【請求項４】該バッファ素子は半導体超微細加工技術で
形成されたことを特徴とする請求項１から３のいずれか
に記載の回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239094A JPH07221322A (ja) | 1994-02-04 | 1994-02-04 | 回 路 |
| US08/383,843 US5694059A (en) | 1991-12-24 | 1995-02-06 | Buffer of fine connection structure for connecting an atom level circuit and a general semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239094A JPH07221322A (ja) | 1994-02-04 | 1994-02-04 | 回 路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221322A true JPH07221322A (ja) | 1995-08-18 |
Family
ID=11803949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239094A Pending JPH07221322A (ja) | 1991-12-24 | 1994-02-04 | 回 路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221322A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235196A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 単一電子帯電効果を利用したサンプリング回路 |
| KR20010042194A (ko) * | 1998-05-05 | 2001-05-25 | 인피니언 테크놀로지스 아게 | 단일 전자 소자들을 포함하는 회로 장치 및 작동 방법 |
| WO2005107070A1 (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 電気機械フィルタ |
| JP2017028153A (ja) * | 2015-07-24 | 2017-02-02 | 国立研究開発法人産業技術総合研究所 | 単電子トランジスタ及びその製造方法並びに集積回路 |
| WO2022249427A1 (ja) * | 2021-05-28 | 2022-12-01 | 三菱電機株式会社 | 電荷センサ |
-
1994
- 1994-02-04 JP JP1239094A patent/JPH07221322A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235196A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 単一電子帯電効果を利用したサンプリング回路 |
| KR20010042194A (ko) * | 1998-05-05 | 2001-05-25 | 인피니언 테크놀로지스 아게 | 단일 전자 소자들을 포함하는 회로 장치 및 작동 방법 |
| WO2005107070A1 (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 電気機械フィルタ |
| JP2005341536A (ja) * | 2004-04-28 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 電気機械フィルタ |
| US7545236B2 (en) | 2004-04-28 | 2009-06-09 | Panasonic Corporation | Electromechanical filter utilizing a quantum device and sensing electrode |
| JP4602130B2 (ja) * | 2004-04-28 | 2010-12-22 | パナソニック株式会社 | 電気機械フィルタ |
| JP2017028153A (ja) * | 2015-07-24 | 2017-02-02 | 国立研究開発法人産業技術総合研究所 | 単電子トランジスタ及びその製造方法並びに集積回路 |
| WO2022249427A1 (ja) * | 2021-05-28 | 2022-12-01 | 三菱電機株式会社 | 電荷センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002033399A (ja) | 半導体集積回路及びその製造方法 | |
| JP2833522B2 (ja) | 半導体装置 | |
| JPH07221322A (ja) | 回 路 | |
| JPH10294452A (ja) | ヘテロ接合電界効果トランジスタ | |
| US5972744A (en) | Quantum effect device, method of manufacturing the same | |
| JP3422921B2 (ja) | 半導体集積回路 | |
| US5694059A (en) | Buffer of fine connection structure for connecting an atom level circuit and a general semiconductor circuit | |
| EP0110916B1 (en) | Current-driven enfet logic circuits | |
| US4779127A (en) | Three-dimensional integrated circuit | |
| US6084270A (en) | Semiconductor integrated-circuit device having n-type and p-type semiconductor conductive regions formed in contact with each other | |
| JPH0562474B2 (ja) | ||
| JP3045198B2 (ja) | 共鳴トンネル型フォトトランジスタ | |
| US20120032264A1 (en) | High density semiconductor latch | |
| KR20000032310A (ko) | 단전자 회로 및 양자전자 회로의 출력단 증폭회로 | |
| JP2827641B2 (ja) | 原子スイッチ | |
| JP3155946B2 (ja) | 半導体集積回路装置 | |
| JPH1070197A (ja) | スプリット・ゲート酸化物を備えた高集積度ｃｍｏｓ回路及びその作成法 | |
| US6064263A (en) | DTCMOS differential amplifier | |
| Farley et al. | High speed AlGaAs/GaAs complementary HBT technology realized by multiple MBE growth and merged processing | |
| JP3107325B2 (ja) | 半導体結合超伝導素子 | |
| JP3393949B2 (ja) | 半導体集積回路 | |
| JP3201803B2 (ja) | 原子細線電界効果スイッチングデバイス | |
| JPS62500696A (ja) | 積層型論理ゲート | |
| JP3129486B2 (ja) | 半導体装置 | |
| JPH07162044A (ja) | 単一電子トンネル素子及びそれを使用した回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |