JPH07162044A - 単一電子トンネル素子及びそれを使用した回路 - Google Patents
単一電子トンネル素子及びそれを使用した回路Info
- Publication number
- JPH07162044A JPH07162044A JP5307738A JP30773893A JPH07162044A JP H07162044 A JPH07162044 A JP H07162044A JP 5307738 A JP5307738 A JP 5307738A JP 30773893 A JP30773893 A JP 30773893A JP H07162044 A JPH07162044 A JP H07162044A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel
- minute region
- electron
- channels
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 単一電子トンネル素子及びそれを使用した回
路に関し、電子電荷の数分の一以下の信号電荷で動作
し、電荷の増幅機能、メモリ機能、論理機能をもつと共
に高動作マージンの単一電子トンネル素子を実現する。 【構成】 金属として振る舞う微小な領域２３と、微小
な領域２３に対応して形成され且つ微小な領域２３と他
の回路との間で単一電子がもつ電荷或いはそれ以下の電
荷の遣り取りを行ない得る三つ以上の複数の例えば静電
容量或いはトンネル接合で構成されたチャネルと、その
チャネルを介して微小な領域２３と対向し且つ容量性或
いは抵抗性の結合で変化電位を与えられる電極２２或い
は２５を備え、前記チャネルのうち一つは静電容量２４
（若しくはトンネル接合）で構成されると共に残りのチ
ャネルはトンネル接合であることを特徴とする。
路に関し、電子電荷の数分の一以下の信号電荷で動作
し、電荷の増幅機能、メモリ機能、論理機能をもつと共
に高動作マージンの単一電子トンネル素子を実現する。 【構成】 金属として振る舞う微小な領域２３と、微小
な領域２３に対応して形成され且つ微小な領域２３と他
の回路との間で単一電子がもつ電荷或いはそれ以下の電
荷の遣り取りを行ない得る三つ以上の複数の例えば静電
容量或いはトンネル接合で構成されたチャネルと、その
チャネルを介して微小な領域２３と対向し且つ容量性或
いは抵抗性の結合で変化電位を与えられる電極２２或い
は２５を備え、前記チャネルのうち一つは静電容量２４
（若しくはトンネル接合）で構成されると共に残りのチ
ャネルはトンネル接合であることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電子一個の移動を制御
することが可能であることから、極めて小さな消費電力
で動作する単一電子トンネル素子及びそれを使用した回
路に関する。
することが可能であることから、極めて小さな消費電力
で動作する単一電子トンネル素子及びそれを使用した回
路に関する。
【０００２】コンピュータに代表される情報処理装置の
分野では、情報を蓄積するメモリ或いは論理演算を行う
論理回路などが重要な役割を果たし、そして、情報処理
装置の性能が高度になるにつれ、メモリや論理回路の集
積度が増大する。
分野では、情報を蓄積するメモリ或いは論理演算を行う
論理回路などが重要な役割を果たし、そして、情報処理
装置の性能が高度になるにつれ、メモリや論理回路の集
積度が増大する。
【０００３】従って、メモリや論理回路を微細化し且つ
低消費電力化することが常に要求されている。
低消費電力化することが常に要求されている。
【０００４】
【従来の技術】現在、メモリや論理回路のサイズや消費
電力を極限まで小さくする手段の一つとして、電子一個
を情報処理の単位として用いる、所謂、単一電子トンネ
ル素子の研究・開発が行われている。
電力を極限まで小さくする手段の一つとして、電子一個
を情報処理の単位として用いる、所謂、単一電子トンネ
ル素子の研究・開発が行われている。
【０００５】図１８は標準的な単一電子トンネル素子を
解説するための要部回路説明図である。図に於いて、１
は微小な金属領域、２及び３はトンネル接合、４は制御
電極、５は制御用静電容量をそれぞれ示している。
解説するための要部回路説明図である。図に於いて、１
は微小な金属領域、２及び３はトンネル接合、４は制御
電極、５は制御用静電容量をそれぞれ示している。
【０００６】図示された微小な金属領域１が外部との間
にもつ静電容量をＣとし、 ｅ2 ／（２Ｃ）（ｅ：電子の電荷） が熱エネルギｋＴ（ｋ：ボルツマン定数 Ｔ：絶対温
度）に比較して充分に大きく、また、二つのトンネル接
合２及び３の並列抵抗Ｒが ＲQ ＝ｈ／（４ｅ2 ）〜６．５〔ｋΩ〕 ＲQ ：量子抵抗 ｈ：プランク定数 よりも大きければ、図示の構成は単一電子トンネル現象
を示すことが知られている。
にもつ静電容量をＣとし、 ｅ2 ／（２Ｃ）（ｅ：電子の電荷） が熱エネルギｋＴ（ｋ：ボルツマン定数 Ｔ：絶対温
度）に比較して充分に大きく、また、二つのトンネル接
合２及び３の並列抵抗Ｒが ＲQ ＝ｈ／（４ｅ2 ）〜６．５〔ｋΩ〕 ＲQ ：量子抵抗 ｈ：プランク定数 よりも大きければ、図示の構成は単一電子トンネル現象
を示すことが知られている。
【０００７】そこで、制御電極４に電圧を印加すると、
二つのトンネル接合２及び３に流れる電流を変化させる
ことができ、従って、図示の構成を単一電子トンネル素
子の下位概念として単一電子トンネル・トランジスタと
呼んでいる。
二つのトンネル接合２及び３に流れる電流を変化させる
ことができ、従って、図示の構成を単一電子トンネル素
子の下位概念として単一電子トンネル・トランジスタと
呼んでいる。
【０００８】単一電子トンネル・トランジスタは、通常
のトランジスタと同様、電流をオン・オフさせるスイッ
チング素子として使用することができる。
のトランジスタと同様、電流をオン・オフさせるスイッ
チング素子として使用することができる。
【０００９】然しながら、オン状態に於ける抵抗値は５
０〔ｋΩ〕〜６０〔ｋΩ〕以上になる為、電流駆動能力
が小さく、通常の使い方をしたのでは、それほどの利点
はない。
０〔ｋΩ〕〜６０〔ｋΩ〕以上になる為、電流駆動能力
が小さく、通常の使い方をしたのでは、それほどの利点
はない。
【００１０】単一電子トンネル・トランジスタの利点を
活かす為には、通常のオン・オフの各状態で論理を表す
のではなく、電子一個の有無で論理を表す方が良いと考
えられている。
活かす為には、通常のオン・オフの各状態で論理を表す
のではなく、電子一個の有無で論理を表す方が良いと考
えられている。
【００１１】また、単一電子トンネル・トランジスタに
於ける電圧ゲインは、制御用静電容量５とトンネル接合
２及び３に於けるキャパシタンスとの比率で決まるの
で、大きな値にすることは困難であり、しかも、その電
圧ゲインの大きさは、単一電子トンネル・トランジスタ
の寸法ばらつきに依って変動する旨の問題もある。
於ける電圧ゲインは、制御用静電容量５とトンネル接合
２及び３に於けるキャパシタンスとの比率で決まるの
で、大きな値にすることは困難であり、しかも、その電
圧ゲインの大きさは、単一電子トンネル・トランジスタ
の寸法ばらつきに依って変動する旨の問題もある。
【００１２】電子一個の有無を論理の１或いは０に対応
させる回路に単一電子トンネル・トランジスタを利用し
ようとすると、様々な問題が起こる。
させる回路に単一電子トンネル・トランジスタを利用し
ようとすると、様々な問題が起こる。
【００１３】例えば、或る領域に電子一個が有るか無い
かで論理状態を表すようにし、その状態に応じて他の回
路の状態を変化させようとする場合、或る論理回路から
他の論理回路に伝えることができる信号電荷は電子一個
の電荷の数分の一以下（数：５〜６、以下同様）になっ
てしまう。
かで論理状態を表すようにし、その状態に応じて他の回
路の状態を変化させようとする場合、或る論理回路から
他の論理回路に伝えることができる信号電荷は電子一個
の電荷の数分の一以下（数：５〜６、以下同様）になっ
てしまう。
【００１４】単一電子トンネル・トランジスタそのもの
は、電子一個の電荷にも感度をもつが、回路のばらつき
を考慮すると、そのような微小電荷で動作させること
は、動作マージンの面からすると望ましくない。
は、電子一個の電荷にも感度をもつが、回路のばらつき
を考慮すると、そのような微小電荷で動作させること
は、動作マージンの面からすると望ましくない。
【００１５】
【発明が解決しようとする課題】前記説明したところか
ら理解できようが、単一電子トンネル・トランジスタを
そのままで電子一個の有無で論理を表現する回路に用い
ることには問題がある。
ら理解できようが、単一電子トンネル・トランジスタを
そのままで電子一個の有無で論理を表現する回路に用い
ることには問題がある。
【００１６】このような問題を解決できるのは、電子電
荷の数分の一以下の信号電荷で動作し、この信号電荷を
再び電子一個分の電荷まで増幅する電荷増幅機能、メモ
リ機能、論理動作機能を合わせもつ素子であり、また、
ここで要求されているような微細な素子では、素子のば
らつきが相対的に大きくなることも考慮しなければなら
ないから、動作マージンも大きくなければならない。
荷の数分の一以下の信号電荷で動作し、この信号電荷を
再び電子一個分の電荷まで増幅する電荷増幅機能、メモ
リ機能、論理動作機能を合わせもつ素子であり、また、
ここで要求されているような微細な素子では、素子のば
らつきが相対的に大きくなることも考慮しなければなら
ないから、動作マージンも大きくなければならない。
【００１７】本発明では、電子電荷の数分の一以下の信
号電荷で動作し、電荷の増幅機能、メモリ機能、論理機
能をもつと共に高動作マージンの単一電子トンネル素子
を実現する。
号電荷で動作し、電荷の増幅機能、メモリ機能、論理機
能をもつと共に高動作マージンの単一電子トンネル素子
を実現する。
【００１８】
【課題を解決するための手段】本発明では、電子が大き
さｅである分割できない単位電荷をもつ旨の事実を利用
することが基本になっている。
さｅである分割できない単位電荷をもつ旨の事実を利用
することが基本になっている。
【００１９】この事実を利用することは、本発明が初め
てではなく、例えば、超伝導素子に於いては、磁束が単
一量子磁束Φ0 の整数倍に量子化されていることを利用
してパラメトロン回路を実現する場合に利用されてい
る。
てではなく、例えば、超伝導素子に於いては、磁束が単
一量子磁束Φ0 の整数倍に量子化されていることを利用
してパラメトロン回路を実現する場合に利用されてい
る。
【００２０】図１は本発明の原理を理解するのに必要な
磁束量子化現象を利用した磁束量子パラメトロン装置の
動作を解説する為の要部回路説明図、図２はパラメトロ
ン装置に鎖交する磁束とエネルギの関係を表す線図であ
る。
磁束量子化現象を利用した磁束量子パラメトロン装置の
動作を解説する為の要部回路説明図、図２はパラメトロ
ン装置に鎖交する磁束とエネルギの関係を表す線図であ
る。
【００２１】図１に於いて、Ｊ1 及びＪ2 はトンネル接
合（ジョセフソン素子）を示している。図から明らかな
ように、磁束量子パラメトロン装置に於いては、トンネ
ル接合Ｊ1 或いはＪ2 を含む二つの超伝導ループを隣接
させたものが基本構造をなしている。
合（ジョセフソン素子）を示している。図から明らかな
ように、磁束量子パラメトロン装置に於いては、トンネ
ル接合Ｊ1 或いはＪ2 を含む二つの超伝導ループを隣接
させたものが基本構造をなしている。
【００２２】今、このループ全体に単一量子磁束Φ0 に
相当する磁束を鎖交させた場合、二つのループそれぞれ
で磁束量子の整数倍に鎖交磁束が量子化される為、何れ
か一方のループに磁束量子が入り込むことになる。
相当する磁束を鎖交させた場合、二つのループそれぞれ
で磁束量子の整数倍に鎖交磁束が量子化される為、何れ
か一方のループに磁束量子が入り込むことになる。
【００２３】ここで、二つのループが完全に対象なら
ば、どちらのループに磁束量子が入っている状態もエネ
ルギ的には同等になる。
ば、どちらのループに磁束量子が入っている状態もエネ
ルギ的には同等になる。
【００２４】一方のループに鎖交している磁束の大きさ
Φに対して磁束量子パラメトロン装置のエネルギを求め
ると図２に見られる特性線が得られる。
Φに対して磁束量子パラメトロン装置のエネルギを求め
ると図２に見られる特性線が得られる。
【００２５】図２では、横軸に磁束Φの大きさ、縦軸に
エネルギをそれぞれ採ってあり、その（Ａ）に見られる
ように、制御電流が０の場合、エネルギと磁束との関係
は単安定であり、磁束が鎖交しない状態が安定点とな
る。
エネルギをそれぞれ採ってあり、その（Ａ）に見られる
ように、制御電流が０の場合、エネルギと磁束との関係
は単安定であり、磁束が鎖交しない状態が安定点とな
る。
【００２６】制御電流を加えてゆくと、曲線は（Ｂ）に
見られる状態を経由し、単安定状態から（Ｃ）に見られ
る双安定状態へと変化する。単安定状態から双安定状態
に切り替わる点では、僅かの信号磁束で何れの安定状態
に移行するかが決まる。
見られる状態を経由し、単安定状態から（Ｃ）に見られ
る双安定状態へと変化する。単安定状態から双安定状態
に切り替わる点では、僅かの信号磁束で何れの安定状態
に移行するかが決まる。
【００２７】前記したような磁束量子パラメトロン装置
は、通常のパラメトロン装置と同様の使い方をすること
が可能である。つまり、制御信号の立ち上がり時点で加
えられる小さい「種信号」の極性に依って、何れの安定
状態を生ずるかが決まるのである。
は、通常のパラメトロン装置と同様の使い方をすること
が可能である。つまり、制御信号の立ち上がり時点で加
えられる小さい「種信号」の極性に依って、何れの安定
状態を生ずるかが決まるのである。
【００２８】図３は単一電子トンネル素子を用いたパラ
メトロン装置の原理を解説する為の要部回路説明図であ
る。図に於いて、１０は微小な金属領域、１１は制御用
電極、１２，１３，１４はトンネル接合、１５，１６，
１７はトンネル接合を生成させる為に微小な金属領域１
０に対向する電極、１５Ｃ，１６Ｃ，１７Ｃは電極１５
乃至１７が回路の接地レベルに対してもつ寄生容量、１
８は制御用電極１１と微小な金属領域１０との間に在る
静電容量をそれぞれ示している。
メトロン装置の原理を解説する為の要部回路説明図であ
る。図に於いて、１０は微小な金属領域、１１は制御用
電極、１２，１３，１４はトンネル接合、１５，１６，
１７はトンネル接合を生成させる為に微小な金属領域１
０に対向する電極、１５Ｃ，１６Ｃ，１７Ｃは電極１５
乃至１７が回路の接地レベルに対してもつ寄生容量、１
８は制御用電極１１と微小な金属領域１０との間に在る
静電容量をそれぞれ示している。
【００２９】このパラメトロン装置に於いては、微小な
金属領域１０から電荷を流し込んだり、或いは、引き出
すようにし、微小な金属領域１０及びそれ以外の微小な
金属領域１５乃至１７は、全て同じ静電容量をもつトン
ネル接合１２乃至１４を介して接続されている。
金属領域１０から電荷を流し込んだり、或いは、引き出
すようにし、微小な金属領域１０及びそれ以外の微小な
金属領域１５乃至１７は、全て同じ静電容量をもつトン
ネル接合１２乃至１４を介して接続されている。
【００３０】電極１５乃至１７が有する寄生容量１５Ｃ
乃至１７Ｃが十分に小さい、所謂、クーロン・ブロッケ
ードの条件を満たしているとすると、トンネル接合１２
乃至１４は恰も電子を一個ずつトンネルさせるスイッチ
として動作する。
乃至１７Ｃが十分に小さい、所謂、クーロン・ブロッケ
ードの条件を満たしているとすると、トンネル接合１２
乃至１４は恰も電子を一個ずつトンネルさせるスイッチ
として動作する。
【００３１】微小な金属領域１０から流し込まれる電荷
が電子一個分の電荷に近い値を越えると、トンネル接合
１２乃至１４のうちの何れか一つのトンネル接合に於い
て電子の一個がトンネルする。
が電子一個分の電荷に近い値を越えると、トンネル接合
１２乃至１４のうちの何れか一つのトンネル接合に於い
て電子の一個がトンネルする。
【００３２】トンネル接合１２乃至１４それぞれの静電
容量は全て等しいので、どのトンネル接合で電子がトン
ネルしたとしてもパラメトロン装置に於けるエネルギは
等しい。
容量は全て等しいので、どのトンネル接合で電子がトン
ネルしたとしてもパラメトロン装置に於けるエネルギは
等しい。
【００３３】その等しいエネルギがどの状態に落ち着く
かは、トンネル接合を生成させる為に接続された電極１
５乃至１７に於ける電位を何らかの手段、例えば容量性
結合で制御することに依って選択できる。
かは、トンネル接合を生成させる為に接続された電極１
５乃至１７に於ける電位を何らかの手段、例えば容量性
結合で制御することに依って選択できる。
【００３４】ここで、二つのトンネル接合を用いて構成
したパラメトロン装置について、装置のエネルギを求め
てみる。
したパラメトロン装置について、装置のエネルギを求め
てみる。
【００３５】図４は二つのトンネル接合を用いて構成し
たパラメトロン装置を等価的に表す要部回路説明図であ
る。
たパラメトロン装置を等価的に表す要部回路説明図であ
る。
【００３６】図に於いて、ＶE は電源の電圧（制御電
圧）、ＣE は制御電極の容量、Ｊはトンネル接合、ＣJ
はトンネル接合の容量、ＣC はトンネル接合Ｊに接続さ
れた電極が回路の接地レベルに対してもつ容量、Ｌはイ
ンダクタンス分、Ｒは抵抗分、ＱE は制御電極から注入
された電荷をそれぞれ示している。
圧）、ＣE は制御電極の容量、Ｊはトンネル接合、ＣJ
はトンネル接合の容量、ＣC はトンネル接合Ｊに接続さ
れた電極が回路の接地レベルに対してもつ容量、Ｌはイ
ンダクタンス分、Ｒは抵抗分、ＱE は制御電極から注入
された電荷をそれぞれ示している。
【００３７】この回路の動作は、制御電極の容量ＣE が
十分に小さい旨の近似の下では、
十分に小さい旨の近似の下では、
【数１】 と記述することができる。これは、ポテンシャルＵ
（Ｑ，ＱE ）の中を位置座標Ｑの質点が移動する方程式
と同じである。尚、Ｑは電荷であるが、ここでは位置座
標として考えている。
（Ｑ，ＱE ）の中を位置座標Ｑの質点が移動する方程式
と同じである。尚、Ｑは電荷であるが、ここでは位置座
標として考えている。
【００３８】図５はポテンシャルＵと電荷Ｑとの関係を
表す線図である。図に於いて、（Ａ）はＱE ＝０の場
合、（Ｂ）はＱE ＝ｅの場合、（Ｃ）はＱE ＝（２ＣJ
＋ＣC ）ｅ／２（ＣC ＋ＣJ ）の場合をそれぞれ示して
いる。
表す線図である。図に於いて、（Ａ）はＱE ＝０の場
合、（Ｂ）はＱE ＝ｅの場合、（Ｃ）はＱE ＝（２ＣJ
＋ＣC ）ｅ／２（ＣC ＋ＣJ ）の場合をそれぞれ示して
いる。
【００３９】ＱE ＝０の場合、ポテンシャルの最低点は
一つであるが、ＱE を増加させて、（２ＣJ ＋ＣC ）ｅ
／２（ＣC ＋ＣJ ）にするとポテンシャルは三つの最低
点をもち、また、ＱE ＝ｅでは二つの最低点をもってい
る。
一つであるが、ＱE を増加させて、（２ＣJ ＋ＣC ）ｅ
／２（ＣC ＋ＣJ ）にするとポテンシャルは三つの最低
点をもち、また、ＱE ＝ｅでは二つの最低点をもってい
る。
【００４０】従って、ＱE ＝０からＱE ＝ｅまで変化さ
せる過程で、小さな種信号を容量結合で容量ＣC に加え
ると、その種信号の符号に応じて何れの最低点に落ち着
くかが決定される。
せる過程で、小さな種信号を容量結合で容量ＣC に加え
ると、その種信号の符号に応じて何れの最低点に落ち着
くかが決定される。
【００４１】これは、磁束量子パラメトロン装置の動作
と全く同じであり、トンネル接合が三つ以上ある場合も
同様であり、安定点が多数あるパラメトロン装置として
使用することができる。
と全く同じであり、トンネル接合が三つ以上ある場合も
同様であり、安定点が多数あるパラメトロン装置として
使用することができる。
【００４２】前記したところから、本発明に依る単一電
子トンネル素子及びそれを使用した回路では、 （１）本質的に金属として振る舞う微小な領域（例えば
微小領域２３）と、前記微小な領域に対応して形成され
且つ前記微小な領域と他の回路との間で単一電子がもつ
電荷或いはそれ以下の電荷の遣り取りを行ない得る三つ
以上の複数のチャネル（例えば静電容量或いはトンネル
接合で構成）と、前記チャネルを介して前記微小領域と
対向し且つ容量性或いは抵抗性の結合で変化電位を与え
られる電極（例えば電極２２及び２５）とを備え、前記
チャネルのうち一つは静電容量（例えば静電容量２４）
若しくはトンネル接合で構成されると共に残りのチャネ
ルはトンネル接合（例えば微小領域２３及びトンネル酸
化膜２３Ａ及び電極２５で構成）で構成されてなること
を特徴とするか、或いは、
子トンネル素子及びそれを使用した回路では、 （１）本質的に金属として振る舞う微小な領域（例えば
微小領域２３）と、前記微小な領域に対応して形成され
且つ前記微小な領域と他の回路との間で単一電子がもつ
電荷或いはそれ以下の電荷の遣り取りを行ない得る三つ
以上の複数のチャネル（例えば静電容量或いはトンネル
接合で構成）と、前記チャネルを介して前記微小領域と
対向し且つ容量性或いは抵抗性の結合で変化電位を与え
られる電極（例えば電極２２及び２５）とを備え、前記
チャネルのうち一つは静電容量（例えば静電容量２４）
若しくはトンネル接合で構成されると共に残りのチャネ
ルはトンネル接合（例えば微小領域２３及びトンネル酸
化膜２３Ａ及び電極２５で構成）で構成されてなること
を特徴とするか、或いは、
【００４３】（２）前記（１）に於いて、静電容量で構
成された一つのチャネル及びトンネル接合で構成された
複数のチャネルと、前記静電容量で構成された一つのチ
ャネルを介して本質的に金属として振る舞う微小な領域
と対向し且つ直流的に浮遊状態にあって単一電子の電荷
或いはそれに近い電荷を注入或いは引き抜く制御用電極
と、前記トンネル接合で構成された複数のチャネルをそ
れぞれ別個に介して前記微小な領域と対向し且つ直流的
に浮遊状態にあると共に静電容量を介して信号入力線が
接続され前記制御用電極が前記微小な領域に電荷を注入
するか或いは引き抜く際に前記信号入力線からの入力信
号に応じ何れかが電子一個をトンネルさせる複数の電極
とを備えてなることを特徴とするか、或いは、
成された一つのチャネル及びトンネル接合で構成された
複数のチャネルと、前記静電容量で構成された一つのチ
ャネルを介して本質的に金属として振る舞う微小な領域
と対向し且つ直流的に浮遊状態にあって単一電子の電荷
或いはそれに近い電荷を注入或いは引き抜く制御用電極
と、前記トンネル接合で構成された複数のチャネルをそ
れぞれ別個に介して前記微小な領域と対向し且つ直流的
に浮遊状態にあると共に静電容量を介して信号入力線が
接続され前記制御用電極が前記微小な領域に電荷を注入
するか或いは引き抜く際に前記信号入力線からの入力信
号に応じ何れかが電子一個をトンネルさせる複数の電極
とを備えてなることを特徴とするか、或いは、
【００４４】（３）前記（１）又は（２）に於いて、三
つ以上の複数のチャネルが全てトンネル接合で構成され
てなることを特徴とするか、或いは、
つ以上の複数のチャネルが全てトンネル接合で構成され
てなることを特徴とするか、或いは、
【００４５】（４）前記（１）又は（２）又は（３）に
於いて、微小領域及びトンネル接合の電極を構成する材
料が金属薄膜であって且つ微小領域を構成する金属薄膜
のエッジ側面にトンネル接合が形成されてなることを特
徴とするか、或いは、
於いて、微小領域及びトンネル接合の電極を構成する材
料が金属薄膜であって且つ微小領域を構成する金属薄膜
のエッジ側面にトンネル接合が形成されてなることを特
徴とするか、或いは、
【００４６】（５）前記（１）或いは（２）或いは
（３）に於いて、微小領域及び対向する電極を構成する
材料が金属薄膜であって且つそれ等の金属薄膜間に介在
する半導体がトンネル接合をなすことを特徴とするか、
或いは、
（３）に於いて、微小領域及び対向する電極を構成する
材料が金属薄膜であって且つそれ等の金属薄膜間に介在
する半導体がトンネル接合をなすことを特徴とするか、
或いは、
【００４７】（６）本質的に金属として振る舞う微小領
域と、直列接続された複数のトンネル接合からなり且つ
静電容量或いはトンネル接合で構成されたチャネルを介
して前記微小領域に接続された信号入力線と、直列接続
された複数のトンネル接合からなり且つトンネル接合で
構成されたチャネルを介して前記微小領域に接続された
複数の信号出力線とを備えてなることを特徴とするか、
或いは、
域と、直列接続された複数のトンネル接合からなり且つ
静電容量或いはトンネル接合で構成されたチャネルを介
して前記微小領域に接続された信号入力線と、直列接続
された複数のトンネル接合からなり且つトンネル接合で
構成されたチャネルを介して前記微小領域に接続された
複数の信号出力線とを備えてなることを特徴とするか、
或いは、
【００４８】（７）本質的に金属として振る舞う微小領
域と、並列接続された複数のトンネル接合からなり且つ
静電容量或いはトンネル接合で構成されたチャネルを介
して前記微小領域に接続された信号入力線と、並列接続
された複数のトンネル接合からなり且つトンネル接合で
構成されたチャネルを介して前記微小領域に接続された
複数の信号出力線とを備えてなることを特徴とするか、
或いは、
域と、並列接続された複数のトンネル接合からなり且つ
静電容量或いはトンネル接合で構成されたチャネルを介
して前記微小領域に接続された信号入力線と、並列接続
された複数のトンネル接合からなり且つトンネル接合で
構成されたチャネルを介して前記微小領域に接続された
複数の信号出力線とを備えてなることを特徴とするか、
或いは、
【００４９】（８）本質的に金属として振る舞う微小な
領域と、前記微小な領域に対応して形成され且つ前記微
小な領域と他の回路との間で単一電子がもつ電荷或いは
それ以下の電荷の遣り取りを行ない得る静電容量若しく
はトンネル接合で構成された一つのチャネルと、前記微
小な領域に対応して形成され且つ前記微小な領域と他の
回路との間で単一電子がもつ電荷或いはそれ以下の電荷
の遣り取りを行ない得るトンネル接合で構成された複数
のチャネルと、前記チャネルを介して前記微小な領域と
対向し且つ容量性或いは抵抗性の結合で変化電位を与え
られる電極と、前記トンネル接合で構成された複数のチ
ャネルが電極を介してゲートに接続された電界効果トラ
ンジスタとを備えてなることを特徴とするか、或いは、
領域と、前記微小な領域に対応して形成され且つ前記微
小な領域と他の回路との間で単一電子がもつ電荷或いは
それ以下の電荷の遣り取りを行ない得る静電容量若しく
はトンネル接合で構成された一つのチャネルと、前記微
小な領域に対応して形成され且つ前記微小な領域と他の
回路との間で単一電子がもつ電荷或いはそれ以下の電荷
の遣り取りを行ない得るトンネル接合で構成された複数
のチャネルと、前記チャネルを介して前記微小な領域と
対向し且つ容量性或いは抵抗性の結合で変化電位を与え
られる電極と、前記トンネル接合で構成された複数のチ
ャネルが電極を介してゲートに接続された電界効果トラ
ンジスタとを備えてなることを特徴とするか、或いは、
【００５０】（９）前記（８）に於いて、前記トンネル
接合で構成された複数のチャネルが電極を介してゲート
に接続された単一電子トンネル・トランジスタを備えて
なることを特徴とするか、或いは、
接合で構成された複数のチャネルが電極を介してゲート
に接続された単一電子トンネル・トランジスタを備えて
なることを特徴とするか、或いは、
【００５１】（１０）本質的に金属として振る舞う微小
な領域と、前記微小な領域に対応して形成され且つ前記
微小な領域と他の回路との間で単一電子がもつ電荷或い
はそれ以下の電荷の遣り取りを行ない得る静電容量で構
成された一つのチャネルと、前記微小な領域に対応して
形成され且つ前記微小な領域と他の回路との間で単一電
子がもつ電荷或いはそれ以下の電荷の遣り取りを行ない
得るトンネル接合で構成された複数のチャネルと、前記
静電容量で構成された一つのチャネルに交流励振信号を
印加する手段と、前記トンネル接合で構成された複数の
チャネルに接続され前記交流励振信号の１／２の周波数
に共振し、且つ、共振信号を他の同じ構成の回路に接続
する手段とを備えてなることを特徴とするか、或いは、
な領域と、前記微小な領域に対応して形成され且つ前記
微小な領域と他の回路との間で単一電子がもつ電荷或い
はそれ以下の電荷の遣り取りを行ない得る静電容量で構
成された一つのチャネルと、前記微小な領域に対応して
形成され且つ前記微小な領域と他の回路との間で単一電
子がもつ電荷或いはそれ以下の電荷の遣り取りを行ない
得るトンネル接合で構成された複数のチャネルと、前記
静電容量で構成された一つのチャネルに交流励振信号を
印加する手段と、前記トンネル接合で構成された複数の
チャネルに接続され前記交流励振信号の１／２の周波数
に共振し、且つ、共振信号を他の同じ構成の回路に接続
する手段とを備えてなることを特徴とするか、或いは、
【００５２】（１１）本質的に金属として振る舞う微小
な領域と、前記微小な領域に対応して形成され且つ前記
微小な領域にクロック信号を与え得る静電容量で構成さ
れた一つのチャネルと、前記微小な領域に対応して形成
され且つ前記微小な領域と他の回路との間で単一電子が
もつ電荷或いはそれ以下の電荷の遣り取りを行ない得る
トンネル接合で構成された二つのチャネルと、前記二つ
のチャネルを構成する二つのトンネル接合に接続されて
静電容量を介して差動で入力信号を加える信号入力線
と、前記二つのチャネルを構成する二つのトンネル接合
に接続されて前記クロック信号が前記微小な領域に入力
された時点で比較された前記入力信号を静電容量を介し
て取り出す信号出力線とを備えてコンパレータ動作を行
なうことを特徴とする。
な領域と、前記微小な領域に対応して形成され且つ前記
微小な領域にクロック信号を与え得る静電容量で構成さ
れた一つのチャネルと、前記微小な領域に対応して形成
され且つ前記微小な領域と他の回路との間で単一電子が
もつ電荷或いはそれ以下の電荷の遣り取りを行ない得る
トンネル接合で構成された二つのチャネルと、前記二つ
のチャネルを構成する二つのトンネル接合に接続されて
静電容量を介して差動で入力信号を加える信号入力線
と、前記二つのチャネルを構成する二つのトンネル接合
に接続されて前記クロック信号が前記微小な領域に入力
された時点で比較された前記入力信号を静電容量を介し
て取り出す信号出力線とを備えてコンパレータ動作を行
なうことを特徴とする。
【００５３】
【作用】前記手段を採ることに依ってパラメトロン動作
を行なうことが可能であり、電子一個に於ける電荷の数
分の一の電荷信号を電子一個分の電荷にまで増幅するこ
とができ、そして、一種の差動回路になっている為、出
力側のトンネル接合に接続された電極に起因する容量の
値が揃っている限り、前記容量の絶対値が設計値から変
化しても正常に動作する旨の利点がある。
を行なうことが可能であり、電子一個に於ける電荷の数
分の一の電荷信号を電子一個分の電荷にまで増幅するこ
とができ、そして、一種の差動回路になっている為、出
力側のトンネル接合に接続された電極に起因する容量の
値が揃っている限り、前記容量の絶対値が設計値から変
化しても正常に動作する旨の利点がある。
【００５４】この単一電子トンネル素子を用いたパラメ
トロン装置は、メモリや論理回路に用いることができる
のは勿論のこと、電荷や電圧に対して高い感度をもつコ
ンパレータとして使用することも可能であり、また、単
一電子のトンネルが次々に伝播してゆく単一電子トンネ
ル線路と接続し、電子が伝播してゆく方向を切り換える
素子としても使用することができる。
トロン装置は、メモリや論理回路に用いることができる
のは勿論のこと、電荷や電圧に対して高い感度をもつコ
ンパレータとして使用することも可能であり、また、単
一電子のトンネルが次々に伝播してゆく単一電子トンネ
ル線路と接続し、電子が伝播してゆく方向を切り換える
素子としても使用することができる。
【００５５】
【実施例】図６は本発明に於ける第一実施例を解説する
為の単一電子トンネル素子を用いたパラメトロン装置を
表す要部回路説明図である。
為の単一電子トンネル素子を用いたパラメトロン装置を
表す要部回路説明図である。
【００５６】図に於いて、２１は電源、２２は制御用の
電極、２３は微小な金属領域、２４は静電容量、２５は
トンネル接合を構成する為の電極、２６は配線、２７は
静電容量、ＶE は電源２１からの制御用電圧をそれぞれ
示している。
電極、２３は微小な金属領域、２４は静電容量、２５は
トンネル接合を構成する為の電極、２６は配線、２７は
静電容量、ＶE は電源２１からの制御用電圧をそれぞれ
示している。
【００５７】図７は図６について説明したパラメトロン
装置を具体化した装置を表す説明図であり、図６に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。図に於いて、（Ａ）は装置の要部平
面、（Ｂ）は装置の要部切断側面、２３Ａはトンネル酸
化膜をそれぞれ示している。
装置を具体化した装置を表す説明図であり、図６に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。図に於いて、（Ａ）は装置の要部平
面、（Ｂ）は装置の要部切断側面、２３Ａはトンネル酸
化膜をそれぞれ示している。
【００５８】図６及び図７に於いて、微小な金属領域２
３は厚さ１００〔ｎｍ〕のＡｌ膜で形成された直径約
０．１〔μｍ〕のパターンをなしている。金属領域２３
に隣接して制御用の電極２２が形成され、その間は静電
容量２４で結ばれている。
３は厚さ１００〔ｎｍ〕のＡｌ膜で形成された直径約
０．１〔μｍ〕のパターンをなしている。金属領域２３
に隣接して制御用の電極２２が形成され、その間は静電
容量２４で結ばれている。
【００５９】微小な金属領域２３にはトンネル酸化膜２
３Ａを介してトンネル接合を構成する為のＡｌからなる
電極２５が対向し、その電極２５は静電容量２７を介し
て次段或いは外部回路への配線２６と結ばれている。
３Ａを介してトンネル接合を構成する為のＡｌからなる
電極２５が対向し、その電極２５は静電容量２７を介し
て次段或いは外部回路への配線２６と結ばれている。
【００６０】本実施例に於いて、制御用の電極２２に電
源２１から制御用電圧ＶE を加え、且つ、次第に上昇さ
せてゆくと静電容量２７を介して接続されている次段へ
の配線２６に加えられた電圧に応じ、どのトンネル接合
で単一電子がトンネルするかが選択され、多安定のパラ
メトロン動作をさせることが可能である。
源２１から制御用電圧ＶE を加え、且つ、次第に上昇さ
せてゆくと静電容量２７を介して接続されている次段へ
の配線２６に加えられた電圧に応じ、どのトンネル接合
で単一電子がトンネルするかが選択され、多安定のパラ
メトロン動作をさせることが可能である。
【００６１】図８は本発明に於ける第二実施例を解説す
る為の単一電子トンネル素子を用いたパラメトロン装置
を表す要部説明図であり、図６及び図７に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
る為の単一電子トンネル素子を用いたパラメトロン装置
を表す要部説明図であり、図６及び図７に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
【００６２】図に於いて、（Ａ）は要部回路、（Ｂ）は
具体化した装置の要部平面である。本実施例が第一実施
例と相違しているのは、微小な金属領域２３に二個のト
ンネル接合が構成されている点である。
具体化した装置の要部平面である。本実施例が第一実施
例と相違しているのは、微小な金属領域２３に二個のト
ンネル接合が構成されている点である。
【００６３】この場合、パラメトロン装置としては、二
安定動作となり、通常のフラックス・パラメトロン装置
と同様である。通常、二安定動作が可能であれば、全て
の論理演算を実現できることは明らかである。また、本
実施例の場合、出力（又は入力）は差動出力（又は差動
入力）となるので、ノイズに対する耐性が高くなる旨の
利点がある。
安定動作となり、通常のフラックス・パラメトロン装置
と同様である。通常、二安定動作が可能であれば、全て
の論理演算を実現できることは明らかである。また、本
実施例の場合、出力（又は入力）は差動出力（又は差動
入力）となるので、ノイズに対する耐性が高くなる旨の
利点がある。
【００６４】図９は本発明に於ける第三実施例を解説す
る為の単一電子トンネル素子を用いたパラメトロン装置
を表す要部回路説明図であり、図６乃至図８に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。本実施例に於いては、制御用の電極２２
もトンネル酸化膜を介して微小な金属領域２３と対向す
ることでトンネル接合を構成するようにしている。
る為の単一電子トンネル素子を用いたパラメトロン装置
を表す要部回路説明図であり、図６乃至図８に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。本実施例に於いては、制御用の電極２２
もトンネル酸化膜を介して微小な金属領域２３と対向す
ることでトンネル接合を構成するようにしている。
【００６５】本実施例の利点は、制御用の電極２２、ト
ンネル接合を構成する為の電極２５など、全ての電極が
トンネル接合を生成している為、外付けの回路を選択す
ることで、どの配線を制御用の電極とするかを任意に設
定することが可能であり、回路動作の自由度が大きい点
にある。
ンネル接合を構成する為の電極２５など、全ての電極が
トンネル接合を生成している為、外付けの回路を選択す
ることで、どの配線を制御用の電極とするかを任意に設
定することが可能であり、回路動作の自由度が大きい点
にある。
【００６６】図１０は単一電子をトンネルさせるトンネ
ル接合の二つを含んだパラメトロン装置を用いた第四実
施例であるパラメトロン回路の具体的な要部回路説明図
であり、図６乃至図９に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。図に於
いて、２８は第一の信号線、２９は第二の信号線、ＣＬ
Ｋ１及びＣＬＫ２はクロック信号をそれぞれ示してい
る。
ル接合の二つを含んだパラメトロン装置を用いた第四実
施例であるパラメトロン回路の具体的な要部回路説明図
であり、図６乃至図９に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。図に於
いて、２８は第一の信号線、２９は第二の信号線、ＣＬ
Ｋ１及びＣＬＫ２はクロック信号をそれぞれ示してい
る。
【００６７】通常、パラメトロン回路では、入力線と出
力線との間に本質的な区別はなく、例えば、互いに接続
された一組のパラメトロンに於いて信号が伝えられる方
向はクロック信号に依って定まる。
力線との間に本質的な区別はなく、例えば、互いに接続
された一組のパラメトロンに於いて信号が伝えられる方
向はクロック信号に依って定まる。
【００６８】第四実施例では、この場合、クロック信号
ＣＬＫ１で駆動される素子がクロック信号ＣＬＫ２で駆
動される素子の入力側になっている。パラメトロンがス
イッチングするのは、クロック信号が立ち上がる時のみ
であり、立ち上がった後は状態を保持するだけであるこ
とを利用する。
ＣＬＫ１で駆動される素子がクロック信号ＣＬＫ２で駆
動される素子の入力側になっている。パラメトロンがス
イッチングするのは、クロック信号が立ち上がる時のみ
であり、立ち上がった後は状態を保持するだけであるこ
とを利用する。
【００６９】一般に、パラメトロン回路は、三相のクロ
ック信号で順次前段から後段へと論理動作が行われる。
ここで、クロック信号ＣＬＫ１の位相を０°とすると、
クロック信号ＣＬＫ２は１２０°となり、図示の第四実
施例に於ける前段素子が例えばＣＬＫ３なるクロック信
号で駆動されるものとすると、クロック信号ＣＬＫ３の
位相は２４０°であり、そして、次段素子も同じく位相
２４０°のクロック信号ＣＬＫ３で駆動される。
ック信号で順次前段から後段へと論理動作が行われる。
ここで、クロック信号ＣＬＫ１の位相を０°とすると、
クロック信号ＣＬＫ２は１２０°となり、図示の第四実
施例に於ける前段素子が例えばＣＬＫ３なるクロック信
号で駆動されるものとすると、クロック信号ＣＬＫ３の
位相は２４０°であり、そして、次段素子も同じく位相
２４０°のクロック信号ＣＬＫ３で駆動される。
【００７０】図１１は本発明に於ける第五実施例である
ツリー型デコーダを説明する為の要部回路説明図であ
る。
ツリー型デコーダを説明する為の要部回路説明図であ
る。
【００７１】図に於いて、（Ａ）はツリー型デコーダの
構成要素になり得る単一電子トンネル線路、（Ｂ）は記
号化して表した単一電子トンネル線路、（Ｃ）はツリー
型デコーダ、ＬINは単一電子トンネル線路からなる入力
線路、ＬOTは単一電子トンネル線路からなる出力線路、
ＣＴは制御入力端子をそれぞれ示している。
構成要素になり得る単一電子トンネル線路、（Ｂ）は記
号化して表した単一電子トンネル線路、（Ｃ）はツリー
型デコーダ、ＬINは単一電子トンネル線路からなる入力
線路、ＬOTは単一電子トンネル線路からなる出力線路、
ＣＴは制御入力端子をそれぞれ示している。
【００７２】本実施例では、微小な金属領域２３に多数
の微小トンネル接合が直列に接続された単一電子トンネ
ル線路からなる一本の入力線路ＬINと単一電子トンネル
線路からなる二本の出力線路ＬOTが接続され、二本の出
力線路ＬOTの何れに電子を伝播させるかを制御入力端子
ＣＴに加える制御信号で決定するようにしている。
の微小トンネル接合が直列に接続された単一電子トンネ
ル線路からなる一本の入力線路ＬINと単一電子トンネル
線路からなる二本の出力線路ＬOTが接続され、二本の出
力線路ＬOTの何れに電子を伝播させるかを制御入力端子
ＣＴに加える制御信号で決定するようにしている。
【００７３】このように、多数のトンネル接合が直列に
接続された単一電子トンネル線路を入出力線にすると、
隣接するトンネル接合で同時にトンネル現象が生ずるコ
・トンネリング（ｃｏ−ｔｕｎｎｅｌｉｎｇ）に依る回
路誤動作を防ぐことができる旨の利点がある。
接続された単一電子トンネル線路を入出力線にすると、
隣接するトンネル接合で同時にトンネル現象が生ずるコ
・トンネリング（ｃｏ−ｔｕｎｎｅｌｉｎｇ）に依る回
路誤動作を防ぐことができる旨の利点がある。
【００７４】（Ａ）及び（Ｂ）に見られる単一電子トン
ネル線路を多段に接続すると（Ｃ）に見られるように多
数の線路からの信号を一つだけ選択するツリー型デコー
ダを構成することができる。
ネル線路を多段に接続すると（Ｃ）に見られるように多
数の線路からの信号を一つだけ選択するツリー型デコー
ダを構成することができる。
【００７５】図１２は本発明に於ける第六実施例を解説
する為の要部回路説明図である。図に於いて、３１は制
御用の電極、３２はトンネル接合、３３は入力線、３４
は電界効果トランジスタ、３５は出力線をそれぞれ示し
ている。
する為の要部回路説明図である。図に於いて、３１は制
御用の電極、３２はトンネル接合、３３は入力線、３４
は電界効果トランジスタ、３５は出力線をそれぞれ示し
ている。
【００７６】本実施例では、単一電子トンネル素子を用
いたパラメトロン装置に於ける出力側の静電容量の役割
を電界効果トランジスタ３４が果たしている。
いたパラメトロン装置に於ける出力側の静電容量の役割
を電界効果トランジスタ３４が果たしている。
【００７７】このようにすると、出力側の電位及び電荷
の変化を電界効果トランジスタ３４で電流の変化に変換
することができ、そして、電界効果トランジスタ３４を
用いていることから回路に電流駆動能力があり、また、
入出力間が分離されることも利点の一つである。
の変化を電界効果トランジスタ３４で電流の変化に変換
することができ、そして、電界効果トランジスタ３４を
用いていることから回路に電流駆動能力があり、また、
入出力間が分離されることも利点の一つである。
【００７８】図１３は本発明に於ける第七実施例を解説
する為の要部回路説明図であり、図１２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
する為の要部回路説明図であり、図１２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
【００７９】図に於いて、３６は二つのトンネル接合か
らなる単一電子トンネル・トランジスタを示している。
らなる単一電子トンネル・トランジスタを示している。
【００８０】本実施例が第六実施例と相違するところ
は、電界効果トランジスタ３４を単一電子トンネル・ト
ランジスタ３６で代替した点にあり、この単一電子トン
ネル・トランジスタ３６は電荷感度が高くて出力電流の
オン・オフ比を大きく取れること、また、単一電子トン
ネル・トランジスタ３６と微小な金属領域に対応する単
一電子トンネル素子とが同一の製造プロセスで得られる
ことである。
は、電界効果トランジスタ３４を単一電子トンネル・ト
ランジスタ３６で代替した点にあり、この単一電子トン
ネル・トランジスタ３６は電荷感度が高くて出力電流の
オン・オフ比を大きく取れること、また、単一電子トン
ネル・トランジスタ３６と微小な金属領域に対応する単
一電子トンネル素子とが同一の製造プロセスで得られる
ことである。
【００８１】図１４は本発明に於ける第八実施例を解説
する為の要部回路説明図であり、図１２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。図に於いて、３７は出力側に設けられた周波
数ｆの信号に対する共振回路を示している。
する為の要部回路説明図であり、図１２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。図に於いて、３７は出力側に設けられた周波
数ｆの信号に対する共振回路を示している。
【００８２】本実施例では、制御用の電極３１に周波数
２ｆの励振信号を加えるようになっていて、高周波パラ
メトロン回路として動作し、磁性体を用いたパラメトロ
ン回路と同様に使用することができる。
２ｆの励振信号を加えるようになっていて、高周波パラ
メトロン回路として動作し、磁性体を用いたパラメトロ
ン回路と同様に使用することができる。
【００８３】本実施例の利点としては、直流成分を用い
ていないから、単一電子トンネル素子中の固定電荷に起
因する悪影響を受け難く、また、信号の結合も容量結合
或いはトランス結合などを使い分けることが可能であ
る。
ていないから、単一電子トンネル素子中の固定電荷に起
因する悪影響を受け難く、また、信号の結合も容量結合
或いはトランス結合などを使い分けることが可能であ
る。
【００８４】図１５は本発明に於ける第九実施例である
コンパレータを解説する為の要部回路説明図である。図
に於いて、４１はトンネル接合、４２は制御用の電極、
４３は入力線、４４は出力線、ＣＬＫはクロック信号を
それぞれ示している。
コンパレータを解説する為の要部回路説明図である。図
に於いて、４１はトンネル接合、４２は制御用の電極、
４３は入力線、４４は出力線、ＣＬＫはクロック信号を
それぞれ示している。
【００８５】このコンパレータでは、クロック信号ＣＬ
Ｋが立ち上がる時点での入力信号の正負に対応して回路
状態が定まり、高い感度をもつと共にクロック信号ＣＬ
Ｋが立ち上がるときだけゲインをもつ為、発振など出力
の不安定性がない旨の利点があり、高感度のＡＤコンバ
ータを構成することができる。
Ｋが立ち上がる時点での入力信号の正負に対応して回路
状態が定まり、高い感度をもつと共にクロック信号ＣＬ
Ｋが立ち上がるときだけゲインをもつ為、発振など出力
の不安定性がない旨の利点があり、高感度のＡＤコンバ
ータを構成することができる。
【００８６】図１６は本発明に用いるトンネル接合を作
成する一例を解説する為の要部切断側面説明図である。
成する一例を解説する為の要部切断側面説明図である。
【００８７】図に於いて、５１は基板、５２はＡｌ薄膜
からなる微小な金属領域、５３はＳｉＯ2 からなる絶縁
膜、５４はトンネル接合を生成する為のＡｌＯx からな
る絶縁薄膜、５５はＡｌからなる電極をそれぞれ示して
いる。
からなる微小な金属領域、５３はＳｉＯ2 からなる絶縁
膜、５４はトンネル接合を生成する為のＡｌＯx からな
る絶縁薄膜、５５はＡｌからなる電極をそれぞれ示して
いる。
【００８８】図から判るように、トンネル接合は、微小
な金属領域５２のエッジに形成されたエッジ接合の構造
になっていて、金属領域５２の厚さは１００〔ｎｍ〕、
絶縁薄膜５４の厚さは５０〔Å〕〜１００〔Å〕以下で
ある。
な金属領域５２のエッジに形成されたエッジ接合の構造
になっていて、金属領域５２の厚さは１００〔ｎｍ〕、
絶縁薄膜５４の厚さは５０〔Å〕〜１００〔Å〕以下で
ある。
【００８９】前記のようなエッジ接合とした場合、トン
ネル接合の寸法、即ち、縦方向及び横方向の長さの一方
が微小な金属領域５２の厚さで決定される為、寸法精度
が格段に向上する旨の利点がある。
ネル接合の寸法、即ち、縦方向及び横方向の長さの一方
が微小な金属領域５２の厚さで決定される為、寸法精度
が格段に向上する旨の利点がある。
【００９０】図１７は本発明に用いるトンネル接合を作
成する他の例を解説する為の要部切断側面説明図であ
る。図に於いて、６１はＩｎＰ基板、６２はノンドープ
のＩｎＧａＡｓからなるトンネル・バリヤ層、６３はＡ
ｌ薄膜からなる微小な金属領域、６４はＡｌ薄膜からな
る電極をそれぞれ示している。
成する他の例を解説する為の要部切断側面説明図であ
る。図に於いて、６１はＩｎＰ基板、６２はノンドープ
のＩｎＧａＡｓからなるトンネル・バリヤ層、６３はＡ
ｌ薄膜からなる微小な金属領域、６４はＡｌ薄膜からな
る電極をそれぞれ示している。
【００９１】本例に於いては、ノンドープＩｎＧａＡｓ
からなるトンネル・バリヤ層６２上に間隔を例えば０．
１〔μｍ〕として形成した微小な金属領域６３と電極６
４との間に於ける表面がプレーナのトンネル接合の役割
を果たしている。
からなるトンネル・バリヤ層６２上に間隔を例えば０．
１〔μｍ〕として形成した微小な金属領域６３と電極６
４との間に於ける表面がプレーナのトンネル接合の役割
を果たしている。
【００９２】このようなプレーナのトンネル接合を得る
には、トンネル・バリヤ層として、電子の有効質量が小
さく、バリヤ高さが低い半導体を用いることで実現する
ことができ、そして、この場合、トンネル接合に於ける
抵抗値の再現性が良好であること、また、製造プロセス
が簡単であることなどの利点がある。
には、トンネル・バリヤ層として、電子の有効質量が小
さく、バリヤ高さが低い半導体を用いることで実現する
ことができ、そして、この場合、トンネル接合に於ける
抵抗値の再現性が良好であること、また、製造プロセス
が簡単であることなどの利点がある。
【００９３】
【発明の効果】本発明に依る単一電子トンネル素子及び
それを使用した回路に於いては、金属として振る舞う微
小な領域と、微小な領域に対応して形成され且つ微小な
領域と他の回路との間で単一電子がもつ電荷或いはそれ
以下の電荷の遣り取りを行ない得る三つ以上の複数のチ
ャネルと、チャネルを介して微小な領域と対向し且つ容
量性或いは抵抗性の結合で変化電位を与えられる電極と
を備え、チャネルのうち一つは静電容量若しくはトンネ
ル接合で構成されると共に残りのチャネルはトンネル接
合で構成される。
それを使用した回路に於いては、金属として振る舞う微
小な領域と、微小な領域に対応して形成され且つ微小な
領域と他の回路との間で単一電子がもつ電荷或いはそれ
以下の電荷の遣り取りを行ない得る三つ以上の複数のチ
ャネルと、チャネルを介して微小な領域と対向し且つ容
量性或いは抵抗性の結合で変化電位を与えられる電極と
を備え、チャネルのうち一つは静電容量若しくはトンネ
ル接合で構成されると共に残りのチャネルはトンネル接
合で構成される。
【００９４】前記構成を採ることに依り、本発明の素子
は、パラメトロン動作を行なうことが可能であり、電子
一個に於ける電荷の数分の一の電荷信号を電子一個分の
電荷にまで増幅することができ、そして、一種の差動回
路になっている為、出力側のトンネル接合に接続された
電極に起因する容量の値が揃っている限り、前記容量の
絶対値が設計値から変化しても正常に動作する旨の利点
があり、前記電荷の増幅機能の他にメモリ機能、論理機
能をもち、しかも、高い動作マージンをもっているの
で、コンピュータに代表される情報処理装置の分野に於
ける種々な部分に応用することができる。
は、パラメトロン動作を行なうことが可能であり、電子
一個に於ける電荷の数分の一の電荷信号を電子一個分の
電荷にまで増幅することができ、そして、一種の差動回
路になっている為、出力側のトンネル接合に接続された
電極に起因する容量の値が揃っている限り、前記容量の
絶対値が設計値から変化しても正常に動作する旨の利点
があり、前記電荷の増幅機能の他にメモリ機能、論理機
能をもち、しかも、高い動作マージンをもっているの
で、コンピュータに代表される情報処理装置の分野に於
ける種々な部分に応用することができる。
【図１】本発明の原理を理解するのに必要な磁束量子化
現象を利用した磁束量子パラメトロン装置の動作を解説
する為の要部回路説明図である。
現象を利用した磁束量子パラメトロン装置の動作を解説
する為の要部回路説明図である。
【図２】パラメトロン装置に鎖交する磁束とエネルギの
関係を表す線図である。
関係を表す線図である。
【図３】単一電子トンネル素子を用いたパラメトロン装
置の原理を解説する為の要部回路説明図である。
置の原理を解説する為の要部回路説明図である。
【図４】二つのトンネル接合を用いて構成したパラメト
ロン装置を等価的に表す要部回路説明図である。
ロン装置を等価的に表す要部回路説明図である。
【図５】ポテンシャルＵと電荷Ｑとの関係を表す線図で
ある。
ある。
【図６】本発明に於ける第一実施例を解説する為の単一
電子トンネル素子を用いたパラメトロン装置を表す要部
回路説明図である。
電子トンネル素子を用いたパラメトロン装置を表す要部
回路説明図である。
【図７】図６について説明したパラメトロン装置を具体
化した装置を表す説明図である。
化した装置を表す説明図である。
【図８】本発明に於ける第二実施例を解説する為の単一
電子トンネル素子を用いたパラメトロン装置を表す要部
説明図である。
電子トンネル素子を用いたパラメトロン装置を表す要部
説明図である。
【図９】本発明に於ける第三実施例を解説する為の単一
電子トンネル素子を用いたパラメトロン装置を表す要部
回路説明図である。
電子トンネル素子を用いたパラメトロン装置を表す要部
回路説明図である。
【図１０】単一電子をトンネルさせるトンネル接合を二
つを含んだパラメトロン装置を用いた第四実施例である
パラメトロン回路の具体的な要部回路説明図である。
つを含んだパラメトロン装置を用いた第四実施例である
パラメトロン回路の具体的な要部回路説明図である。
【図１１】本発明に於ける第五実施例であるツリー型デ
コーダを説明する為の要部回路説明図である。
コーダを説明する為の要部回路説明図である。
【図１２】本発明に於ける第六実施例を解説する為の要
部回路説明図である。
部回路説明図である。
【図１３】本発明に於ける第七実施例を解説する為の要
部回路説明図である。
部回路説明図である。
【図１４】本発明に於ける第八実施例を解説する為の要
部回路説明図である。
部回路説明図である。
【図１５】本発明に於ける第九実施例であるコンパレー
タを解説する為の要部回路説明図である。
タを解説する為の要部回路説明図である。
【図１６】本発明に用いるトンネル接合を作成する一例
を解説する為の要部切断側面説明図である。
を解説する為の要部切断側面説明図である。
【図１７】本発明に用いるトンネル接合を作成する他の
例を解説する為の要部切断側面説明図である。
例を解説する為の要部切断側面説明図である。
【図１８】標準的な単一電子トンネル素子を解説するた
めの要部回路説明図である。
めの要部回路説明図である。
Ｊ1 トンネル接合（ジョセフソン素子） Ｊ2 トンネル接合（ジョセフソン素子） １ 微小の金属領域 ２ トンネル接合 ３ トンネル接合 ４ 制御電極 ５ 制御用静電容量 １０ 微小な金属領域 １１ 制御用電極 １２ トンネル接合 １３ トンネル接合 １４ トンネル接合 １５ トンネル接合を生成させる為に微小な金属領域１
０に対向する電極 １６ トンネル接合を生成させる為に微小な金属領域１
０に対向する電極 １７ トンネル接合を生成させる為に微小な金属領域１
０に対向する電極 １５Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １６Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １７Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １８ 制御電極１１と微小な金属領域１０との間に在る
静電容量 ２１ 電源 ２２ 制御用の電極 ２３ 微小な金属領域 ２４ 静電容量 ２５ トンネル接合を構成する為の電極 ２６ 配線 ２７ 静電容量 ＶE 電源２１からの制御電圧
０に対向する電極 １６ トンネル接合を生成させる為に微小な金属領域１
０に対向する電極 １７ トンネル接合を生成させる為に微小な金属領域１
０に対向する電極 １５Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １６Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １７Ｃ 電極１５乃至１７が回路の接地レベルに対して
もつ寄生容量 １８ 制御電極１１と微小な金属領域１０との間に在る
静電容量 ２１ 電源 ２２ 制御用の電極 ２３ 微小な金属領域 ２４ 静電容量 ２５ トンネル接合を構成する為の電極 ２６ 配線 ２７ 静電容量 ＶE 電源２１からの制御電圧
Claims (11)
- 【請求項１】本質的に金属として振る舞う微小な領域
と、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得る三つ以上の複数のチャネ
ルと、 前記チャネルを介して前記微小な領域と対向し且つ容量
性或いは抵抗性の結合で変化電位を与えられる電極とを
備え、前記チャネルのうち一つは静電容量若しくはトン
ネル接合で構成されると共に残りのチャネルはトンネル
接合で構成されてなることを特徴とする単一電子トンネ
ル素子。 - 【請求項２】静電容量で構成された一つのチャネル及び
トンネル接合で構成された複数のチャネルと、 前記静電容量で構成された一つのチャネルを介して本質
的に金属として振る舞う微小な領域と対向し且つ直流的
に浮遊状態にあって単一電子の電荷或いはそれに近い電
荷を注入或いは引き抜く制御用電極と、 前記トンネル接合で構成された複数のチャネルをそれぞ
れ別個に介して前記微小な領域と対向し且つ直流的に浮
遊状態にあると共に静電容量を介して信号入力線が接続
され前記制御用電極が前記微小な領域に電荷を注入する
か或いは引き抜く際に前記信号入力線からの入力信号に
応じ何れかが電子一個をトンネルさせる複数の電極とを
備えてなることを特徴とする請求項１記載の単一電子ト
ンネル素子。 - 【請求項３】三つ以上の複数のチャネルが全てトンネル
接合で構成されてなることを特徴とする請求項１或いは
請求項２記載の単一電子トンネル素子。 - 【請求項４】微小領域及びトンネル接合の電極を構成す
る材料が金属薄膜であって且つ微小領域を構成する金属
薄膜のエッジ側面にトンネル接合が形成されてなること
を特徴とする請求項１或いは請求項２或いは請求項３記
載の単一電子トンネル素子。 - 【請求項５】微小領域及び対向する電極を構成する材料
が金属薄膜であって且つそれ等の金属薄膜間に介在する
半導体がトンネル接合をなすことを特徴とする請求項１
或いは請求項２或いは請求項３記載の単一電子トンネル
素子。 - 【請求項６】本質的に金属として振る舞う微小領域と、 直列接続された複数のトンネル接合からなり且つ静電容
量或いはトンネル接合で構成されたチャネルを介して前
記微小領域に接続された信号入力線と、 直列接続された複数のトンネル接合からなり且つトンネ
ル接合で構成されたチャネルを介して前記微小領域に接
続された複数の信号出力線とを備えてなることを特徴と
する単一電子トンネル素子を使用した回路。 - 【請求項７】本質的に金属として振る舞う微小領域と、 並列接続された複数のトンネル接合からなり且つ静電容
量或いはトンネル接合で構成されたチャネルを介して前
記微小領域に接続された信号入力線と、 並列接続された複数のトンネル接合からなり且つトンネ
ル接合で構成されたチャネルを介して前記微小領域に接
続された複数の信号出力線とを備えてなることを特徴と
する単一電子トンネル素子を使用した回路。 - 【請求項８】本質的に金属として振る舞う微小な領域
と、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得る静電容量若しくはトンネ
ル接合で構成された一つのチャネルと、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得るトンネル接合で構成され
た複数のチャネルと、 前記チャネルを介して前記微小な領域と対向し且つ容量
性或いは抵抗性の結合で変化電位を与えられる電極と、 前記トンネル接合で構成された複数のチャネルが電極を
介してゲートに接続された電界効果トランジスタとを備
えてなることを特徴とする単一電子トンネル素子を使用
した回路。 - 【請求項９】前記トンネル接合で構成された複数のチャ
ネルが電極を介してゲートに接続された単一電子トンネ
ル・トランジスタを備えてなることを特徴とする請求項
６記載の単一電子トンネル素子を使用した回路。 - 【請求項１０】本質的に金属として振る舞う微小な領域
と、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得る静電容量で構成された一
つのチャネルと、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得るトンネル接合で構成され
た複数のチャネルと、 前記静電容量で構成された一つのチャネルに交流励振信
号を印加する手段と、 前記トンネル接合で構成された複数のチャネルに接続さ
れ前記交流励振信号の１／２の周波数に共振し、且つ、
共振信号を他の同じ構成の回路に接続する手段とを備え
てなることを特徴とする単一電子トンネル素子を使用し
た回路。 - 【請求項１１】本質的に金属として振る舞う微小な領域
と、 前記微小な領域に対応して形成され且つ前記微小な領域
にクロック信号を与え得る静電容量で構成された一つの
チャネルと、 前記微小な領域に対応して形成され且つ前記微小な領域
と他の回路との間で単一電子がもつ電荷或いはそれ以下
の電荷の遣り取りを行ない得るトンネル接合で構成され
た二つのチャネルと、 前記二つのチャネルを構成する二つのトンネル接合に接
続されて静電容量を介して差動で入力信号を加える信号
入力線と、 前記二つのチャネルを構成する二つのトンネル接合に接
続されて前記クロック信号が前記微小な領域に入力され
た時点で比較された前記入力信号を静電容量を介して取
り出す信号出力線とを備えてコンパレータ動作を行なう
ことを特徴とする単一電子トンネル素子を使用した回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5307738A JPH07162044A (ja) | 1993-12-08 | 1993-12-08 | 単一電子トンネル素子及びそれを使用した回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5307738A JPH07162044A (ja) | 1993-12-08 | 1993-12-08 | 単一電子トンネル素子及びそれを使用した回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162044A true JPH07162044A (ja) | 1995-06-23 |
Family
ID=17972673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5307738A Withdrawn JPH07162044A (ja) | 1993-12-08 | 1993-12-08 | 単一電子トンネル素子及びそれを使用した回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161530A (ja) * | 2019-03-25 | 2020-10-01 | 国立研究開発法人産業技術総合研究所 | 回路アレイ |
| CN112368838A (zh) * | 2018-08-03 | 2021-02-12 | 国际商业机器公司 | 具有减少的远场辐射的对称量子位 |
-
1993
- 1993-12-08 JP JP5307738A patent/JPH07162044A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112368838A (zh) * | 2018-08-03 | 2021-02-12 | 国际商业机器公司 | 具有减少的远场辐射的对称量子位 |
| JP2021532585A (ja) * | 2018-08-03 | 2021-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 遠方界放射が低減された対称量子ビット |
| JP2020161530A (ja) * | 2019-03-25 | 2020-10-01 | 国立研究開発法人産業技術総合研究所 | 回路アレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Toth et al. | Quasiadiabatic switching for metal-island quantum-dot cellular automata | |
| JPH05190922A (ja) | 量子メモリ装置 | |
| US5677637A (en) | Logic device using single electron coulomb blockade techniques | |
| Ono et al. | Binary adders of multigate single-electron transistors: Specific design using pass-transistor logic | |
| EP1028472B1 (en) | Coulomb-blockade element and method of manufacturing the same | |
| EP1753031B1 (en) | Quantum logic device and logic circuit by quantum logic device | |
| Takahashi et al. | Silicon single-electron devices and their applications | |
| JP3258241B2 (ja) | 単一電子制御磁気抵抗素子 | |
| JPH06196766A (ja) | 超伝導トランジスタ | |
| JP3566148B2 (ja) | スピン依存スイッチング素子 | |
| JPH07162044A (ja) | 単一電子トンネル素子及びそれを使用した回路 | |
| JP3462524B2 (ja) | ロジック素子 | |
| JPS6323357A (ja) | 半導体記憶装置 | |
| JP2827641B2 (ja) | 原子スイッチ | |
| Katayama et al. | Design and analysis of high-speed random access memory with coulomb blockade charge confinement | |
| JPH07161965A (ja) | 半導体装置及び多値論理回路 | |
| Takahashi et al. | Development of silicon single-electron devices | |
| JP3519303B2 (ja) | 単一磁束量子ディジタル素子 | |
| JPH11168205A (ja) | クーロンブロッケイド型論理素子及びその製造方法 | |
| JP3247734B2 (ja) | 原子細線による論理回路 | |
| Kaizawa et al. | Single-electron device with Si nanodot array and multiple input gates | |
| JP2586795B2 (ja) | 単一電子帯電効果を利用した記憶回路とその製造方法 | |
| Khalafalla et al. | Identifying single-electron charging islands in a two-dimensional network of nanocrystalline silicon grains using Coulomb oscillation fingerprints | |
| Toriumi et al. | Challenge and prospects for silicon SET/FET hybrid circuits | |
| KR0184629B1 (ko) | 메모리 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |