JP3201803B2 - 原子細線電界効果スイッチングデバイス - Google Patents

原子細線電界効果スイッチングデバイス

Info

Publication number
JP3201803B2
JP3201803B2 JP34435791A JP34435791A JP3201803B2 JP 3201803 B2 JP3201803 B2 JP 3201803B2 JP 34435791 A JP34435791 A JP 34435791A JP 34435791 A JP34435791 A JP 34435791A JP 3201803 B2 JP3201803 B2 JP 3201803B2
Authority
JP
Japan
Prior art keywords
atomic
wire
atomic wire
switching
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34435791A
Other languages
English (en)
Other versions
JPH05175515A (ja
Inventor
恭雄 和田
誠一 近藤
毅 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34435791A priority Critical patent/JP3201803B2/ja
Priority to DE1992628524 priority patent/DE69228524T2/de
Priority to EP92121786A priority patent/EP0548905B1/en
Priority to US07/994,968 priority patent/US5561300A/en
Publication of JPH05175515A publication Critical patent/JPH05175515A/ja
Priority to US08/383,843 priority patent/US5694059A/en
Priority to US08/463,761 priority patent/US6525336B1/en
Application granted granted Critical
Publication of JP3201803B2 publication Critical patent/JP3201803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/81Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は新規な超微細エレクトロ
ニクスデバイスに関し、更に詳述すれば複数個の原子を
一列若しくは複数列の直線、環状或いは曲線上に並べた
原子レベルの寸法の原子細線と、原子細線よりなるゲー
トを具備し、そのゲートの電界効果によって原子細線の
スイッチングを行うデバイスに関するものである。
【0002】
【従来の技術】従来のスイッチングデバイスの最も代表
的なものは、図2に示したMOS電界効果トランジスタ
(MOSFET;Metal Oxide Semiconductor Field Effe
ctTransistor)である。このデバイスの動作を概略説明
すると、図2に示したようにシリコン基板21上に形成
されたゲート酸化膜24、ゲート25及びソース22、
ドレーン23からなる構造において、ゲート25にバイ
アスを印加することにより、ゲート酸化膜24と接する
基板21の界面にチャネルが形成され、ソース22とド
レーン23の間に電流が流れる。MOSFETの場合に
はチャネルの電導度(コンダクタンス)をゲート電圧で
制御していることになる。
【0003】MOSFETの性能は、チャネルが形成さ
れるときにゲート25に加えられる電圧の大きさ(しき
い電圧)、チャネルコンダクタンス、スイッチング速度
の3点で主に評価される。このうち後者2点は主にチャ
ネルの長さで決まるため、ゲート長を小さくすることが
高性能化に結び付いてきた。特にデバイスの寸法を縦横
高さの3次元的に縮小させるいわゆるスケーリング則に
より、MOSFETの高性能化は達成されてきた。即ち
デバイス寸法縮小の比例定数をkとすると、デバイスの
スイッチングに伴う消費電力はk2に、スイッチング時
間はkに各々比例する。従ってデバイス寸法を縮小すれ
ば性能は向上してきた。
【0004】しかしながら、デバイス寸法の縮小にも限
界が有り、現在のところ実用的な最小寸法は0.1μmであ
ると考えられている。この限界はp-n接合の耐圧、絶縁
膜の耐圧、不純物濃度の統計ばらつき、配線の信頼性が
原因で決まると考えられる。すなわちp-n接合の空亡層
は20nm-30nm程度であり、これに電圧を印加した時の空
亡層の広がり20-30nmを加えると約0.1μmとなる。又絶
縁膜の膜厚が4nm以下になると、トンネル現象により電
流が流れ、絶縁膜として機能しなくなる。
【0005】更にこのような微小デバイスでは、一つの
不純物拡散領域に存在する不純物量が100個以下になる
ため、統計ばらつきが10%を超え、このばらつきのため
にデバイス製作が実質上不可能になる。配線に流れる電
流密度が通常の限界を超えるために信頼性が問題になる
原因である。従って現在のバルク効果を用いるデバイス
構造のままでは0.1μm以下の寸法のデバイスを実現する
ことは実際上不可能である。
【0006】
【発明が解決しようとする課題】本発明は上記従来技術
によるバルク効果を利用したデバイスの最小寸法0.1μ
mという限界、及びこれに起因する集積度、速度といっ
た現在の論理回路素子の限界を超える新規なデバイス構
造を提供するものである。
【0007】即ち、従来の半導体素子に於いては、スイ
ッチング素子であるトランジスタの寸法により集積密度
が、又主にトランジスタの充放電時間であるスイッチン
グ時間によって回路性能が決まるため、物理的な集積限
界、速度限界が生じていた。本発明はこのような限界を
超える超高集積、高密度素子を提供するものである。
【0008】
【課題を解決するための手段】現在のデバイスの限界を
超えるために、本発明は原子レベルのスイッチング作用
を持つデバイスを提供するものである。即ち複数の原子
を互いに相互作用を持つように並べた原子細線におい
て、原子細線を構成する原子の電子状態を外部から制御
することにより、この原子細線の電導度を制御するスイ
ッチングデバイスを提供することが本発明の骨子であ
る。
【0009】
【作用】まず実施例により本発明の原理を説明する。図
1に示したように原子細線11と原子細線により構成され
たスイッチングゲート12からなるスイッチングデバイス
において、スイッチングゲート12が原子細線11と相互作
用を持つべき部分14の原子細線の部分13の波動関数はス
イッチングゲート12に適当な大きさのバイアス電圧を加
えることにより変化し、その結果原子細線11の電導度は
変化する。そして該バイアス電圧を継続することにより
原子細線11の電導度の変化をバイアス電圧の継続してい
る間継続させる。
【0010】一般的にはスイッチングゲート12にバイア
スを加えることにより、原子細線11の波動関数が変化
し、原子細線11の電導度は低下する。このようにして原
子細線11の電導度をゲート12に加えるポテンシャルによ
って制御できる。図1ではスイッチングゲート12と原子
細線11の各原子はハッチングの有無によって異なる原子
として示されているが、全て同一の原子であっても作用
に特に差異は生じない。
【0011】一般には一つの原子細線は一種類の原子で
成り立つように形成する方が波動関数の干渉が起こらな
いため原子細線の性能が向上する。
【0012】原子細線を構成する原子とスイッチングゲ
ートを構成する原子の距離は、スイッチングゲートと原
子細線の相互作用を決めるため、厳密に制御する必要が
ある。本実施例では原子細線の構成原子としてシリコ
ン、スイッチングゲートの構成原子として同じくシリコ
ンを用いた。シリコンはバルク結晶であれば半導体であ
るが、原子細線にすると金属的な電導機構を示す。原子
細線構造で金属的な電導を示す材料であればどんな元素
を用いても良い。
【0013】原子細線11とスイッチングゲート12の距離
は本実施例ではシリコン結晶の原子間距離の1.8倍とし
た。これは原子細線の原子とスイッチングゲートの原子
の間隔という意味では原子間距離の0.8倍となるが、こ
の原子細線とスイッチングゲートの距離は、1.8倍に限
る必要がないことは言うまでもなく、これよりも近けれ
ば相互作用が大きく、又遠ければ相互作用が小さくなる
ことが実際の測定で明らかにできた。
【0014】原子細線とスイッチングゲートの距離が原
子間距離の1.1倍以下であると、相互作用が大きくなり
過ぎて、原子細線とスイッチングゲートが導通状態にな
ってしまいスイッチングデバイスとして動作しなくな
る。又距離が4.8倍以上であると相互作用が小さくなり
過ぎて、やはりスイッチングデバイスとして動作しなく
なる。
【0015】原子細線と平行に近接して置かれたスイッ
チングゲートの原子は図1に示した例では5個であるが、
この個数は実質上任意である。しかし個数が数十個と多
い場合には、相互作用が大き過ぎてスイッチングの性能
が低下する。通常の動作条件では1個から5個程度が適当
である。以下この原子細線とスイッチングゲートからな
るスイッチングデバイスを原子細線FETと呼ぶ。
【0016】図1に示した構成は、原子レベルのスイッ
チング素子である。本スイッチング回路のスイッチング
時間はスイッチングゲートのスイッチング時間で決ま
る。この値は従来のトランジスタと異なり回路の充放電
ではなく電子の存在確率がしきい値を超える時間で決ま
るため、原理的に光速で信号が伝播する。
【0017】従って本発明によれば、きわめて高速のス
イッチングが可能になる。
【0018】
【実施例】〈実施例1〉本実施例では、原子細線の実現
方法とスイッチングゲート、スイッチング原子の構成に
ついて開示する。
【0019】図3は走査トンネル顕微鏡の概略図を示し
たものである。基板走査機構1、探針2、z軸動作検出
機構3からなる。基板走査機構1上に基板4を設置し、
探針2を走査することにより、基板4表面の原子レベル
の凹凸を検出可能である事は良く知られている。
【0020】このような構成において、探針2に印加す
る電位により、基板4上に存在する原子を探針2側に引
き寄せたり、基板4側に置いたりすることが可能であ
る。基板4上に存在する原子は一般に正に帯電している
ため、探針2に負電位を印加した場合には、原子を探針
2に引き寄せ、正電位を印加した場合には探針2から離
れ基板4上に置かれる。従って最初に基板4表面に必要
な種類と数の原子を置き、走査トンネル顕微鏡の機能で
その位置と種類を検出した後、探針2に印加するバイア
スを適当な値に制御することにより、所望の種類の原子
を探針2で拾い、その状態で探針2を所定の位置に移動
させバイアスを変えるとその位置に所望の原子を置くこ
とができる。
【0021】この動作を繰り返し所定の種類と数の原子
を次々に基板4表面の所定の位置に並べることにより原
子細線を実現できる。基板4表面に必要な種類の原子を
必要個数置くためには、例えば蒸着法、スパッタリング
法等により、必要な数の原子あるいは必要量よりも多い
量の原子、例えば1/10モノレーヤー程度の原子層を形成
しておく。
【0022】複数種の原子を形成するためには、所望の
種類だけ原子を堆積しておくことが出来る。必要な種類
と数の原子を含む原子層形成後、走査トンネル顕微鏡モ
ードで原子位置を測定し、上記の方法で各々の原子を所
定の位置に置けば良い。
【0023】原子の移動方法は必ずしも上記方法に限る
必要は無く、例えば上記探針2により基板4表面に存在
する原子を転がしたり滑らせたりして表面上を移動させ
ることも可能であることは言うまでもない。
【0024】原子細線の構造は図1に示したように直線
である場合が最も効果的であるが、これに限る必要は必
ずしも無い。例えばシリコンや炭素のような方向性の強
い結合状態を持つ元素では、折れ曲がったジグザグ構造
となる方が安定な場合がある。
【0025】又複数の原子が環状に結合した単位構造を
繰り返したり、複数の異なる構造の単位をつなげた構造
を持つ構造とすることが有効である場合もある。また原
子細線の構造は必ずしもこれらに限る必要は無い。更に
スイッチングゲートも直線状である必要は無く、原子細
線と同様に折れ曲がったジグザグ構造、環状構造あるい
は球形構造をしていても良い。
【0026】〈実施例2〉原子細線FETを用いた機能回
路の一例を図4に示す。本実施例は原子細線FETによる
信号変換回路の例である。入力端子34から入力された信
号は電源レベルに接続された原子細線31、抵抗として機
能する原子細線32、接地レベルに接続された原子細線35
から成る信号変換回路により、電源レベルの信号に変換
される。すなわち入力信号が"High"の場合には、接地レ
ベルに接続された原子細線35の一部に作用する原子細線
FETがゲート入力の相互作用を受けて"off"状態になり、
出力33に電源レベルの"High"信号が出力される。一方入
力信号が"Low"の場合は、接地レベルに接続された原子
細線35の一部に作用する原子細線FETが"on"のままであ
り、このため出力33には接地レベルの"Low"信号が出力
される。即ち図4の回路を用いれば、入力信号を電源レ
ベルと接地レベルに変換可能である。
【0027】図5は入力変換回路の他の例を示したもの
である。電源レベルに接続された原子細線41、接地レベ
ルに接続された原子細線45、入力端子42、43を有し夫々
一端が原子細線41、原子細線45に接続されかつ夫々他端
が共通に接続されて出力端子44に接続された原子細線FE
T46、47および出力端子44から構成される回路である。
原子細線FET46の入力端が"High"、47の入力端が"Low"の
場合には、出力端子44には接地レベルが出力される。一
方原子細線FET46の入力端が"Low"、47の入力端が"High"
の場合には、出力端子44に電源レベルが出力される。原
子細線FET46と47の両方に"High"或いは"Low"の信号が入
力された場合は、出力は一義的に決まらないため、この
ような入力は意味がない。
【0028】3個以上の原子細線FETを直列につないだ回
路においても、出力は同様に決めることが出来る。
【0029】図6は論理回路の一例を示したものであ
る。入力端子51、出力端子54およびこれらに並列に夫々
の一端が接続されかつ独立した信号端子52及び53を有す
る原子細線FETより構成される。各原子細線FETの信号端
子52及び53の入力信号が共に"High"の場合には入力端子
51、出力端子54間は"off"となり出力信号は不変であ
る。信号端子52或いは53の少なくともいずれか一方が"L
ow"の場合には、入力端子51、出力端子54間は"on"とな
り入力端子の信号が出力端子に出力される。従って3個
以上の原子細線FETを並列接続して3個以上の信号端子を
持つ回路構成とした場合においても、少なくとも一つの
信号端子の入力が"Low"であれば出力端子には入力端子
の信号が出力される。この回路は一種のNAND回路とみな
すことが可能である。
【0030】〈実施例3〉本実施例では原子細線FETの
他の構造について開示する。図7は原子細線FETの他の
構造を示したものである。原子細線61に対してスイッチ
ングゲートである1本の原子細線62が配置される。図1と
比較するとスイッチングゲート62の構造が著しく異なる
ことが分かる。即ち図1ではスイッチングゲートは複数
個の原子が原子細線と一定の距離を隔てて整列してお
り、このスイッチングゲートに加えられたバイアスは、
複数個の原子の相互作用で原子細線に伝達される。一方
図7のスイッチングゲートでは、バイアスは実質的に一
個のスイッチングゲート用原子から原子細線に対し加え
られる。従ってスイッチングゲート62からの電界の影響
を受ける原子63の数は図7の実施例においては格段に少
ないが、原子細線61の電導度を変化させるためには十分
な数である。
【0031】このスイッチングゲート用原子の数は一般
的に一個以上であれば原子細線の電導度を変化させるこ
とが可能である。しかしスイッチングゲート62と原子細
線61の距離が相互作用の大きさを決めるため、距離が十
分近いことがスイッチングさせるための必須条件である
ことは言うまでもない。
【0032】一般に平衡原子間距離の1.2倍から2.5倍程
度の距離が適当である。距離が近い場合には相互作用は
大きいがスイッチングゲート62から原子細線61への電子
波の漏れも大きくなり、逆に距離が遠くなると相互作用
が小さくなるため、スイッチングゲートに加えられたバ
イアスによる原子細線の電導度の変化は小さくなる。
【0033】〈実施例4〉本実施例では原子細線FETを
用いた種々の論理回路の例を示す。図8は原子細線76の
一端を入力74、他端を出力75とし、この間に図7で説明
したスイッチングゲート71、72、73、を配置した論理ゲ
ート構造を示す。この実施例において、出力75の信号レ
ベル(T)は入力75のレベル(W)とスイッチングゲートのレ
ベル(X)(Y)(Z)により以下の式で表される関係がある。
【0034】T=X’Y’Z’W 即ち図8に示した構造は一種のNORゲートを実現する。
【0035】図9は前述したNAND、NORゲートを組み合
わせた論理ゲートの実現方法の例を示したものである。
まず、図6で説明したのと同様の構成により、入力81
(X)を二つの原子細線FETの入力ゲート端子82(Y),83(Z)
でコントロールし、次いで図8で説明したのと同様の構
成により、原子細線91を二つの原子細線から与えられる
信号85(Q),86(R)で制御し、原子細線90を両回路の信号
で制御するものである。従って、原子細線90の出力(T)
は原子細線90,91の入力を夫々(P),(S)とするとき次のよ
うな論理式で与えられる。
【0036】 T=P{X(Y’+Z’)}’{R’Q’S}’ この例からも明らかなように複雑な論理式も原子細線FE
Tの組合せで実現可能である。
【0037】なお、本発明による原子細線FETの組合せ
で構成した論理回路は例えば、真空の缶に封止して製造
時の状態に維持して本来の機能を発揮させることができ
るし、現在のICのように適当な封止材で封じきっても
良い。また基板上の原子細線を、外部接続用のピンに接
続するためのパッドに接続するには、例えば、パッドを
原子細線と同じ原子で作り、このパッドの上から原子細
線を延ばすものとするのが良い。
【0038】
【発明の効果】以上の実施例からも明らかなように、本
発明によれば原子レベルの微細な電界効果を用いたスイ
ッチングデバイスを実現可能であり、従来技術の限界と
考えられる0.1μmの壁を打ち破る極微細デバイスを提供
する。その上本発明による原子細線FETは現在のコンピ
ュータで必要とされている論理を容易に実現できるた
め、極微細な超高密度コンピュータの構成デバイスとし
て用いることが出来る。
【図面の簡単な説明】
【図1】本発明による原子細線電界効果スイッチングデ
バイスの実施例を示す図
【図2】従来のMOS型電界効果トランジスタ断面模式
図とシンボル図
【図3】原子細線作成用装置の概念図
【図4】原子細線電界効果スイッチングデバイスによる
信号反転回路の実施例を示す図
【図5】原子細線電界効果スイッチングデバイスを用い
た論理回路の例を示す図
【図6】原子細線電界効果スイッチングデバイスを用い
た論理回路の例、NAND回路の例
【図7】原子細線電界効果スイッチングデバイスのスイ
ッチングゲートを改良した構造の例
【図8】原子細線電界効果スイッチングデバイスを用い
た論理回路の例、NORゲートの例
【図9】原子細線電界効果スイッチングデバイスを用い
た複雑な論理回路の例
【符号の説明】
11、13、61、63、76、90、91;原子細線 12、14、34、42、43、52、53、62、7
1、72、73、82、83、85、86;スイッチン
グゲート 31、41;電源レベルに接続された原子細線、35、
45;接地レベルに接続された原子細線、32;抵抗 33、44、54、75、88;出力レベル 51、74、81、84、87;入力レベル 22、23;拡散層(ソース、ドレーン)、25;ゲー
ト、24;ゲート酸化膜 21;シリコン基板、1;基板、2;探針、3;制御
系、4;基板
フロントページの続き (56)参考文献 特開 平5−175513(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/337 H01L 21/338 H01L 27/095 H01L 29/778 H01L 29/80 - 29/812

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数個の原子を一列若しくは複数列の直
    線、環状或いは曲線上に並べた第1の原子細線と、該第
    1の原子細線に近接して配置された第2の原子細線より
    なるスイッチングゲートとよりなり、該スイッチングゲ
    ートに電圧を加えて、前記第1の原子細線を構成する原
    子の移動を伴うことなく、前記第1の原子細線の電子状
    態を電界効果により制御することを特徴とする原子細線
    電界効果スイッチングデバイス。
  2. 【請求項2】原子細線とスイッチングゲートの距離が結
    晶状態における原子間距離の1.1倍から4.8倍の間
    にあることを特徴とする請求項1記載の原子細線スイッ
    チングデバイス。
  3. 【請求項3】原子細線を構成する原子が、原子細線構造
    に配列されたときに金属的な導電特性を示すことを特徴
    とする請求項1記載の原子細線スイッチングデバイス。
JP34435791A 1991-12-24 1991-12-26 原子細線電界効果スイッチングデバイス Expired - Fee Related JP3201803B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34435791A JP3201803B2 (ja) 1991-12-26 1991-12-26 原子細線電界効果スイッチングデバイス
DE1992628524 DE69228524T2 (de) 1991-12-24 1992-12-22 Atomare Vorrichtungen und atomare logische Schaltungen
EP92121786A EP0548905B1 (en) 1991-12-24 1992-12-22 Atomic devices and atomic logical circuits
US07/994,968 US5561300A (en) 1991-12-24 1992-12-22 Atomic switching devices and logical circuits
US08/383,843 US5694059A (en) 1991-12-24 1995-02-06 Buffer of fine connection structure for connecting an atom level circuit and a general semiconductor circuit
US08/463,761 US6525336B1 (en) 1991-12-24 1995-06-05 Superfine electronic device and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34435791A JP3201803B2 (ja) 1991-12-26 1991-12-26 原子細線電界効果スイッチングデバイス

Publications (2)

Publication Number Publication Date
JPH05175515A JPH05175515A (ja) 1993-07-13
JP3201803B2 true JP3201803B2 (ja) 2001-08-27

Family

ID=18368616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34435791A Expired - Fee Related JP3201803B2 (ja) 1991-12-24 1991-12-26 原子細線電界効果スイッチングデバイス

Country Status (1)

Country Link
JP (1) JP3201803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69228524T2 (de) * 1991-12-24 1999-10-28 Hitachi Ltd Atomare Vorrichtungen und atomare logische Schaltungen

Also Published As

Publication number Publication date
JPH05175515A (ja) 1993-07-13

Similar Documents

Publication Publication Date Title
JP4717855B2 (ja) 静電的に制御されるトンネリング・トランジスタ
US6495905B2 (en) Nanomechanical switches and circuits
Sah Characteristics of the metal-oxide-semiconductor transistors
US6534839B1 (en) Nanomechanical switches and circuits
JPH05507587A (ja) 超伝導・半導体回路、素子、装置
ATE363733T1 (de) Nanoelektronische bauelemente und schaltungen
JP3258241B2 (ja) 単一電子制御磁気抵抗素子
US5422496A (en) Interband single-electron tunnel transistor and integrated circuit
US3553540A (en) Magnetic-field-sensing field-effect transistor
US5972744A (en) Quantum effect device, method of manufacturing the same
JP3201803B2 (ja) 原子細線電界効果スイッチングデバイス
US8614108B2 (en) Electronic device having thermally managed electron path and method of thermal management of very cold electrons
US7312510B2 (en) Device using ambipolar transport in SB-MOSFET and method for operating the same
JP2827641B2 (ja) 原子スイッチ
JPH0562474B2 (ja)
Hanna et al. Wavy channel TFT-based digital circuits
Kaizawa et al. Single-electron device with Si nanodot array and multiple input gates
CN104639153B (zh) 一种具有栅偏压补偿的mos晶体管电路
JPH07221322A (ja) 回 路
JP3247734B2 (ja) 原子細線による論理回路
KR100795246B1 (ko) 스핀 트랜지스터 및 그 형성 방법
JP4171325B2 (ja) 自動位相制御単電子トランジスタ素子
Ono et al. Fabrication method for IC-oriented Si twin island single electron transistors
JPS6080280A (ja) 非飽和型mosトランジスタ
CN113659005A (zh) 基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees