JPH07212430A - シンボル同期回路 - Google Patents
シンボル同期回路Info
- Publication number
- JPH07212430A JPH07212430A JP6023822A JP2382294A JPH07212430A JP H07212430 A JPH07212430 A JP H07212430A JP 6023822 A JP6023822 A JP 6023822A JP 2382294 A JP2382294 A JP 2382294A JP H07212430 A JPH07212430 A JP H07212430A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- symbol
- reception
- phase difference
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】シンボル同期専用のプリアンブル信号が先頭に
付加されたバースト信号を受信したとき、同期引込みを
高速化しても位相ジッタが発生しないシンボル同期回路
を実現する。 【構成】レベル判定器１に入力されるＲＳＳＩによって
受信を検知する。クロック発生器２で発生出力するシン
ボルレートの１／２の周波数で互いに９０°の位相差を
有するクロックＡ，Ｂと、検波部から得られる互いに直
交したベースバンド信号Ｉ，Ｑとをそれぞれ組合せて平
衡変調器３１〜３４で平衡変調出力を得る。この出力を
それぞれＬＰＦ４１〜４４とＡ／Ｄ変換器５１〜５４で
相互相関値α，β，γ，δを求めてシンボル位相判定器
６に与える。シンボル位相判定器６はその値からＩ相，
Ｑ相の電力の大きい方の相関値の位相差Δθを判定して
クロック発生器２に位相制御信号を与えてシンボル同期
クロックＣＬＫを出力させる。
付加されたバースト信号を受信したとき、同期引込みを
高速化しても位相ジッタが発生しないシンボル同期回路
を実現する。 【構成】レベル判定器１に入力されるＲＳＳＩによって
受信を検知する。クロック発生器２で発生出力するシン
ボルレートの１／２の周波数で互いに９０°の位相差を
有するクロックＡ，Ｂと、検波部から得られる互いに直
交したベースバンド信号Ｉ，Ｑとをそれぞれ組合せて平
衡変調器３１〜３４で平衡変調出力を得る。この出力を
それぞれＬＰＦ４１〜４４とＡ／Ｄ変換器５１〜５４で
相互相関値α，β，γ，δを求めてシンボル位相判定器
６に与える。シンボル位相判定器６はその値からＩ相，
Ｑ相の電力の大きい方の相関値の位相差Δθを判定して
クロック発生器２に位相制御信号を与えてシンボル同期
クロックＣＬＫを出力させる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信機の復
調回路に用いられるシンボル同期回路に関するものであ
り、特に、同期引込みを高速に行うように改良したシン
ボル同期回路に関するものである。
調回路に用いられるシンボル同期回路に関するものであ
り、特に、同期引込みを高速に行うように改良したシン
ボル同期回路に関するものである。
【０００２】
【従来の技術】ディジタル通信機の復調回路に用いられ
るシンボル同期方式としては従来、ＰＬＬ（Phase Lock
ed Loop ；位相同期）方式が広く用いられている。この
ＰＬＬ方式では、受信シンボルの極性変化点や振幅のピ
ーク点と同期再生中のクロックの位相を比較し、その比
較結果に応じて上記クロックの位相をフィードバックル
ープ構成により補正制御している。
るシンボル同期方式としては従来、ＰＬＬ（Phase Lock
ed Loop ；位相同期）方式が広く用いられている。この
ＰＬＬ方式では、受信シンボルの極性変化点や振幅のピ
ーク点と同期再生中のクロックの位相を比較し、その比
較結果に応じて上記クロックの位相をフィードバックル
ープ構成により補正制御している。
【０００３】
【発明が解決しようとする課題】しかしこの構成では、
フィードバックループの時定数を小さく設定して引込み
を高速化すると、引込み完了後のクロックの位相ジッタ
による復調性能の劣化を生じる。そのためフィードバッ
クループの時定数を大きく設定すると、位相ジッタは改
善されるが、引込み時間が長くなるという問題がある。
特に、ＴＤＭＡ（Time Division Multiple Access ）通
信やパケット通信のように、信号がバースト状で伝送さ
れる場合、この問題は大きな欠点となる。
フィードバックループの時定数を小さく設定して引込み
を高速化すると、引込み完了後のクロックの位相ジッタ
による復調性能の劣化を生じる。そのためフィードバッ
クループの時定数を大きく設定すると、位相ジッタは改
善されるが、引込み時間が長くなるという問題がある。
特に、ＴＤＭＡ（Time Division Multiple Access ）通
信やパケット通信のように、信号がバースト状で伝送さ
れる場合、この問題は大きな欠点となる。
【０００４】本発明の目的は、前記従来の方法において
生ずる位相ジッタや引込み速度の問題点を解決し、バー
スト伝送においても高速に正しい同期位相を抽出するこ
とのできるシンボル同期回路を提供することにある。
生ずる位相ジッタや引込み速度の問題点を解決し、バー
スト伝送においても高速に正しい同期位相を抽出するこ
とのできるシンボル同期回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のシンボル同期回
路は、受信電界強度インディケータによって受信を検知
したとき受信検知信号を出力するレベル判定器と、該受
信検知信号が入力されたとき、シンボルレートの１／２
の周波数を有し互いに９０°の位相差を有するクロック
Ａ，Ｂと、受信シンボルと同一の周波数を有し外部から
与えられる位相制御入力に従って位相制御されたシンボ
ル同期クロックＣＬＫとを出力するクロック発生器と、
検波部から得られる互いに直交したベースバンド信号
Ｉ，Ｑと前記クロックＡ，Ｂをそれぞれの入力とし、こ
れらの平衡変調出力Ｉ・Ａ，Ｉ・Ｂ，Ｑ・Ａ，Ｑ・Ｂを
それぞれ出力する４つの平衡変調器と、該４つの平衡変
調器のそれぞれの出力から、それぞれ高調波成分と雑音
成分を除去する４つの低域ろ波器と、該４つの低域ろ波
器の出力をそれぞれディジタル値に変換し、前記ベース
バンド信号Ｉ，Ｑと前記クロックＡ，Ｂとの相互相関値
α，β，γ，δを得るＡ／Ｄコンバータと、前記相互相
関値からα2 ＋β2 とγ2 ＋δ2 を算出して比較し、大
きい方の相関値の組から、式Δθ＝ｔａｎ-1（β／
α）、又はΔθ＝ｔａｎ-1（δ／γ）によって、クロッ
クＡもしくはＢと受信シンボルタイミングとの位相差Δ
θを判定し、記憶保持するとともに該位相差Δθを前記
クロック発生器の前記位相制御入力として供給するシン
ボル位相判定器とを備えたことを特徴とするものであ
る。
路は、受信電界強度インディケータによって受信を検知
したとき受信検知信号を出力するレベル判定器と、該受
信検知信号が入力されたとき、シンボルレートの１／２
の周波数を有し互いに９０°の位相差を有するクロック
Ａ，Ｂと、受信シンボルと同一の周波数を有し外部から
与えられる位相制御入力に従って位相制御されたシンボ
ル同期クロックＣＬＫとを出力するクロック発生器と、
検波部から得られる互いに直交したベースバンド信号
Ｉ，Ｑと前記クロックＡ，Ｂをそれぞれの入力とし、こ
れらの平衡変調出力Ｉ・Ａ，Ｉ・Ｂ，Ｑ・Ａ，Ｑ・Ｂを
それぞれ出力する４つの平衡変調器と、該４つの平衡変
調器のそれぞれの出力から、それぞれ高調波成分と雑音
成分を除去する４つの低域ろ波器と、該４つの低域ろ波
器の出力をそれぞれディジタル値に変換し、前記ベース
バンド信号Ｉ，Ｑと前記クロックＡ，Ｂとの相互相関値
α，β，γ，δを得るＡ／Ｄコンバータと、前記相互相
関値からα2 ＋β2 とγ2 ＋δ2 を算出して比較し、大
きい方の相関値の組から、式Δθ＝ｔａｎ-1（β／
α）、又はΔθ＝ｔａｎ-1（δ／γ）によって、クロッ
クＡもしくはＢと受信シンボルタイミングとの位相差Δ
θを判定し、記憶保持するとともに該位相差Δθを前記
クロック発生器の前記位相制御入力として供給するシン
ボル位相判定器とを備えたことを特徴とするものであ
る。
【０００６】
【実施例】図１は本発明の実施例を示すブロック図であ
る。本発明の構成では、バースト状に伝送される信号の
受信開始点に、所定のシンボル同期専用のプリアンブル
信号を設けるものとし、該プリアンブルを利用するもの
とする。また、シンボルタイミング抽出用の信号は、Ｂ
ＰＳＫ２値での“１”／“０”交番信号とする。図にお
いて、１はレベル判定器であり、ＲＳＳＩ（受信電界強
度インディケータ）によって受信を検知したとき受信検
知信号を出力する。２はクロック発生器であり、レベル
判定器１から受信検知信号が入力されたとき、シンボル
レートの１／２の周波数で互いに９０°の位相差を有す
るクロックＡ，Ｂと、受信シンボルと同一の周波数で外
部から与えられる位相制御入力に従って位相制御された
シンボル同期クロックＣＬＫとを出力する。３１〜３４
は平衡変調器であり、検波部（図示を省略した）から得
られる互いに直交したベースバンド信号Ｉ，Ｑと上記ク
ロックＡ，Ｂとを入力とし、これらの平衡変調出力Ｉ・
Ａ，Ｉ・Ｂ、Ｑ・Ａ，Ｑ・Ｂを出力する。４１〜４４は
低域ろ波器（ＬＰＦ）であり、平衡変調器３１〜３４の
出力の高調波成分と雑音成分を除去する。平衡変調器３
１〜３４とＬＰＦ４１〜４４の各々の組は、Ｉ，Ｑと
Ａ，Ｂとの相互相関処理回路を構成している。
る。本発明の構成では、バースト状に伝送される信号の
受信開始点に、所定のシンボル同期専用のプリアンブル
信号を設けるものとし、該プリアンブルを利用するもの
とする。また、シンボルタイミング抽出用の信号は、Ｂ
ＰＳＫ２値での“１”／“０”交番信号とする。図にお
いて、１はレベル判定器であり、ＲＳＳＩ（受信電界強
度インディケータ）によって受信を検知したとき受信検
知信号を出力する。２はクロック発生器であり、レベル
判定器１から受信検知信号が入力されたとき、シンボル
レートの１／２の周波数で互いに９０°の位相差を有す
るクロックＡ，Ｂと、受信シンボルと同一の周波数で外
部から与えられる位相制御入力に従って位相制御された
シンボル同期クロックＣＬＫとを出力する。３１〜３４
は平衡変調器であり、検波部（図示を省略した）から得
られる互いに直交したベースバンド信号Ｉ，Ｑと上記ク
ロックＡ，Ｂとを入力とし、これらの平衡変調出力Ｉ・
Ａ，Ｉ・Ｂ、Ｑ・Ａ，Ｑ・Ｂを出力する。４１〜４４は
低域ろ波器（ＬＰＦ）であり、平衡変調器３１〜３４の
出力の高調波成分と雑音成分を除去する。平衡変調器３
１〜３４とＬＰＦ４１〜４４の各々の組は、Ｉ，Ｑと
Ａ，Ｂとの相互相関処理回路を構成している。
【０００７】５１〜５４はＡ／Ｄコンバータであり、低
域ろ波器４１〜４４の出力をディジタル値に変換し、
Ｉ，ＱとＡ，Ｂとの相互相関値α，β，γ，δを得る。
この４つのＡ／Ｄコンバータ回路５は、１つのＡ／Ｄコ
ンバータをスイッチで切替える構成としてもよい。６は
シンボル位相判定器であり、Ａ／Ｄコンバータ５１〜５
４から入力される相互相関値α，β，γ，δからα2 ＋
β2 とγ2 ＋δ2 を算出して比較し、大きい方の相関値
の組から、式Δθ＝ｔａｎ-1（β／α）、又はΔθ＝ｔ
ａｎ-1（δ／γ）によって、クロックＡ（もしくはＢ）
と受信シンボルタイミングとの位相差Δθを判定し、記
憶保持するとともにΔθをクロック発生器２の位相制御
入力として供給する。なお、上記記憶保持動作は、バー
スト受信区間が終了するまで継続するものとする。
域ろ波器４１〜４４の出力をディジタル値に変換し、
Ｉ，ＱとＡ，Ｂとの相互相関値α，β，γ，δを得る。
この４つのＡ／Ｄコンバータ回路５は、１つのＡ／Ｄコ
ンバータをスイッチで切替える構成としてもよい。６は
シンボル位相判定器であり、Ａ／Ｄコンバータ５１〜５
４から入力される相互相関値α，β，γ，δからα2 ＋
β2 とγ2 ＋δ2 を算出して比較し、大きい方の相関値
の組から、式Δθ＝ｔａｎ-1（β／α）、又はΔθ＝ｔ
ａｎ-1（δ／γ）によって、クロックＡ（もしくはＢ）
と受信シンボルタイミングとの位相差Δθを判定し、記
憶保持するとともにΔθをクロック発生器２の位相制御
入力として供給する。なお、上記記憶保持動作は、バー
スト受信区間が終了するまで継続するものとする。
【０００８】次に、図１に基づく本発明の構成例の作用
を、図２，図３を用いて以下に詳しく説明する。図２は
プリアンブル信号受信中の図１の各信号、Ａ，Ｂ，Ｉ，
Ｑ，Ｉ・Ａ，Ｉ・Ｂ及びＣＬＫの動作波形例を示したタ
イムチャートである。図示したように、クロックＡのハ
ッチングを施した部分と、プリアンブル信号によるベー
スバンド信号成分Ｉのハッチングを施した部分との位相
差がΔθであり、シンボル位相判定器６はこの値を判定
する。上記判定動作は以下の通りである。
を、図２，図３を用いて以下に詳しく説明する。図２は
プリアンブル信号受信中の図１の各信号、Ａ，Ｂ，Ｉ，
Ｑ，Ｉ・Ａ，Ｉ・Ｂ及びＣＬＫの動作波形例を示したタ
イムチャートである。図示したように、クロックＡのハ
ッチングを施した部分と、プリアンブル信号によるベー
スバンド信号成分Ｉのハッチングを施した部分との位相
差がΔθであり、シンボル位相判定器６はこの値を判定
する。上記判定動作は以下の通りである。
【０００９】平衡変調器３１，３２の出力Ｉ・Ａ，Ｉ・
Ｂは図示したようになり、その低域ろ波器４１，４２に
よる平滑出力は図の破線となる。この値がＡ／Ｄ変換器
５１，５２によってディジタル値に変換され、Ａ，Ｂと
Ｉとの相互相関値α，βとして検出される。ここで前記
位相差Δθとα，βとの関係を図３に示す。図示したよ
うに、式：Δθ＝ｔａｎ-1（β／α）の関係が成立す
る。従って、式に基づいてΔθを判定し、クロック発生
器２の位相制御入力に供給すれば、Δθに対応した位相
補正が施され、Ｉの立ち上がりゼロクロス点ａ、立ち下
がりゼロクロス点ｂに位相同期したシンボル同期クロッ
クＣＬＫを得ることができる。
Ｂは図示したようになり、その低域ろ波器４１，４２に
よる平滑出力は図の破線となる。この値がＡ／Ｄ変換器
５１，５２によってディジタル値に変換され、Ａ，Ｂと
Ｉとの相互相関値α，βとして検出される。ここで前記
位相差Δθとα，βとの関係を図３に示す。図示したよ
うに、式：Δθ＝ｔａｎ-1（β／α）の関係が成立す
る。従って、式に基づいてΔθを判定し、クロック発生
器２の位相制御入力に供給すれば、Δθに対応した位相
補正が施され、Ｉの立ち上がりゼロクロス点ａ、立ち下
がりゼロクロス点ｂに位相同期したシンボル同期クロッ
クＣＬＫを得ることができる。
【００１０】以上は同期の基準信号としてベースバンド
信号Ｉを用いた例であるが、シンボル同期のためのプリ
アンブル信号がＢＰＳＫの場合、キャリア位相同期を前
提としない準同期検波によって得られるベースバンド信
号Ｉ，Ｑは、受信信号の電力値であるこれらの自乗和Ｉ
2 ＋Ｑ2 が一定であるにもかかわらず、各々の大きさは
送信側と受信側のキャリア位相差に依存し、不定であ
る。従って、シンボル位相判定回路６における、Ｉの電
力値Ｉ2 ＝α2 ＋β2 と、Ｑの電力値Ｑ2 ＝γ2 ＋δ2
との比較操作により、大きい電力値を与える相関値の組
α，β、もしくはγ，δを選択することにより、位相差
Δθの判定の信頼度を維持できることがわかる。以上の
構成により、受信バーストのプリアンプル信号区間にお
ける高速同期引込み動作と、受信バースト終了までの同
期保持動作とが実現できることがわかる。上記同期保持
動作は、クロック発生器２内の発振源の精度が高いほ
ど、また上記バースト区間が短いほど、有効に作用す
る。
信号Ｉを用いた例であるが、シンボル同期のためのプリ
アンブル信号がＢＰＳＫの場合、キャリア位相同期を前
提としない準同期検波によって得られるベースバンド信
号Ｉ，Ｑは、受信信号の電力値であるこれらの自乗和Ｉ
2 ＋Ｑ2 が一定であるにもかかわらず、各々の大きさは
送信側と受信側のキャリア位相差に依存し、不定であ
る。従って、シンボル位相判定回路６における、Ｉの電
力値Ｉ2 ＝α2 ＋β2 と、Ｑの電力値Ｑ2 ＝γ2 ＋δ2
との比較操作により、大きい電力値を与える相関値の組
α，β、もしくはγ，δを選択することにより、位相差
Δθの判定の信頼度を維持できることがわかる。以上の
構成により、受信バーストのプリアンプル信号区間にお
ける高速同期引込み動作と、受信バースト終了までの同
期保持動作とが実現できることがわかる。上記同期保持
動作は、クロック発生器２内の発振源の精度が高いほ
ど、また上記バースト区間が短いほど、有効に作用す
る。
【００１１】
【発明の効果】以上詳細に説明したように、本発明の構
成によれば、プリアンブル区間で短期に位相差を検出し
た結果を位相補正に供給するというフィードフォワード
構成であるため、従来のＰＬＬ方式におけるフィードバ
ック構成と異なり、高速動作が可能である。また、受信
バーストの区間では補正動作をホールドするので、位相
ジッタなどの劣化が少ない等の利点がある。
成によれば、プリアンブル区間で短期に位相差を検出し
た結果を位相補正に供給するというフィードフォワード
構成であるため、従来のＰＬＬ方式におけるフィードバ
ック構成と異なり、高速動作が可能である。また、受信
バーストの区間では補正動作をホールドするので、位相
ジッタなどの劣化が少ない等の利点がある。
【図１】本発明の実施例を示すブロック図である。
【図２】図１の各部の信号波形例図である。
【図３】位相差Δθとα，βの関係図である。
１ レベル判定器 ２ クロック発生器 ３１〜３４ 平衡変調器 ４１〜４４ ＬＰＦ ５１〜５４ Ａ／Ｄコンバータ ５ Ａ／Ｄコンバータ回路 ６ シンボル位相判定器
Claims (1)
- 【請求項１】 受信電界強度インディケータによって受
信を検知したとき受信検知信号を出力するレベル判定器
と、 該受信検知信号が入力されたとき、シンボルレートの１
／２の周波数を有し互いに９０°の位相差を有するクロ
ックＡ，Ｂと、受信シンボルと同一の周波数を有し外部
から与えられる位相制御入力に従って位相制御されたシ
ンボル同期クロックＣＬＫとを出力するクロック発生器
と、 検波部から得られる互いに直交したベースバンド信号
Ｉ，Ｑと前記クロックＡ，Ｂをそれぞれの入力とし、こ
れらの平衡変調出力Ｉ・Ａ，Ｉ・Ｂ，Ｑ・Ａ，Ｑ・Ｂを
それぞれ出力する４つの平衡変調器と、 該４つの平衡変調器のそれぞれの出力から、それぞれ高
調波成分と雑音成分を除去する４つの低域ろ波器と、 該４つの低域ろ波器の出力をそれぞれディジタル値に変
換し、前記ベースバンド信号Ｉ，Ｑと前記クロックＡ，
Ｂとの相互相関値α，β，γ，δを得るＡ／Ｄコンバー
タと、 前記相互相関値からα2 ＋β2 とγ2 ＋δ2 を算出して
比較し、大きい方の相関値の組から、式Δθ＝ｔａｎ-1
（β／α）、又はΔθ＝ｔａｎ-1（δ／γ）によって、
クロックＡもしくはＢと受信シンボルタイミングとの位
相差Δθを判定し、記憶保持するとともに該位相差Δθ
を前記クロック発生器の前記位相制御入力として供給す
るシンボル位相判定器とを備えたシンボル同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023822A JPH07212430A (ja) | 1994-01-26 | 1994-01-26 | シンボル同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023822A JPH07212430A (ja) | 1994-01-26 | 1994-01-26 | シンボル同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212430A true JPH07212430A (ja) | 1995-08-11 |
Family
ID=12121056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023822A Pending JPH07212430A (ja) | 1994-01-26 | 1994-01-26 | シンボル同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650718B1 (en) | 1999-12-28 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducer and demodulator comprising this |
| US6683493B1 (en) | 2000-02-04 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducing device and demodulator |
-
1994
- 1994-01-26 JP JP6023822A patent/JPH07212430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650718B1 (en) | 1999-12-28 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducer and demodulator comprising this |
| US6683493B1 (en) | 2000-02-04 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducing device and demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1303691C (en) | Carrier recovery phase-locked loop | |
| JPH0750700A (ja) | 搬送波再生回路 | |
| US9191190B2 (en) | Methods and apparatus for digital host-lock mode in a transceiver | |
| JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
| JPH07212430A (ja) | シンボル同期回路 | |
| EP0252500B1 (en) | 8-phase phase-shift keying demodulator | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP6821231B1 (ja) | 無線送信方法 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP2689922B2 (ja) | 復調装置 | |
| JPH11205130A (ja) | Ｐｌｌ回路 | |
| JP2022072447A (ja) | デジタル受信装置 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPH10210092A (ja) | 位相検波回路 | |
| JP3676740B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP2591398B2 (ja) | スペクトル拡散無線通信装置 | |
| JP3338659B2 (ja) | ビット同期回路 | |
| JP3518755B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JPS6362932B2 (ja) | ||
| JPH0779270A (ja) | 疑似同期検出回路 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPS59128853A (ja) | プリアンブル検出器 | |
| JP2006254296A (ja) | シンボル位置検出装置 |