JPH07211904A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07211904A JPH07211904A JP6312053A JP31205394A JPH07211904A JP H07211904 A JPH07211904 A JP H07211904A JP 6312053 A JP6312053 A JP 6312053A JP 31205394 A JP31205394 A JP 31205394A JP H07211904 A JPH07211904 A JP H07211904A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- material layer
- diffusion barrier
- semiconductor device
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 41
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 238000001556 precipitation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Composite Materials (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
およびその製造方法を提供する。 【構成】 ゲート電極は、窒化チタン(TiN)のよう
な拡散防止物質層205により取り囲まれた金属層20
6からなる。拡散防止物質層205により下部構造に金
属が拡散したり沈殿したりすることを防止するため、金
属層206として抵抗が低い銅を使用することができ
る。拡散防止物質層205により取り囲まれた抵抗が低
い耐熱性金属からなる金属層206でゲート電極を構成
することにより、ゲート電極の高抵抗による時間遅延を
短縮し、電力の消耗を減少させることができる。
Description
造方法に係り、特に新たなゲート電極構造を有する半導
体トランジスタ装置およびその製造方法に関する。
uctor)トランジスタのゲート電極は不純物がドーピング
されたポリシリコンから構成される。ポリシリコンでゲ
ート電極を構成する場合には、工程が極めて安定に遂行
されるという利点を有する反面、金属で構成されるゲー
ト電極に比して面抵抗(sheet resistance)が高いとい
う短所を有する。即ち、ゲート電極を構成するポリシリ
コンは大略的に1000μΩcm以下の抵抗を有するの
で、信号の伝達が遅延され、電力の消耗を増加させるよ
うになる。
のような短所は、半導体素子が微細化および高集積化さ
れるにつれて問題となり、素子の性能および信頼度を低
下させる主な原因となる。一方、ポリシリコンに比して
抵抗の低い金属を使用して電極を構成しようとする場合
には、電極を形成した後に遂行される工程により電極を
構成する金属物質が電極の下部に拡散または沈殿して素
子の特性が破壊される恐れがあるという短所がある。
のような問題点を解決しさらに低い抵抗値を有する新た
な構造の半導体装置を提供することである。本発明の他
の目的は、前記のような半導体装置を製造する方法を提
供することである。
めに本発明は、半導体基板と、前記半導体基板上に形成
されている絶縁膜と、前記絶縁膜の上部に形成されてお
り、拡散防止物質により取り囲まれた金属よりなる電極
を具備することを特徴とする半導体装置を提供する。
TiNであり、前記電極に含まれる金属は銅である半導
体装置を提供する。特に、前記半導体装置はMOSトラ
ンジスタであり、前記電極はトランジスタのゲートにな
る。本発明は前記他の目的を達成するために、半導体基
板上に絶縁膜を形成する工程と、前記絶縁膜上に第1拡
散防止物質層を形成する工程と、前記第1拡散防止物質
層の上部に開口部を有するマスクパターンを形成する工
程と、前記開口部の一部を埋め立てるように金属層を形
成する工程と、前記マスクパターンおよび前記金属層よ
りなる表面上に第2拡散防止物質層を形成する工程と、
前記マスクパターンの表面が露出されるように前記第2
拡散防止物質層をエッチバックする工程と、前記マスク
パターンを取り除く工程と、前記第2拡散防止物質層の
上面、前記第2拡散防止物質層および前記金属層の側面
および前記第1拡散防止物質層の上面に第3拡散防止物
質層を形成する工程と、拡散防止物質層により取り囲ま
れた金属層よりなる電極を形成するために前記拡散防止
物質層を選択的に食刻する工程とを含むことを特徴とす
る半導体装置の製造方法を提供する。
止物質層、第2拡散防止物質層および第3拡散防止物質
層を形成する工程はTiNを蒸着させる工程であり、前
記金属層を選択的に蒸着させる工程は銅を有機金属気相
成長法(MOCVD;metalorganic vapor depositio
n)で蒸着させる工程である。
抗が低い銅(copper)のような金属を使用するが、金属
がその下部に位置する絶縁膜および基板に拡散または沈
殿(precipitation)することを防止するために、TiN
のような拡散防止物質でカプセル(capsule )化させ
た。
説明する。図1は、従来の半導体装置のMOSトラジス
タの模式的断面図であって、半導体基板101に互いに
一定した間隔をおいてソース領域102およびドレイン
領域103が形成されている。ソース領域102とドレ
イン領域103との間に位置する半導体基板101の領
域はチャネルとなり、チャネルの上部にはゲート絶縁膜
104が形成されており、その上にはゲート電極として
不純物がドーピングされたポリシリコン層105が形成
されている。
を示した断面図である。図2において、半導体基板20
1内に一定間隔をおいてソース領域202およびドレイ
ン領域203が形成されており、ゲート絶縁膜204の
上部にゲート電極が備えられている。ここで、ゲート電
極は従来の技術とは異なり拡散防止物質層205により
取り囲まれた金属層206より構成されている。金属層
206は面抵抗(sheet resistance) が1.673μΩ
cmである銅(copper) を含んで構成され、拡散防止物質
層205は窒化チタン(TiN)を含んで構成される。
拡散防止物質層205は、金属層206を構成する金属
物質が下部に位置するゲート絶縁膜204に拡散(diff
usion)したりまたは半導体基板201に沈殿(precipit
ation)することを防止する作用をする。
ては、選択的にフィルード酸化膜を形成することにより
素子領域を限定した後、半導体基板201上にゲート絶
縁膜204を形成する。その後、ゲート電極を形成す
る。拡散防止物質層により取り囲まれた金属層からなる
ゲート電極の形成が完了した後、ソース領域202およ
びドレイン領域203を形成するためのイオン注入工程
を施す。
置の他の実施例を示す断面図であって、図2に示したも
のに比べ、ゲート電極の側壁に形成されているスペーサ
207をさらに具備し、ソース領域202およびドレイ
ン領域203がLDD(light doped drain)構造を有す
るようになっている。このような半導体トランジスタを
形成する方法は次の通りである。半導体基板201上に
ゲート絶縁膜204を形成する。その後、拡散防止物質
層により取り囲まれた金属層よりなるゲート電極を形成
し、続けてLDD構造のソース領域およびドレイン領域
を形成するために1次イオン注入を施した後、スペーサ
207を形成する。ここで、ゲート電極は図2に示した
ゲート電極と同一な構造を有するものである。
ト電極およびスペーサをイオン注入防止マスクとして使
用しながら、ソース領域およびドレイン領域を形成する
ための2次イオン注入を施す。図4および図5は本発明
による半導体装置の電極製造工程を順に示した断面図で
ある。
01の上部に第1拡散防止物質層402として約300
Å程度の窒化チタン(TiN)薄膜をスパッタリング
(sputtering)方法により蒸着する。この半導体基板4
01は表面上に形成されているゲート絶縁膜を含む構造
であるか、多数の回路素子が形成されており上部に絶縁
層が形成されている構造である。
ーン403を形成する。具体的には、第1拡散防止物質
層402上に3000Å程度のフォトレジストを塗布し
た後、ゲート電極が形成される部位を露光し現像して、
第1拡散防止物質層402を露出させる開口部を形成さ
せる。次いで、図4Bに示したように、金属層404と
して1000Å程度の銅薄膜を120〜250℃でMO
CVD(metal organic chemical vapor deposition)方
法により前記開口部を通じて露出された第1拡散防止物
質層402上に選択的に蒸着させる。このとき、フォト
レジストから構成される前記マスクパターン403は結
晶成長防止マスクとして作用する。
層404よりなる表面上に第2拡散防止物質層405を
形成する。第2拡散防止物質層405としては、表面段
差(surface step) を最小化するためにブランケット
(blanket)CVD方法により窒化チタン(TiN)薄膜
を形成する。次いで、図4Cに示すように、第2拡散防
止物質層405はマスクパターン403が露出されるよ
うにエッチバックされる。これにより、金属層404の
上部にのみパターンされた第2拡散防止物質層405A
が残る。エッチバック工程が完了した後、マスクパター
ン403のフォトレジストを取り除く。マスクパターン
403が取り除かれると、金属層404の上部および下
部はそれぞれ2000Åおよび300Å厚さの窒化チタ
ン(TiN)薄膜により保護される反面、金属層404
の左右側壁は露出される。
属層404の側壁を拡散防止物質で取り囲むために、前
記結果物の全面上に第3拡散防止物質層406として1
000Å程度の窒化チタン(TiN)薄膜をCVD方法
により蒸着させる。これにより、銅よりなる金属層40
4は周辺が窒化チタン(TiN)のような拡散防止物質
により完全に取り囲まれる。
電極(例えば、トランジスタのゲート電極)が形成され
るべき領域を除いた残り部位に当たる第1拡散防止物質
層402、第3拡散防止物質層406およびパターンさ
れた第2拡散防止物質層405Aを選択的に食刻する。
そして、図5Eに示したように、パターンされた第1拡
散防止物質層402A、パターンされた第3拡散防止物
質層406Aおよびパターンされた第2拡散防止物質層
405Bにより取り囲まれた金属層404よりなる電極
を形成する。
式食刻における垂直食刻率と水平食刻率との差異によ
り、金属層404の上部に残る拡散防止物質層をパター
ンされた第2拡散防止物質層あるいはパターンされた第
3拡散防止物質層から構成することもできる。いずれの
場合にも、金属層の上部は拡散防止物質層である窒化チ
タン(TiN)により覆われ、カプセル化された金属層
を形成する。
明の技術的思想を逸脱しない範囲内で当分野の通常の知
識を持つ者による多様な変形が可能なことは無論であ
る。
を克服して高集積化される次世代デバイスの高速化およ
び機能化を追求するためのものであって、拡散防止物質
層により取り囲まれた抵抗の低い耐熱性金属から電極を
構成することにより、高抵抗による時間遅延を短縮し、
電力の消耗を減少させる利点がある。
図である。
面図である。
工程を順に示す断面図である。
製造工程を順に示す断面図である。
Claims (7)
- 【請求項1】 半導体基板と、 前記半導体基板上に形成されている絶縁膜と、 前記絶縁膜の上部に形成されており、拡散防止物質によ
り取り囲まれた金属よりなる電極を具備することを特徴
とする半導体装置。 - 【請求項2】 前記拡散防止物質は窒化チタン(Ti
N)であることを特徴とする請求項1記載の半導体装
置。 - 【請求項3】 前記電極に含まれる金属は銅であること
を特徴とする請求項1記載の半導体装置。 - 【請求項4】 前記基板内に互いに一定距離をおいて形
成されているソース領域およびドレイン領域をさらに具
備し、 前記電極はゲート電極であることを特徴とする請求項1
記載の半導体装置。 - 【請求項5】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜上に第1拡散防止物質層を形成する工程と、 前記第1拡散防止物質層の上部に開口部を有するマスク
パターンを形成する工程と、 前記開口部の一部を埋め立てるように金属層を形成する
工程と、 前記マスクパターンおよび前記金属層よりなる表面上に
第2拡散防止物質層を形成する工程と、 前記マスクパターンが露出されるように前記第2拡散防
止物質層をエッチバックする工程と、 前記マスクパターンを取り除く工程と、 前記第2拡散防止物質層の上面、前記第2拡散防止物質
層および前記金属層の側面および前記第1拡散防止物質
層の上面に第3拡散防止物質層を形成する工程と、 拡散防止物質層により取り囲まれた金属層よりなる電極
を形成するために前記拡散防止物質層を選択的に食刻す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項6】 前記第1拡散防止物質層、前記第2拡散
防止物質層および前記第3拡散防止物質層を形成する工
程は、TiNを蒸着させる工程であることを特徴とする
請求項5記載の半導体装置の製造方法。 - 【請求項7】 前記金属層を選択的に蒸着させる工程
は、銅を有機金属気相成長法(MOCVD;metal orga
nic vapor deposition)を使用して蒸着させることを特
徴とする請求項5記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1993P28223 | 1993-12-17 | ||
KR1019930028223A KR0129985B1 (ko) | 1993-12-17 | 1993-12-17 | 반도체장치 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07211904A true JPH07211904A (ja) | 1995-08-11 |
JP3485656B2 JP3485656B2 (ja) | 2004-01-13 |
Family
ID=19371427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31205394A Expired - Fee Related JP3485656B2 (ja) | 1993-12-17 | 1994-12-15 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5501995A (ja) |
JP (1) | JP3485656B2 (ja) |
KR (1) | KR0129985B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011154380A (ja) * | 2003-03-20 | 2011-08-11 | Toshiba Mobile Display Co Ltd | 表示装置の形成方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5851889A (en) * | 1997-01-30 | 1998-12-22 | Advanced Micro Devices, Inc. | Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric |
US5940698A (en) * | 1997-12-01 | 1999-08-17 | Advanced Micro Devices | Method of making a semiconductor device having high performance gate electrode structure |
TW439102B (en) * | 1998-12-02 | 2001-06-07 | Nippon Electric Co | Field effect transistor and method of manufacturing the same |
US6248638B1 (en) * | 1998-12-18 | 2001-06-19 | Texas Instruments Incorporated | Enhancements to polysilicon gate |
US6137145A (en) * | 1999-01-26 | 2000-10-24 | Advanced Micro Devices, Inc. | Semiconductor topography including integrated circuit gate conductors incorporating dual layers of polysilicon |
US6265297B1 (en) | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
US6458714B1 (en) | 2000-11-22 | 2002-10-01 | Micron Technology, Inc. | Method of selective oxidation in semiconductor manufacture |
KR100911683B1 (ko) * | 2006-07-03 | 2009-08-10 | 주식회사 엘지화학 | 노트북 컴퓨터에 전지팩을 장착하기 위한 장치 및 이를포함하고 있는 노트북 컴퓨터 |
KR100913695B1 (ko) * | 2007-07-28 | 2009-08-24 | 주식회사 이랜텍 | 배터리 팩 |
KR101335714B1 (ko) * | 2012-06-15 | 2013-12-05 | 연세대학교 산학협력단 | 그래핀 확산 방지막 및 이를 이용한 전자소자 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190388C (nl) * | 1986-02-07 | 1994-02-01 | Nippon Telegraph & Telephone | Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting. |
US5212105A (en) * | 1989-05-24 | 1993-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
US5298446A (en) * | 1990-02-20 | 1994-03-29 | Sharp Kabushiki Kaisha | Process for producing semiconductor device |
DE4037774C1 (ja) * | 1990-11-28 | 1992-04-02 | J.M. Voith Gmbh, 7920 Heidenheim, De | |
JP2994128B2 (ja) * | 1991-03-04 | 1999-12-27 | シャープ株式会社 | 半導体装置の製造方法 |
JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
US5314834A (en) * | 1991-08-26 | 1994-05-24 | Motorola, Inc. | Field effect transistor having a gate dielectric with variable thickness |
US5429589A (en) * | 1992-04-02 | 1995-07-04 | New Dimensions In Medicine, Inc. | Hydrogel gauze wound dressing |
KR950002202B1 (ko) * | 1992-07-01 | 1995-03-14 | 현대전자산업주식회사 | 적층 박막 트랜지스터 제조방법 |
-
1993
- 1993-12-17 KR KR1019930028223A patent/KR0129985B1/ko not_active IP Right Cessation
-
1994
- 1994-12-15 JP JP31205394A patent/JP3485656B2/ja not_active Expired - Fee Related
- 1994-12-19 US US08/358,904 patent/US5501995A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011154380A (ja) * | 2003-03-20 | 2011-08-11 | Toshiba Mobile Display Co Ltd | 表示装置の形成方法 |
JP2012064953A (ja) * | 2003-03-20 | 2012-03-29 | Toshiba Mobile Display Co Ltd | 配線の形成方法及びその配線を有する表示装置の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950021526A (ko) | 1995-07-26 |
KR0129985B1 (ko) | 1998-04-07 |
US5501995A (en) | 1996-03-26 |
JP3485656B2 (ja) | 2004-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950011983B1 (ko) | 반도체 장치의 제조방법 | |
US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
US6287964B1 (en) | Method for forming a metallization layer of a semiconductor device | |
JPH04211134A (ja) | 集積回路及びその製造方法 | |
JP3485656B2 (ja) | 半導体装置の製造方法 | |
JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
KR100226751B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
DE19603450A1 (de) | Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben | |
JPH06163578A (ja) | 接続孔形成法 | |
JPH02205343A (ja) | 半導体装置の製造方法 | |
US6261940B1 (en) | Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry | |
JP3305490B2 (ja) | 半導体装置の製造方法 | |
JPH0669207A (ja) | 半導体装置 | |
JP3325717B2 (ja) | 半導体装置の製造方法 | |
JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
JPH0845876A (ja) | 半導体装置の製造方法 | |
JP3196241B2 (ja) | 半導体装置の製造方法 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
US6544852B1 (en) | Method of fabricating semiconductor device | |
KR100842669B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100587595B1 (ko) | 반도체소자의 제조방법 | |
TW471138B (en) | Semiconductor device having self-aligned contact and landing pad structure and method of forming same | |
JPH10242077A (ja) | 半導体装置及びその製造方法 | |
KR100627570B1 (ko) | 반도체 소자의 제조 방법 | |
KR100461331B1 (ko) | 반도체소자의도전배선형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |