JPH07210143A

JPH07210143A - コンピュータ表示システム

Info

Publication number: JPH07210143A
Application number: JP6276488A
Authority: JP
Inventors: Darwin P Rackley; ダーウィン・ピー・ラックレイ; R Michael P West; アール・マイケル・ウエスト
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-12-30
Filing date: 1994-11-10
Publication date: 1995-08-11
Also published as: EP0661684A3; PH30720A; US5471570A; KR950020287A; TW358186B; EP0661684A2; CN1122023A

Abstract

(57)【要約】（修正有）【目的】下の表示データとは無関係にスプライトがは
っきり見えるように、スプライトの色を調節する方法、
装置を提供する。【構成】パレットＤＡＣ３２２に設けられたスプライ
ト制御論理回路により、下にある画像の赤、緑、青の各
ピクセル・データ成分の最上位のビットＭＳＢだけを
し、ビデオ表示装置上の画像にオーバレイしたスプライ
トの色を導出する。スプライト制御論理回路は、第一、
第二、および第三のマルチプレクサＭＵＸを含み、その
それぞれは、下にある画像の赤、緑、青の各ピクセル・
データ成分のＭＳＢを受け取る第一の入力と、第一、第
二、および第三のＸＯＲゲートの出力を受け取る第二の
入力を有する。第一、第二、第三のＸＯＲゲートは、下
の画像の赤、緑、青の各ピクセル・データ成分のＭＳＢ
を受け取る第一の入力と、スプライトＲＡＭ３２４から
データを受け取る第二の入力を有している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的にはコンピュー
タ表示システムのスプライト・カラーの制御に関し、よ
り具体的にはスプライトをオーバレイした表示画像を背
景にしてスプライトがいつでもはっきり見えるようにス
プライトの色を調整するための改良された方法および装
置に関する。

【０００２】

【従来の技術】スプライト、すなわち、カーソルは、シ
ステムのビデオ表示装置（ＶＤＵ）に表示されたデータ
を指すポインタとして表示システムに広く使用されてい
る。通常、ユーザは、キーボード、マウス、またはジョ
イスティックなどの入力装置によってスプライトの位置
を制御する。スプライトが表示する画像は、スプライト
ＲＡＭと呼ばれるビットマップ・メモリのある領域に格
納されているスプライト文字によって定義される。通常
動作時には、スプライトによって占有されるピクセル位
置に本来表示されるはずの画像の一部分の上に、スプラ
イト文字がオーバレイする。スプライト文字は、スプラ
イト・ランダム・アクセス・メモリ（ＲＡＭ）に格納さ
れ、いくつかのスプライト・データ・ビットで構成され
ている。このスプライト・データ・ビットは、特定のピ
クセル位置にスプライトを表示する場合は活動状態（＝
１）になり、下にある画像を表示する場合は非活動状態
（＝０）になる。通常、固定サイズのスプライトは、画
面上のスプライトの位置が入力装置によって生成される
ＸおよびＹ位置データによって制御され、ＸおよびＹ位
置レジスタに格納されるようなハードウェアで実現され
る。

【０００３】表示システムでスプライトを使用する場合
に共通して発生する問題は、特にスプライトの色が下に
ある表示ピクセル・データの色に近い場合にスプライト
を見分けにくくなることが多い点である。

【０００４】上記の問題の解決策としては、スプライト
とともに明滅回路を使用する方法がある。この方法で
は、スプライトを表示する際に必ずスプライトが明滅す
る。この方法は状況によってはスプライトの可視性を改
善するが、スプライトの色および輝度がスプライトをオ
ーバレイする画像の色および輝度と同じか似ている場合
には可視性を改善することができない。しかも、表示画
面上でスプライトを移動させているときは、スプライト
が画面上の任意の点で瞬間的に消え、その直後に画面上
の別の点で再表示されるため、明滅するスプライトを追
跡するのが難しい場合もある。

【０００５】上記の問題の別の解決策としては、「下
線」という形式のスプライトを使用する方法がある。こ
れは、通常、文字表示域の最下行の下に位置する明るく
短い線である。しかし、このような下線スプライトは大
きい文字に混じって使用した場合はよく見えるが、間隔
が詰まった小さい文字の集合の中では集中力を高めなけ
れば見つけにくい場合もある。

【０００６】上記の問題の別の解決策としては、一般に
排他的ＯＲ（ＸＯＲ）スプライトと呼ばれているスプラ
イトを使用する方法がある。ＸＯＲスプライトは、スプ
ライトの活動ピクセルの下にある表示ピクセル・データ
の全ビットを反転させ、この反転データをスプライト・
カラーとして使用することにより、スプライトの色が表
示画像とは別の色になるため、ある程度の成功を収め、
近年では非常に普及している。

【０００７】しかし、ＸＯＲスプライトにはいくつかの
欠点がある。まず、表示システムで従来のＸＯＲスプラ
イトを実現すると、システムの処理速度が低下するだけ
でなく、システムのコストが上昇する。これは、スプラ
イトを表示するときに下にある画像のピクセル・データ
の各ビットを反転するのに、別個のインバータ、すなわ
ち、ＸＯＲゲートが必要になるためである。たとえば、
２４ビット／ピクセルのカラー表示システムでＸＯＲス
プライトを実現すると、２４個のＸＯＲゲートが必要に
なる。しかも、先行技術のＸＯＲスプライトは特定のカ
ラー背景では非常によく見えるが、下にある画像の色
が、１６進の７Ｆ７Ｆ７Ｆまたは８０８０８０からなる
ピクセル・データによって表現される中間輝度、すなわ
ち、中間調グレーの場合、ＸＯＲスプライトの可視性は
最低レベルになる。その理由は、ピクセル・データのビ
ットを変換したときに、変換後のピクセル・データが別
の中間調グレー・シェードに対応するからである。たと
えば、１６進の７Ｆ７Ｆ７Ｆ（中間調グレー）からなる
ピクセル・データの全ビットを変換すると、１６進の８
０８０８０からなるピクセル・データになり、これも中
間調グレーの１つである。しかも、このような中間調グ
レー・シェードは、コンピュータ・グラフィクス・アプ
リケーションで最も広く使われる色である。

【０００８】

【発明が解決しようとする課題】したがって、回路のコ
ストを低減し、スプライトを実現する表示システムの処
理速度を改善すると同時に、下にある画像のピクセルの
色が中間調グレーの場合でもスプライトがいつでも下に
ある画像とはっきり区別できるようにスプライトの色を
調節するための方法および装置が要求されている。

【０００９】

【課題を解決するための手段】改善されたＸＯＲスプラ
イトに関する本発明の方法および装置により、上記の諸
問題が解決され、技術的進歩が達成される。これは、ス
プライトがいつでも下にある図形画像とはっきり区別で
きるように一貫してスプライトの色を調節するものであ
る。当技術分野からの新たな発展として、スプライト・
カラーを導出するために下にある画像のピクセル・デー
タの各ビットをＯＲ反転するのではなく、赤、緑、青の
各ピクセル・データ成分の最上位のビット（ＭＳＢ）だ
けを反転する。その結果、下にある画像が中間輝度のグ
レー・カラーであっても、スプライトの色は、下にある
画像の各カラー成分のカラー範囲全体から５０％分ずれ
た色になる。

【００１０】好ましい実施例において、本発明は、表示
システムのパレット・ディジタル／アナログ変換器（Ｄ
ＡＣ）で具体化されたスプライト制御論理回路を含む。
このスプライト制御論理回路は、第一、第二、および第
三のマルチプレクサ（ＭＵＸ）を含み、そのそれぞれ
は、下にある画像の赤、緑、青の各成分のピクセル・デ
ータのＭＳＢを受け取るために接続された第一の入力
と、第一、第二、および第三のＸＯＲゲートの出力を受
け取るために接続された第二の入力を有する。同様に、
第一、第二、および第三のＸＯＲゲートのそれぞれは、
下にある画像の赤、緑、青の各成分のピクセル・データ
のＭＳＢを受け取るために接続された第一の入力と、ス
プライトＲＡＭからスプライト・データを受け取るため
に接続された第二の入力を有し、そのスプライト・デー
タはある画像にオーバレイするスプライト文字を含む。

【００１１】動作中に、スプライトＲＡＭに格納されて
いるスプライト文字が表示されるピクセル位置にビデオ
表示装置（ＶＤＵ）のレーザ・ビームが当たると、表示
システムのグラフィック・コントローラからのスプライ
ト制御信号が活動化される。スプライト制御信号を受け
取った際の応答として、スプライトＲＡＭからＸＯＲゲ
ートにスプライト・データが一度に１ビットずつ出力さ
れる。スプライトＲＡＭから出力されたビットが１の場
合は、スプライト文字が現在のピクセル位置に表示され
ることを意味し、各ＸＯＲゲートの出力はそのゲートに
入力されたＭＳＢの反転ビットになる。これに対して、
スプライトＲＡＭから出力されたビットが０の場合は、
下にある画像が表示されることを意味し、各ＸＯＲゲー
トの出力はそのゲートに入力されたＭＳＢと同じにな
る。

【００１２】スプライト制御信号は、各ＭＵＸの選択入
力にも入力され、ＭＵＸの入力の選択に使用される。具
体的に説明すると、スプライト制御信号が非活動状態の
場合は、スプライトが表示されないピクセル位置にラス
タ・スキャン・ビームが当たっていることを意味し、各
ＭＵＸの第一の入力が選択され、ＸＯＲが取られていな
いＭＳＢはＭＵＸから出力されて、対応するＬＳＢと再
結合される。これに対して、スプライト制御信号が活動
状態の場合は、スプライトが表示されるピクセル位置に
ラスタ・スキャン・ビームが当たっていることを意味
し、各ＭＵＸの第二の入力が選択され、ＸＯＲが取られ
たＭＳＢがＭＵＸから出力されて、対応するＬＳＢと再
結合される。

【００１３】本発明により達成される重要な技術的進歩
の１つは、下にある画像を構成するピクセル・データの
各カラー成分のＭＳＢだけが変換されるために、下にあ
る画像の色が中間調グレーであっても、スプライト・カ
ラーはいつでも背景の色から各カラー成分の全範囲から
５０％分ずれた色になる点である。

【００１４】本発明により達成されるもう１つの技術的
進歩は、下にある画像のピクセル・データを構成するビ
ットの数にかかわらず、本発明のスプライト制御論理回
路ではスプライトの色を導出するために必要なＸＯＲゲ
ートが３つだけであるため、下にある画像のピクセル・
データのビットごとにＸＯＲゲートを設ける必要がなく
なり、回路の削減と簡略化を実現できる点である。

【００１５】

【実施例】図１ないし図３は、表示システムにおける先
行技術のＸＯＲスプライトの欠点を示している。この場
合、表示画像を構成する各ピクセルの色は２４ビットの
ピクセル・データで表され、８ビットのピクセル・デー
タがそのピクセル・カラーの赤、緑、青の各成分の輝度
を表している。図１は、すべてのピクセルが１６進の８
０８０８０という値を持つピクセル・データに対応する
中間調グレー・カラーになっている画像１００の表示例
である。前述の通り、スプライト・カラーを導出するた
め、先行技術のＸＯＲスプライトは、そのスプライトが
活動状態になっている任意のピクセル位置にあるピクセ
ル・データの各ビットを反転する。このため、下にある
ピクセル・データの全ビットを反転してスプライト・カ
ラーを導出すると、そのデータは１６進の７Ｆ７Ｆ７Ｆ
で構成され、これもまた中間調グレー・カラーを表すこ
とになる。図２はこのようなスプライト１０２を示して
いる。図３で分かるように、スプライト１０２を画像１
００にオーバレイすると、スプライト１０２の色によっ
て、そのスプライトが下にある画像１００とほとんど区
別できなくなる。本発明が対処しようとしている問題は
この点にある。

【００１６】図４ないし図６は、本発明の改善されたＸ
ＯＲスプライトを示している。これも、表示画像を構成
する各ピクセルの色が２４ビットのピクセル・データで
表され、８ビットのピクセル・データがそのピクセル・
カラーの赤、緑、青の各成分の輝度を表している表示シ
ステムで実現したものである。図４は、画像２００の表
示例であるが、その画像２００はあらゆる点で画像１０
０と同じであり、各ピクセルの色を表すためのピクセル
・データは１６進の８０８０８０で構成されている。以
下に詳細に説明するように、スプライトが活動状態にな
っているピクセル位置でピクセル・データの全ビットを
反転させることによってスプライト・カラーを導出する
のではなく、本発明では、そのピクセル位置の各カラー
成分の最上位のビット（ＭＳＢ）だけを反転させる。図
示の実施例では、画像２００の各ピクセルを構成するピ
クセルデータが１６進の８０８０８０になっており、各
ピクセルの各カラー成分のＭＳＢを反転すると、１６進
の００００００で表されるスプライト・カラーが得られ
る。この値は、中間調グレーではなく、黒に相当する。
図５はこのようなスプライト２０２を示している。図６
は画像２００にオーバレイしたスプライト２０２を示し
ている。図６のスプライト２０２の方が図３のスプライ
ト１０２よりずっと見やすいのは明らかである。

【００１７】さらに、表示画像のピクセルが、１６進の
８０８０８０ではなく、７Ｆ７Ｆ７Ｆからなるピクセル
・データで表される中間調グレー・カラーであると想定
した場合、本発明の方法により各カラー成分のピクセル
・データのＭＳＢを反転してスプライト・カラーを導出
すると、１６進のＦＦＦＦＦＦからなるスプライト・ピ
クセル・データが得られるはずである。この値は、白に
相当する。図示していないが、中間調グレーの画像にオ
ーバレイした場合、中間調グレーのスプライトより白の
スプライトの方が優れているのは明らかである。

【００１８】図７を参照すると、参照番号３００は本発
明の特徴を具体化したパーソナル・コンピュータ・シス
テムを示している。このシステム３００は、中央演算処
理装置（ＣＰＵ）３０２、システム・ランダム・アクセ
ス・メモリ（ＲＡＭ）３０４、バス・コントローラ３０
６、マウス３０７、グラフィック・コントローラ３１
０、フレーム・バッファ（ＶＲＡＭ）３１４、スプライ
ト・ランダム・アクセス・メモリ（ＲＡＭ）３２４を含
むパレットＤＡＣ３２２、ＶＤＵ３２６、ならびに完全
かつ有効なシステムに必要であると当業者が理解してい
るその他の装置３０８を含む。システムＲＡＭ３０４
は、データと、ＣＰＵ３０２が実行するプログラムの一
時記憶域を提供する。バス・コントローラ３０６は、Ｃ
ＰＵ３０２、マウス３０７、グラフィック・コントロー
ラ３１０、およびシステム３００内のその他の装置３０
８との間で情報交換できるようにするためのものであ
る。ユーザは、マウス３０７を使用してスプライト２０
２などのスプライトの動きを制御できる。この場合、マ
ウス３０７は、ＶＤＵ３２６上のスプライト２０２の位
置を示すＸおよびＹ位置信号をＣＰＵ３０２に対して生
成する。ＣＰＵ３０２は、ＸおよびＹ位置信号、すなわ
ち、座標をグラフィック・コントローラ３１０のＸおよ
びＹ位置レジスタ（図示せず）に格納する。その目的に
ついては後述する。

【００１９】図８は、ＶＤＵ３２６上にスプライト２０
２などのスプライトを生成するためのスプライト文字３
５０を表したものである。このスプライト文字３５０
は、スプライトＲＡＭ３２４に格納されている。実施例
のスプライト文字３５０のサイズは幅３２ピクセル×長
さ３２ピクセルであるが、他のサイズおよび形状のスプ
ライト文字も実現可能である。スプライト文字３５０を
構成する各ピクセルは、特定のピクセル位置でスプライ
トが活動状態になっている（すなわち、スプライト・カ
ラーが表示される）かまたは非活動状態になっている
（すなわち、スプライト・カラーが表示されない）かを
示す、１ビットのスプライト・データで表される。スプ
ライトが活動状態の場合は、スプライト・データ・ビッ
トは２進の１になり、非活動状態の場合は、スプライト
・データ・ビットは２進の０になる。マウス３０７によ
って生成され、ＸおよびＹ位置レジスタに格納された最
初のＸＹ座標は、スプライト文字３５０の左上隅３５２
がＶＤＵ３２６上に占める位置に対応することに留意さ
れたい。

【００２０】もう一度図７を参照して説明すると、グラ
フィック・コントローラ３１０に接続されたＣＲＴコン
トローラ（図示せず）は、ＶＤＵ３２６のラスタ・スキ
ャン・ビーム（図示せず）がＶＤＵ３２６上を右から左
へ、そして上から下へ移動してＶＤＵ上に画像を「ペイ
ント」するときに、ＸおよびＹ位置レジスタに格納され
た値を、そのラスタ・スキャン・ビームの位置と比較す
る。ＸおよびＹ位置レジスタに格納されたＸＹ座標が示
すスプライト文字の位置にラスタ・スキャン・ビームが
達したと判断されると、グラフィック・コントローラ３
１０は、スプライト制御線３１２を介してパレットＤＡ
Ｃ３２２に「スプライト制御信号」（ＳＣＳ）を生成
し、スプライトを活動化するとともに、スプライトＲＡ
Ｍ３２４に格納されたスプライト文字３５０を構成する
スプライト・データにアクセスする。スプライト文字３
５０の幅の分、すなわち、３２ピクセル分の間、ＳＣＳ
は活動状態を維持する。ラスタ・スキャン・ビームがス
プライト文字の１行目の最後のピクセルを通過すると、
ＳＣＳは非活動化される。このプロセスは、ラスタ・ス
キャン・ビームがスプライト文字３５０の最後の行の最
後のピクセルに達するまで、スプライト文字３５０の行
ごとに繰り返される。ＳＣＳが活動状態の間、ラスタ・
スキャン・ビームがＶＤＵ３２６上のスプライトが表示
されるピクセル位置を移動するにつれて、スプライト文
字３５０を構成するスプライト・データのビットは一度
に１ビットずつ、順次アクセスされて、スプライト制御
論理回路（図９）に入力される。これについては、後で
詳述する。

【００２１】ＶＤＵ３２６上に表示される画像を表すピ
クセル・データは、ＶＲＡＭ３１４に格納される。実施
例では、各ピクセルの色がＶＲＡＭ３１４内では２４ビ
ットのデータとして表されている。この場合、８ビット
のデータはピクセル・カラーの赤、緑、青の各成分の輝
度を表している。動作時には、８ビットの赤、緑、青の
ピクセル・データが３本の８ビット・バス３１６、３１
８、３２０を介してＶＲＡＭ３１４からパレットＤＡＣ
３２２に出力される。後述するように、このディジタル
・ピクセル・データが本発明のスプライト制御論理回路
（図９）によって処理されると、ピクセル・データはパ
レットＤＡＣ３２２によって、ＶＤＵ３２６を駆動する
ための赤、緑、青のアナログ信号に変換される。

【００２２】図９は、本発明の特徴を具体化したスプラ
イト制御論理回路４００を含むパレットＤＡＣ３２２の
実施例の略ブロック図である。前述の通り、バス３１
６、３１８、３２０を介して、ＶＲＡＭ３１４からパレ
ットＤＡＣ３２２に８ビットの赤、緑、青の各ピクセル
・データが入力される。前述の通り、スプライト文字３
５０が表示されるＶＤＵ３２６上のピクセル位置にラス
タ・スキャン・ビームが達すると、ＳＣＳが活動化さ
れ、スプライト文字データのビットが一度に１ビットず
つアクセスされる。アクセスされた各ビットはスプライ
トＲＡＭ３２４から出力され、スプライト制御論理回路
４００の３つのＸＯＲゲート４１４、４１６、４１８の
それぞれの一方の入力に信号線４０６を介して印加され
る。同様に、バス３１６、３１８、３２０上の赤、緑、
青の各ピクセル・データのＭＳＢは、信号線４０８、４
１０、４１２を介してＸＯＲゲート４１４、４１６、４
１８のそれぞれのもう一方の入力に印加されると同時
に、３つのマルチプレクサ（ＭＵＸ）４２０、４２２、
４２４のそれぞれの入力０にも印加される。ＸＯＲゲー
ト４１４、４１６、４１８の出力は、ＭＵＸ４２０、４
２２、４２４のそれぞれの入力１に印加される。ＳＣＳ
は、スプライト制御線３１２を介してＭＵＸ４２０、４
２２、４２４のそれぞれの選択（Ｓ）入力に印加され
る。その目的については、後で説明する。また、ＳＣＳ
は、スプライト制御線３１２を介してスプライトＲＡＭ
３２４にも印加される。

【００２３】ＭＵＸ４２０、４２２、４２４から出力さ
れたＭＳＢは、バス４０８、４１０、４１２上のそれぞ
れのＬＳＢと再結合されてから、ディジタル／アナログ
（Ｄ／Ａ）変換器４２６、４２８、４３０に入力され
る。Ｄ／Ａ変換器４２６、４２８、４３０は、入力され
たディジタル信号を赤、緑、青の各アナログ信号に変換
し、信号線４３２、４３４、４３６を介してＶＤＵ３２
６に入力する。

【００２４】動作時に、スプライトＲＡＭ３２４から出
力されたビットが０の場合は、対応するピクセル位置に
スプライト・カラーが表示されないことを意味し、ＸＯ
Ｒゲート４１４、４１６、４１８の出力は信号線４０
８、４１０、４１２上のＭＳＢ入力と同じになる。言い
換えれば、ＭＳＢは反転されず、ピクセルの色が下にあ
る画像の色になる。これに対して、スプライトＲＡＭ３
２４から信号線４０６上に出力されたビットが１の場合
は、対応するピクセル位置にスプライト・カラーが表示
されることを意味し、ＸＯＲゲート４１４、４１６、４
１８は、信号線４０８、４１０、４１２上でそれぞれの
ゲートに入力された赤、緑、青の各カラー成分のＭＳＢ
を反転する。

【００２５】実施例では、対応するピクセル位置でスプ
ライト文字が活動状態になっているかどうかに応じて、
ＭＵＸ４２０、４２２、４２４からＤ／Ａ変換器４２
６、４２８、４３０に出力される赤、緑、青の各ピクセ
ル・データ成分について、ＸＯＲが取られたＭＳＢ（Ｍ
ＵＸ４２０、４２２、４２４の入力１に印加される）ま
たはＸＯＲが取られていないＭＳＢ（ＭＵＸ４２０、４
２２、４２４の入力０に印加される）を選択する際にＳ
ＣＳを使用している。つまり、スプライト文字３５０が
画像の上にオーバレイされるＶＤＵ３２４上の任意の位
置にラスタが存在すると、グラフィック・コントローラ
３１０はＳＣＳを活動化し、それにより、ＸＯＲが取ら
れたＭＳＢ（入力１）がＭＵＸ４２０、４２２、４２４
のそれぞれから出力される。この場合、ＸＯＲが取られ
たＭＳＢは、信号線４０６上のスプライト・データ・ビ
ットの状態に応じて反転される場合もあれば反転されな
い場合もある。これに対して、ＳＣＳが活動状態になっ
ていない場合、すなわち、スプライト文字を表示しない
場合は、ＸＯＲが取られていないＭＳＢ（入力０）が選
択され、ＭＵＸ４２０、４２２、４２４のそれぞれから
出力される。その結果、スプライト・カラーをＶＤＵ３
２６上に表示するとき、すなわち、ＳＣＳが活動状態
で、信号線４０６上のスプライト・データ・ビットが１
の場合は、赤、緑、青の各ピクセル・データ成分のＭＳ
Ｂが反転される。

【００２６】以下の表Ｉに詳しく示すように、ＸＯＲゲ
ート４１４、４１６、４１８、およびＭＵＸ４２０、４
２２、４２４を含むスプライト制御論理回路４００によ
り、スプライト・カラーはいつでも下にある画像を背景
にしてはっきり見えるようになる。たとえば、ＳＣＳ信
号が非活動状態であれば、その間はＭＵＸ４２０、４２
２、４２４のそれぞれの入力０が選択され、信号線４０
８、４１０、４１２上のＭＳＢがＭＵＸ４２０、４２
２、４２４からＤ／Ａ変換器４２６、４２８、４３０に
出力されるようになる。これに対して、ＳＣＳが活動状
態の場合は、ＭＵＸ４２０、４２２、４２４のそれぞれ
の入力１が選択され、ＭＵＸ４２０、４２２、４２４の
出力の状態は信号線４０６上のスプライト・データ・ビ
ットの状態によって制御される。したがって、信号線４
０６上のスプライト・データ・ビットが１であれば、Ｘ
ＯＲゲート４１４、４１６、４１８は信号線４０８、４
１０、４１２上でそれぞれのゲートに入力されるＭＳＢ
を反転し、ＭＵＸ４２０、４２２、４２４から出力さ
れ、Ｄ／Ａ変換器４２６、４２８、４３０に入力される
信号はＭＳＢ４０８、４１０、４１２の反転形になる。
信号線４０６上のスプライト・データ・ビットが０（ス
プライト文字が非活動状態）の場合は、ＸＯＲゲート４
１４、４１６、４１８の出力は信号線４０８、４１０、
４１２上のＭＳＢと同じになる。前述の通り、ＭＵＸ４
２０、４２２、４２４の出力は、バス３１６、３１８、
３２０上のＬＳＢと再結合されてから、Ｄ／Ａ変換器４
２６、４２８、４３０に入力される。

【００２７】以下の表Ｉは、上記の本発明の動作を示す
真理値表である。

【００２８】

【表１】

【００２９】図４ないし図６に示した例を使用して説明
すると、表示画像を構成するピクセルの色が１６進の８
０８０８０で表される場合、バス３１６、３１８、３２
０のそれぞれにある２進の１０００００００という値が
スプライト制御論理回路４００に入力される。各カラー
成分のＭＳＢ（この場合は１）は、信号線４０８、４１
０、４１２を介してＸＯＲゲート４１４、４１６、４１
８の一方の入力に入力されると同時に、ＭＵＸ４２０、
４２２、４２４のそれぞれの入力０にも入力される。し
たがって、信号線３１２上のＳＣＳが非活動状態の場合
は、ＭＵＸ４２０、４２２、４２４の入力０が選択さ
れ、ＭＵＸ４２０、４２２、４２４のそれぞれから１が
出力されて対応するＬＳＢと再結合され、中間調グレー
・カラーに相当する１６進の８０８０８０からなるピク
セル・データがＤ／Ａ変換器４２６、４２８、４３０に
入力される。

【００３０】ＳＣＳ信号が活動状態の場合は、ＭＵＸ４
２０、４２２、４２４の入力１が選択され、特定のピク
セル位置でスプライト文字が非活動状態（スプライト・
データ・ビット＝０）か活動状態（スプライト・データ
・ビット＝１）かによって、ＭＵＸの出力の状態が決ま
る。たとえば、スプライト文字３５０が非活動状態であ
る場合は、ＸＯＲゲート４１４、４１６、４１８のそれ
ぞれのもう一方の入力に０が入力され、ＸＯＲゲート４
１４、４１６、４１８の出力と、さらにＭＵＸ４２０、
４２２、４２４の出力を駆動して１にする。この場合
も、ＭＵＸ４２０、４２２、４２４から出力されたＭＳ
Ｂが対応するＬＳＢと再結合されると、中間調グレー・
カラーに相当する１６進の８０８０８０からなるピクセ
ル・データがまとめてＤ／Ａ変換器４２６、４２８、４
３０に入力される。

【００３１】これに対して、ＳＣＳ信号が活動状態の場
合は、ＭＵＸ４２０、４２２、４２４の入力１が選択さ
れ、特定のピクセル位置でスプライト文字が活動状態か
非活動状態かによって、出力が決まる。たとえば、スプ
ライト文字３５０が活動状態である場合は、ＸＯＲゲー
ト４１４、４１６、４１８のそれぞれのもう一方の入力
に１が入力され、ＸＯＲゲート４１４、４１６、４１８
の出力と、さらにＭＵＸ４２０、４２２、４２４の出力
を駆動して０にする。この場合は、ＭＳＢが対応するＬ
ＳＢと再結合されると、黒に相当する１６進の００００
００からなるピクセル・データがまとめてＤ／Ａ変換器
４２６、４２８、４３０に入力される。

【００３２】上記の最後のケースでは、先行技術のＸＯ
Ｒスプライト法と同様に、下にある画像を構成するピク
セル・データの全ビットを反転してスプライト・ピクセ
ル・カラーを導出した場合、得られるスプライト・ピク
セル・データは中間調グレー・カラーに相当する１６進
の７Ｆ７Ｆ７Ｆで構成されるため、中間調グレーの画像
にオーバレイしたときにはっきり見えない恐れがあるこ
とに留意されたい。

【００３３】本発明の精神および範囲を逸脱せずに本発
明の変形態様が可能であることに留意されたい。たとえ
ば、各カラー成分のＭＳＢの反転は、ディジタル・ピク
セル・データを表示装置３２６用のアナログ・データに
変換する直前に行うか、ピクセル・データをフレーム・
バッファＶＲＡＭ３１４に格納している間に行うことが
できる。さらに、本発明の方法は、現在の２４ビットの
表示システムだけでなく、他の解像度のシステムでも使
用可能である。しかも、ＸＯＲゲート４１４、４１６、
４１８は、スプライトの色をピクセル・データの色に対
して相対的に変更するような他のゲート選択手段で置き
換えてもよい。また、本発明の各種コンポーネントを、
ＶＤＵ、グラフィック・コントローラ、またはその他の
表示システム・コンポーネントの一部として組み込むこ
とが可能であることにも留意されたい。

【００３４】本発明の実施例を図示し説明してきたが、
上記の開示ではある程度の変形、変更、および置換を予
定しており、特定の例では他の特徴を使用せずに本発明
の一部の特徴を使用することになる。したがって、特許
請求の範囲は広くしかも本発明の範囲と一致するように
解釈することが妥当である。

【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００３６】（１）コンピュータ表示システムのビデオ
表示装置（ＶＤＵ）上に表示された画像にオーバレイし
たときにスプライトがはっきり見えるようにする方法に
おいて、前記画像の各ピクセルの色が、ディジタル・ピ
クセル・データとして前記コンピュータ表示システムの
ビデオ・ランダム・アクセス・メモリ（ＶＲＡＭ）に格
納され、前記方法が、前記ＶＤＵ上のピクセル位置を表
示するステップと、前記ピクセル位置の表示に対する応
答として、前記表示ピクセル位置に表示される前記画像
のピクセルに対応するピクセル・データを前記ＶＲＡＭ
から出力するステップと、前記スプライトのピクセルを
前記出力画像ピクセルにオーバレイするという決定に対
する応答として、第一の制御信号を活動化するステップ
と、前記第一の制御信号の活動化と、前記出力画像ピク
セルにオーバレイする前記スプライト・ピクセルを表示
するという決定に対する応答として、第二の制御信号を
活動化するステップと、前記第二の制御信号の活動化に
対する応答として、前記出力ピクセル・データの各カラ
ー成分の最上位のビット（ＭＳＢ）を反転するステップ
と、前記反転の後に、前記出力ピクセル・データの各カ
ラー成分を前記ＶＤＵを駆動するためのアナログ形式に
変換するステップとを含む方法。（２）コンピュータ・システムの表示画面に表示された
画像にオーバレイされたスプライトの色が、前記画像カ
ラーを構成する赤、緑、青の各成分の全範囲の少なくと
も５０％分、前記画像カラーからずれるようにする方法
において、前記画像カラーの赤、緑、青の各成分が、デ
ィジタル形式で前記コンピュータ・システムのビデオ・
ランダム・アクセス・メモリに格納され、前記方法が、
前記表示画面上の位置を表示するステップと、前記スプ
ライトを前記表示位置に表示するかどうかを決定するス
テップと、前記スプライトを前記表示位置に表示すると
いう決定に対する応答として、前記画像カラーの赤、
緑、青の各成分のディジタル・データの最上位のビット
（ＭＳＢ）を反転するステップと、前記画像カラーの
赤、緑、青の各成分のディジタル・データの前記反転Ｍ
ＳＢを前記画像カラーの赤、緑、青の各成分のディジタ
ル・データの最下位のビット（ＬＳＢ）と再結合して、
前記スプライト・カラーの赤、緑、青の各成分に対応す
るディジタル・データを生成するステップと、前記スプ
ライト・カラーを前記表示位置に表示するステップとを
含む方法。（３）表示システムでスプライトの色を調整するための
装置において、前記スプライトの座標を格納するための
座標格納手段と、前記表示システムの表示手段上に表示
する画像を表す複数のビットを格納するための表示画像
記憶手段と、前記座標格納手段および前記表示画像記憶
手段に電気的に連結された、前記スプライトを活動化す
るためのスプライト活動化手段と、前記スプライトの形
状を定義するピクセルの状態を表す複数のビットを格納
するためのスプライト記憶手段と、前記表示画像記憶手
段および前記スプライト記憶手段に電気的に連結された
前記スプライト活動化手段に対する応答として、前記ス
プライトの色を選択するためのカラー選択手段と、前記
表示画像記憶手段から前記カラー選択手段に前記複数の
ビットを転送するための手段と、前記スプライト記憶手
段から前記カラー選択手段に前記複数のビットを転送す
るための手段とを含む装置。（４）前記座標格納手段が、前記スプライトのＸおよび
Ｙ座標を格納するために、前記表示システムのグラフィ
ック・コントローラ内に複数のレジスタを含むことを特
徴とする、上記（３）に記載の装置。（５）前記スプライト活動化手段が、前記スプライト座
標でラスタを検出するための検出手段と、前記スプライ
ト座標で前記ラスタを検出したときに前記スプライトの
色の表示および選択を実行するためのスプライト制御信
号を生成するための生成手段とを含むことを特徴とす
る、上記（３）に記載の装置。（６）前記表示画像記憶手段が、ビデオ・ランダム・ア
クセス・メモリ（ＶＲＡＭ）を含むことを特徴とする、
上記（４）に記載の装置。（７）前記検出手段が、表示制御装置を含むことを特徴
とする、上記（５）に記載の装置。（８）前記生成手段が、グラフィック・コントローラを
含むことを特徴とする、上記（５）に記載の装置。（９）前記表示画像記憶手段内の前記ビットが、３つの
カラー成分のビットを含むことを特徴とする、上記
（３）に記載の装置。（１０）前記ビットを転送するため手段の各々が、ビデ
オ・ランダム・アクセス・メモリ（ＶＲＡＭ）内のシフ
ト・レジスタを含むことを特徴とする、上記（３）に記
載の装置。（１１）コンピュータ表示システムのビデオ表示装置
（ＶＤＵ）上に表示された画像にオーバレイされたスプ
ライトがはっきり見えるようにするための装置におい
て、前記画像の各ピクセルの色が、ディジタル・ピクセ
ル・データとして前記コンピュータ表示システムのビデ
オ・ランダム・アクセス・メモリ（ＶＲＡＭ）に格納さ
れ、前記方法が、前記ＶＤＵ上のピクセル位置を表示す
るためのピクセル位置表示手段と、前記ピクセル位置表
示手段に接続され、前記ピクセル位置の表示に対する応
答として、前記表示ピクセル位置に表示する前記画像の
ピクセルに対応するピクセル・データを前記ＶＲＡＭか
ら出力するための手段と、前記スプライトのピクセルを
前記出力画像ピクセルにオーバレイするという決定に対
する応答として、第一の制御信号を活動化するための手
段と、前記第一の制御信号の活動化と、前記出力画像ピ
クセルにオーバレイする前記スプライト・ピクセルを表
示するという決定に対する応答として、第二の制御信号
を活動化するための手段と、前記第二の制御信号の活動
化に対する応答として、前記出力ピクセル・データの各
カラー成分の最上位のビット（ＭＳＢ）を反転するため
の手段と、前記出力ピクセル・データの各カラー成分を
前記ＶＤＵを駆動するためのアナログ形式に変換するた
めの手段とを含む装置。（１２）ビデオ表示装置（ＶＤＵ）と、前記ＶＤＵ上に
表示する画像を構成するピクセルを格納し、前記ピクセ
ルを一度に１つずつ出力するためのビデオ・ランダム・
アクセス・メモリ（ＶＲＡＭ）とを含むコンピュータ表
示システムにおいて、前記表示画像にオーバレイするス
プライトの色を制御するための装置であって、前記装置
が、前記対応するピクセルが活動状態かどうかを示すた
めに、前記スプライトのピクセルに対応する複数のスプ
ライト・データ・ビットを格納するためのスプライト・
ランダム・アクセス・メモリ（ＲＡＭ）と、前記ＶＲＡ
Ｍから出力された画像ピクセルの第一のカラー成分の最
上位のビット（ＭＳＢ）を受け取るために前記ＶＲＡＭ
に接続された第一の入力と、前記スプライトＲＡＭの出
力に接続された第二の入力を有する第一の排他的ＯＲ
（ＸＯＲ）ゲートと、前記出力ピクセルの第二のカラー
成分のＭＳＢを受け取るために接続された第一の入力
と、前記スプライトＲＡＭの信号を受け取るために接続
された第二の入力を有する第二のＸＯＲゲートと、前記
出力ピクセルの第三のカラー成分のＭＳＢを受け取るた
めに接続された第一の入力と、前記スプライトＲＡＭの
信号を受け取るために接続された第二の入力を有する第
三のＸＯＲゲートと、前記第一のカラー成分のＭＳＢを
受け取るために接続された第一の入力と、前記第一のＸ
ＯＲゲートの出力に接続された第二の入力と、前記グラ
フィック・コントローラからスプライト制御信号を受け
取るために接続された選択入力とを有する第一のマルチ
プレクサ（ＭＵＸ）であって、前記スプライト制御信号
が非活動状態のときに前記第一のＭＵＸの前記第一の入
力に印加された信号が前記第一のＭＵＸから出力され、
前記スプライト制御信号が活動状態のときに前記第一の
ＭＵＸの前記第二の入力に印加された信号が前記第一の
ＭＵＸから出力される第一のマルチプレクサ（ＭＵＸ）
と、前記第二のカラー成分のＭＳＢを受け取るために接
続された第一の入力と、前記第二のＸＯＲゲートの出力
に接続された第二の入力と、前記スプライト制御信号を
受け取るために接続された選択入力とを含む第二のＭＵ
Ｘであって、前記スプライト制御信号が非活動状態のと
きに前記第二のＭＵＸの前記第一の入力に印加された信
号が前記第二のＭＵＸから出力され、前記スプライト制
御信号が活動状態のときに前記第二のＭＵＸの前記第二
の入力に印加された信号が前記第二のＭＵＸから出力さ
れる第二のＭＵＸと、前記第三のカラー成分のＭＳＢを
受け取るために接続された第一の入力と、前記第三のＸ
ＯＲゲートの出力に接続された第二の入力と、前記スプ
ライト制御信号を受け取るために接続された選択入力と
を含む第三のＭＵＸであって、前記スプライト制御信号
が非活動状態のときに前記第三のＭＵＸの前記第一の入
力に印加された信号が前記第三のＭＵＸから出力され、
前記スプライト制御信号が活動状態のときに前記第三の
ＭＵＸの前記第二の入力に印加された信号が前記第三の
ＭＵＸから出力される第三のＭＵＸとを含み、前記スプ
ライトＲＡＭの信号が活動状態のときは、前記第一、第
二、および第三のカラー成分のＭＳＢが前記第一、第
二、および第三のＸＯＲゲートによって反転され、前記
スプライトＲＡＭの信号が非活動状態のときは、前記第
一、第二、および第三のカラー成分のＭＳＢが前記ＸＯ
Ｒゲートを通過することを特徴とする装置。（１３）前記第一のＭＵＸから出力された前記信号を受
け取るために接続されたＭＳＢ入力と、それぞれが前記
出力ピクセル・データ・ワードの前記第一のカラー成分
の複数の最下位のビット（ＬＳＢ）のうちの１つを受け
取るために接続された複数のＬＳＢ入力とを有する第一
のディジタル／アナログ（Ｄ／Ａ）変換器と、前記第二
のＭＵＸから出力された前記信号を受け取るために接続
されたＭＳＢ入力と、それぞれが前記出力ピクセル・デ
ータ・ワードの前記第二のカラー成分の複数のＬＳＢの
うちの１つを受け取るために接続された複数のＬＳＢ入
力とを有する第二のＤ／Ａ変換器と、前記第三のＭＵＸ
から出力された前記信号を受け取るために接続されたＭ
ＳＢ入力と、それぞれが前記出力ピクセル・データ・ワ
ードの前記第三のカラー成分の複数のＬＳＢのうちの１
つを受け取るために接続された複数のＬＳＢ入力とを有
する第三のＤ／Ａ変換器とをさらに含み、前記第一、第
二、および第三のＤ／Ａ変換器が、それぞれに入力され
たディジタル信号を前記ＶＤＵを駆動するための前記第
一、第二、および第三のカラー成分のアナログ形式に変
換することを特徴とする、上記（１２）に記載の装置。（１４）コンピュータ表示システムのビデオ表示装置
（ＶＤＵ）上に表示された画像の一部分にオーバレイし
たスプライトが前記表示画像からはっきり区別できるよ
うに、前記スプライトのピクセルの色を制御するための
装置において、前記コンピュータ表示システムが、前記
スプライトがオーバレイされた前記画像部分に対応する
前記ＶＤＵ上のピクセル位置に前記ＶＤＵのラスタ・ス
キャン・ビームがあたっているときにスプライト制御信
号を活動化するためのグラフィック・コントローラと、
前記画像の各ピクセルが少なくとも１つのカラー成分を
構成する１つの画像ピクセル・データ・ワードとして格
納されるように前記画像をディジタル形式で格納し、前
記ラスタ・スキャン・ビームのピクセル位置に表示され
る画像ピクセルの画像ピクセル・データ・ワードを出力
するためのビデオ・ランダム・アクセス・メモリ（ＶＲ
ＡＭ）とを含み、前記装置が、複数のスプライト・デー
タ・ビットを格納するためのスプライト・ランダム・ア
クセス・メモリ（ＲＡＭ）であって、前記スプライト・
データ・ビットのそれぞれが前記スプライト・ピクセル
の１つに対応して、前記スプライト・ピクセルのうちの
前記対応ピクセルが活動状態になっているかどうかを示
すようなスプライト・ランダム・アクセス・メモリ（Ｒ
ＡＭ）と、前記出力画像ピクセル・データ・ワードのう
ちの少なくとも１つのカラー成分の最上位のビット（Ｍ
ＳＢ）を受け取るために前記ＶＲＡＭに電気的に接続さ
れた第一の入力と、前記スプライトＲＡＭの出力に電気
的に接続された第二の入力とを有する少なくとも１つの
論理ゲートと、前記出力画像ピクセル・データ・ワード
のうちの少なくとも１つのカラー成分のＭＳＢを受け取
るために前記ＶＲＡＭに電気的に接続された第一の入力
と、前記少なくとも１つの論理ゲートの出力に電気的に
接続された第二の入力と、前記グラフィック・コントロ
ーラから前記スプライト制御信号を受け取るために前記
グラフィック・コントローラに電気的に接続された第三
の入力とを有する少なくとも１つの論理回路とを含み、
前記スプライト制御論理信号が活動状態になっているこ
とに対する応答として、前記スプライトＲＡＭが、前記
少なくとも１つの論理ゲートの前記第二の入力に、前記
ラスタ・スキャン・ビームのピクセル位置に対応する前
記スプライト・データ・ビットの１つを出力し、前記ス
プライト・データ・ビットのうちの前記出力ビットが０
を含むことに対する応答として、前記少なくとも１つの
論理ゲートが、前記出力画像ピクセル・データ・ワード
の前記少なくとも１つのカラー成分のＭＳＢを出力し、
前記スプライト・データ・ビットのうちの前記出力ビッ
トが１を含むことに対する応答として、前記少なくとも
１つの論理ゲートが、前記出力画像ピクセル・データ・
ワードの前記少なくとも１つのカラー成分のＭＳＢを反
転し、前記出力画像ピクセル・データ・ワードの前記少
なくとも１つのカラー成分の反転ＭＳＢを出力し、前記
スプライト制御信号が非活動状態になっていることに対
する応答として、前記少なくとも１つの論理回路が、そ
の論理回路の前記第一の入力に印加された信号を出力
し、さらに、前記スプライト制御信号が活動状態になっ
ていることに対する応答として、前記少なくとも１つの
論理回路が、その論理回路の前記第二の入力に印加され
た信号を出力することを特徴とする装置。（１５）前記第一の論理回路から出力された前記信号を
受け取るために接続されたＭＳＢ入力と、それぞれが前
記出力画像ピクセル・データ・ワードの前記少なくとも
１つのカラー成分の複数の最下位のビット（ＬＳＢ）の
うちの１つを受け取るために接続された複数のＬＳＢ入
力とを有する少なくとも１つのディジタル／アナログ
（Ｄ／Ａ）変換器であって、そのＤ／Ａ変換器に入力さ
れた前記少なくとも１つのカラー成分を前記ＶＤＵを駆
動するためのアナログ形式に変換する少なくとも１つの
ディジタル／アナログ（Ｄ／Ａ）変換器をさらに含むこ
とを特徴とする、上記（１４）に記載の装置。（１６）前記少なくとも１つの論理ゲートが、排他的Ｏ
Ｒ（ＸＯＲ）ゲートを含むことを特徴とする、上記（１
４）に記載の装置。（１７）前記少なくとも１つの論理回路が、２×１マル
チプレクサ（ＭＵＸ）を含むことを特徴とする、上記
（１４）に記載の装置。（１８）前記少なくとも１つの論理回路のそれぞれの前
記第三の入力が、選択入力を含むことを特徴とする、上
記（１７）に記載の装置。（１９）コンピュータ表示システムのビデオ表示装置
（ＶＤＵ）上に表示された画像にオーバレイしたスプラ
イトがいつでも前記表示画像からはっきり区別できるよ
うに、前記スプライトの色を制御するための装置におい
て、前記コンピュータ表示システムが、前記スプライト
の表示を開始するためのスプライト制御信号を選択的に
活動化するためのグラフィック・コントローラと、前記
画像の各ピクセルが第一、第二、および第三のカラー成
分を含む１つのピクセル・データ・ワードによって表さ
れるディジタル形式で前記画像を格納し、ピクセル・デ
ータ・ワードを順次出力するためのビデオ・ランダム・
アクセス・メモリ（ＶＲＡＭ）とを含み、前記装置が、
複数のスプライト・データ・ビットを格納するためのス
プライト・ランダム・アクセス・メモリ（ＲＡＭ）であ
って、前記スプライト・データ・ビットのそれぞれが前
記スプライトの１つのピクセルに対応して、前記対応ス
プライト・ピクセルが活動状態になっているかどうかを
示すようなスプライト・ランダム・アクセス・メモリ
（ＲＡＭ）と、前記ＶＲＡＭから出力されたピクセル・
データ・ワードの前記第一のカラー成分のＭＳＢを受け
取るために前記ＶＲＡＭに電気的に接続された第一の入
力と、前記スプライトＲＡＭの出力に電気的に接続され
た第二の入力とを有する第一の論理ゲートと、前記出力
ピクセル・データ・ワードの前記第二のカラー成分のＭ
ＳＢを受け取るために前記ＶＲＡＭに電気的に接続され
た第一の入力と、前記スプライトＲＡＭの出力に電気的
に接続された第二の入力とを有する第二の論理ゲート
と、前記出力ピクセル・データ・ワードの前記第三のカ
ラー成分のＭＳＢを受け取るために前記ＶＲＡＭに電気
的に接続された第一の入力と、前記スプライトＲＡＭの
出力に電気的に接続された第二の入力とを有する第三の
論理ゲートと、前記出力ピクセル・データ・ワードの前
記第一のカラー成分のＭＳＢを受け取るために前記ＶＲ
ＡＭに電気的に接続された第一の入力と、前記第一の論
理ゲートの出力に電気的に接続された第二の入力と、前
記グラフィック・コントローラから前記スプライト制御
信号を受け取るために前記グラフィック・コントローラ
に電気的に接続された第三の入力とを有する第一の論理
回路と、前記出力ピクセル・データ・ワードの前記第二
のカラー成分のＭＳＢを受け取るために前記ＶＲＡＭに
電気的に接続された第一の入力と、前記第二の論理ゲー
トの出力に電気的に接続された第二の入力と、前記グラ
フィック・コントローラから前記スプライト制御信号を
受け取るために前記グラフィック・コントローラに電気
的に接続された第三の入力とを有する第二の論理回路
と、前記出力ピクセル・データ・ワードの前記第三のカ
ラー成分のＭＳＢを受け取るために前記ＶＲＡＭに電気
的に接続された第一の入力と、前記第三の論理ゲートの
出力に電気的に接続された第二の入力と、前記グラフィ
ック・コントローラから前記スプライト制御信号を受け
取るために前記グラフィック・コントローラに電気的に
接続された第三の入力とを有する第三の論理回路とを含
み、前記スプライト制御論理信号が活動状態になってい
ることに対する応答として、前記スプライトＲＡＭが、
前記第一、第二、および第三の論理ゲートのそれぞれの
前記第二の入力に、前記スプライト・データ・ビットの
１つを出力し、前記スプライト・データ・ビットのうち
の前記出力ビットが、前記対応スプライト・ピクセルが
非活動状態であることを示していることに対する応答と
して、前記第一、第二、および第三の論理ゲートが、前
記出力ピクセル・データ・ワードの前記第一、第二、お
よび第三のカラー成分のＭＳＢを出力し、前記スプライ
ト・データ・ビットのうちの前記出力ビットが、前記対
応スプライト・ピクセルが活動状態であることを示して
いることに対する応答として、前記第一、第二、および
第三の論理ゲートが、前記出力ピクセル・データ・ワー
ドの前記第一、第二、および第三のカラー成分のＭＳＢ
を反転し、前記出力ピクセル・データ・ワードの前記第
一、第二、および第三のカラー成分の反転ＭＳＢを出力
し、前記スプライト制御信号が非活動状態になっている
ことに対する応答として、前記第一、第二、および第三
の論理回路が、その論理回路の前記第一の入力に印加さ
れた信号を出力し、さらに、前記スプライト制御信号が
活動状態になっていることに対する応答として、前記第
一、第二、および第三の論理回路が、その論理回路の前
記第二の入力に印加された信号を出力することを特徴と
する装置。（２０）前記第一の論理回路から出力された前記信号を
受け取るために接続されたＭＳＢ入力と、それぞれが前
記出力ピクセル・データ・ワードの前記第一のカラー成
分の複数の最下位のビット（ＬＳＢ）のうちの１つを受
け取るために接続された複数のＬＳＢ入力とを有する第
一のディジタル／アナログ（Ｄ／Ａ）変換器と、前記第
二の論理回路から出力された前記信号を受け取るために
接続されたＭＳＢ入力と、それぞれが前記出力ピクセル
・データ・ワードの前記第二のカラー成分の複数のＬＳ
Ｂのうちの１つを受け取るために接続された複数のＬＳ
Ｂ入力とを有する第二のＤ／Ａ変換器と、前記第三の論
理回路から出力された前記信号を受け取るために接続さ
れたＭＳＢ入力と、それぞれが前記出力ピクセル・デー
タ・ワードの前記第三のカラー成分の複数のＬＳＢのう
ちの１つを受け取るために接続された複数のＬＳＢ入力
とを有する第三のＤ／Ａ変換器とをさらに含み、前記第
一、第二、および第三のＤ／Ａ変換器が、それぞれのＤ
／Ａ変換器に入力されたディジタル信号を前記ＶＤＵを
駆動するための前記第一、第二、および第三のカラー成
分のアナログ形式に変換することを特徴とする、上記
（１９）に記載の装置。

【図面の簡単な説明】

【図１】先行技術のＸＯＲスプライトの操作図である。

【図２】先行技術のＸＯＲスプライトの操作の図であ
る。

【図３】先行技術のＸＯＲスプライトの操作の図であ
る。

【図４】本発明により実現したＸＯＲスプライトの操作
の図である。

【図５】本発明により実現したＸＯＲスプライトの操作
の図である。

【図６】本発明により実現したＸＯＲスプライトの操作
の図である。

【図７】本発明の特徴を具体化した表示システムの略ブ
ロック図である。

【図８】図７の表示システムのスプライト・ランダム・
アクセス・メモリに格納されているスプライト文字の図
である。

【図９】本発明の特徴を具体化した図７の表示システム
のパレットＤＡＣの略ブロック図である。

【符号の説明】

３００パーソナル・コンピュータ・システム３０２中央演算処理装置（ＣＰＵ）３０４システム・ランダム・アクセス・メモリ（ＲＡ
Ｍ）３０６バス・コントローラ３０７マウス３０８その他の装置３１０グラフィック・コントローラ３１２スプライト制御線３１４フレーム・バッファ（ＶＲＡＭ）３２２パレットＤＡＣ３２４スプライト・ランダム・アクセス・メモリ（Ｒ
ＡＭ）３２６ビデオ表示装置（ＶＤＵ）

フロントページの続き (72)発明者アール・マイケル・ウエストアメリカ合衆国05446 バーモント州コルチェスターキャリッジ・ヒル 10

Claims

【特許請求の範囲】

【請求項１】コンピュータ表示システムのビデオ表示装
置（ＶＤＵ）上に表示された画像にオーバレイしたとき
にスプライトがはっきり見えるようにする方法におい
て、前記画像の各ピクセルの色が、ディジタル・ピクセ
ル・データとして前記コンピュータ表示システムのビデ
オ・ランダム・アクセス・メモリ（ＶＲＡＭ）に格納さ
れ、前記方法が、前記ＶＤＵ上のピクセル位置を表示するステップと、前記ピクセル位置の表示に対する応答として、前記表示
ピクセル位置に表示される前記画像のピクセルに対応す
るピクセル・データを前記ＶＲＡＭから出力するステッ
プと、前記スプライトのピクセルを前記出力画像ピクセルにオ
ーバレイするという決定に対する応答として、第一の制
御信号を活動化するステップと、前記第一の制御信号の活動化と、前記出力画像ピクセル
にオーバレイする前記スプライト・ピクセルを表示する
という決定に対する応答として、第二の制御信号を活動
化するステップと、前記第二の制御信号の活動化に対する応答として、前記
出力ピクセル・データの各カラー成分の最上位のビット
（ＭＳＢ）を反転するステップと、前記反転の後に、前記出力ピクセル・データの各カラー
成分を前記ＶＤＵを駆動するためのアナログ形式に変換
するステップとを含む方法。
【請求項２】コンピュータ・システムの表示画面に表示
された画像にオーバレイされたスプライトの色が、前記
画像カラーを構成する赤、緑、青の各成分の全範囲の少
なくとも５０％分、前記画像カラーからずれるようにす
る方法において、前記画像カラーの赤、緑、青の各成分
が、ディジタル形式で前記コンピュータ・システムのビ
デオ・ランダム・アクセス・メモリに格納され、前記方
法が、前記表示画面上の位置を表示するステップと、前記スプライトを前記表示位置に表示するかどうかを決
定するステップと、前記スプライトを前記表示位置に表示するという決定に
対する応答として、前記画像カラーの赤、緑、青の各成
分のディジタル・データの最上位のビット（ＭＳＢ）を
反転するステップと、前記画像カラーの赤、緑、青の各成分のディジタル・デ
ータの前記反転ＭＳＢを前記画像カラーの赤、緑、青の
各成分のディジタル・データの最下位のビット（ＬＳ
Ｂ）と再結合して、前記スプライト・カラーの赤、緑、
青の各成分に対応するディジタル・データを生成するス
テップと、前記スプライト・カラーを前記表示位置に表示するステ
ップとを含む方法。
【請求項３】表示システムでスプライトの色を調整する
ための装置において、前記スプライトの座標を格納する
ための座標格納手段と、前記表示システムの表示手段上に表示する画像を表す複
数のビットを格納するための表示画像記憶手段と、前記座標格納手段および前記表示画像記憶手段に電気的
に連結された、前記スプライトを活動化するためのスプ
ライト活動化手段と、前記スプライトの形状を定義するピクセルの状態を表す
複数のビットを格納するためのスプライト記憶手段と、前記表示画像記憶手段および前記スプライト記憶手段に
電気的に連結された前記スプライト活動化手段に対する
応答として、前記スプライトの色を選択するためのカラ
ー選択手段と、前記表示画像記憶手段から前記カラー選択手段に前記複
数のビットを転送するための手段と、前記スプライト記憶手段から前記カラー選択手段に前記
複数のビットを転送するための手段とを含む装置。
【請求項４】前記座標格納手段が、前記スプライトのＸ
およびＹ座標を格納するために、前記表示システムのグ
ラフィック・コントローラ内に複数のレジスタを含むこ
とを特徴とする、請求項３に記載の装置。
【請求項５】前記スプライト活動化手段が、前記スプライト座標でラスタを検出するための検出手段
と、前記スプライト座標で前記ラスタを検出したときに前記
スプライトの色の表示および選択を実行するためのスプ
ライト制御信号を生成するための生成手段とを含むこと
を特徴とする、請求項３に記載の装置。
【請求項６】前記表示画像記憶手段が、ビデオ・ランダ
ム・アクセス・メモリ（ＶＲＡＭ）を含むことを特徴と
する、請求項４に記載の装置。
【請求項７】前記検出手段が、表示制御装置を含むこと
を特徴とする、請求項５に記載の装置。
【請求項８】前記生成手段が、グラフィック・コントロ
ーラを含むことを特徴とする、請求項５に記載の装置。
【請求項９】前記表示画像記憶手段内の前記ビットが、
３つのカラー成分のビットを含むことを特徴とする、請
求項３に記載の装置。
【請求項１０】前記ビットを転送するため手段の各々
が、ビデオ・ランダム・アクセス・メモリ（ＶＲＡＭ）
内のシフト・レジスタを含むことを特徴とする、請求項
３に記載の装置。
【請求項１１】コンピュータ表示システムのビデオ表示
装置（ＶＤＵ）上に表示された画像にオーバレイされた
スプライトがはっきり見えるようにするための装置にお
いて、前記画像の各ピクセルの色が、ディジタル・ピク
セル・データとして前記コンピュータ表示システムのビ
デオ・ランダム・アクセス・メモリ（ＶＲＡＭ）に格納
され、前記方法が、前記ＶＤＵ上のピクセル位置を表示するためのピクセル
位置表示手段と、前記ピクセル位置表示手段に接続され、前記ピクセル位
置の表示に対する応答として、前記表示ピクセル位置に
表示する前記画像のピクセルに対応するピクセル・デー
タを前記ＶＲＡＭから出力するための手段と、前記スプライトのピクセルを前記出力画像ピクセルにオ
ーバレイするという決定に対する応答として、第一の制
御信号を活動化するための手段と、前記第一の制御信号の活動化と、前記出力画像ピクセル
にオーバレイする前記スプライト・ピクセルを表示する
という決定に対する応答として、第二の制御信号を活動
化するための手段と、前記第二の制御信号の活動化に対する応答として、前記
出力ピクセル・データの各カラー成分の最上位のビット
（ＭＳＢ）を反転するための手段と、前記出力ピクセル・データの各カラー成分を前記ＶＤＵ
を駆動するためのアナログ形式に変換するための手段と
を含む装置。
【請求項１２】ビデオ表示装置（ＶＤＵ）と、前記ＶＤ
Ｕ上に表示する画像を構成するピクセルを格納し、前記
ピクセルを一度に１つずつ出力するためのビデオ・ラン
ダム・アクセス・メモリ（ＶＲＡＭ）とを含むコンピュ
ータ表示システムにおいて、前記表示画像にオーバレイ
するスプライトの色を制御するための装置であって、前
記装置が、前記対応するピクセルが活動状態かどうかを示すため
に、前記スプライトのピクセルに対応する複数のスプラ
イト・データ・ビットを格納するためのスプライト・ラ
ンダム・アクセス・メモリ（ＲＡＭ）と、前記ＶＲＡＭから出力された画像ピクセルの第一のカラ
ー成分の最上位のビット（ＭＳＢ）を受け取るために前
記ＶＲＡＭに接続された第一の入力と、前記スプライト
ＲＡＭの出力に接続された第二の入力を有する第一の排
他的ＯＲ（ＸＯＲ）ゲートと、前記出力ピクセルの第二のカラー成分のＭＳＢを受け取
るために接続された第一の入力と、前記スプライトＲＡ
Ｍの信号を受け取るために接続された第二の入力を有す
る第二のＸＯＲゲートと、前記出力ピクセルの第三のカラー成分のＭＳＢを受け取
るために接続された第一の入力と、前記スプライトＲＡ
Ｍの信号を受け取るために接続された第二の入力を有す
る第三のＸＯＲゲートと、前記第一のカラー成分のＭＳＢを受け取るために接続さ
れた第一の入力と、前記第一のＸＯＲゲートの出力に接
続された第二の入力と、前記グラフィック・コントロー
ラからスプライト制御信号を受け取るために接続された
選択入力とを有する第一のマルチプレクサ（ＭＵＸ）で
あって、前記スプライト制御信号が非活動状態のときに
前記第一のＭＵＸの前記第一の入力に印加された信号が
前記第一のＭＵＸから出力され、前記スプライト制御信
号が活動状態のときに前記第一のＭＵＸの前記第二の入
力に印加された信号が前記第一のＭＵＸから出力される
第一のマルチプレクサ（ＭＵＸ）と、前記第二のカラー成分のＭＳＢを受け取るために接続さ
れた第一の入力と、前記第二のＸＯＲゲートの出力に接
続された第二の入力と、前記スプライト制御信号を受け
取るために接続された選択入力とを含む第二のＭＵＸで
あって、前記スプライト制御信号が非活動状態のときに
前記第二のＭＵＸの前記第一の入力に印加された信号が
前記第二のＭＵＸから出力され、前記スプライト制御信
号が活動状態のときに前記第二のＭＵＸの前記第二の入
力に印加された信号が前記第二のＭＵＸから出力される
第二のＭＵＸと、前記第三のカラー成分のＭＳＢを受け取るために接続さ
れた第一の入力と、前記第三のＸＯＲゲートの出力に接
続された第二の入力と、前記スプライト制御信号を受け
取るために接続された選択入力とを含む第三のＭＵＸで
あって、前記スプライト制御信号が非活動状態のときに
前記第三のＭＵＸの前記第一の入力に印加された信号が
前記第三のＭＵＸから出力され、前記スプライト制御信
号が活動状態のときに前記第三のＭＵＸの前記第二の入
力に印加された信号が前記第三のＭＵＸから出力される
第三のＭＵＸとを含み、前記スプライトＲＡＭの信号が活動状態のときは、前記
第一、第二、および第三のカラー成分のＭＳＢが前記第
一、第二、および第三のＸＯＲゲートによって反転さ
れ、前記スプライトＲＡＭの信号が非活動状態のときは、前
記第一、第二、および第三のカラー成分のＭＳＢが前記
ＸＯＲゲートを通過することを特徴とする装置。
【請求項１３】前記第一のＭＵＸから出力された前記信
号を受け取るために接続されたＭＳＢ入力と、それぞれ
が前記出力ピクセル・データ・ワードの前記第一のカラ
ー成分の複数の最下位のビット（ＬＳＢ）のうちの１つ
を受け取るために接続された複数のＬＳＢ入力とを有す
る第一のディジタル／アナログ（Ｄ／Ａ）変換器と、前記第二のＭＵＸから出力された前記信号を受け取るた
めに接続されたＭＳＢ入力と、それぞれが前記出力ピク
セル・データ・ワードの前記第二のカラー成分の複数の
ＬＳＢのうちの１つを受け取るために接続された複数の
ＬＳＢ入力とを有する第二のＤ／Ａ変換器と、前記第三のＭＵＸから出力された前記信号を受け取るた
めに接続されたＭＳＢ入力と、それぞれが前記出力ピク
セル・データ・ワードの前記第三のカラー成分の複数の
ＬＳＢのうちの１つを受け取るために接続された複数の
ＬＳＢ入力とを有する第三のＤ／Ａ変換器とをさらに含
み、前記第一、第二、および第三のＤ／Ａ変換器が、それぞ
れに入力されたディジタル信号を前記ＶＤＵを駆動する
ための前記第一、第二、および第三のカラー成分のアナ
ログ形式に変換することを特徴とする、請求項１２に記
載の装置。
【請求項１４】コンピュータ表示システムのビデオ表示
装置（ＶＤＵ）上に表示された画像の一部分にオーバレ
イしたスプライトが前記表示画像からはっきり区別でき
るように、前記スプライトのピクセルの色を制御するた
めの装置において、前記コンピュータ表示システムが、
前記スプライトがオーバレイされた前記画像部分に対応
する前記ＶＤＵ上のピクセル位置に前記ＶＤＵのラスタ
・スキャン・ビームがあたっているときにスプライト制
御信号を活動化するためのグラフィック・コントローラ
と、前記画像の各ピクセルが少なくとも１つのカラー成
分を構成する１つの画像ピクセル・データ・ワードとし
て格納されるように前記画像をディジタル形式で格納
し、前記ラスタ・スキャン・ビームのピクセル位置に表
示される画像ピクセルの画像ピクセル・データ・ワード
を出力するためのビデオ・ランダム・アクセス・メモリ
（ＶＲＡＭ）とを含み、前記装置が、複数のスプライト・データ・ビットを格納するためのス
プライト・ランダム・アクセス・メモリ（ＲＡＭ）であ
って、前記スプライト・データ・ビットのそれぞれが前
記スプライト・ピクセルの１つに対応して、前記スプラ
イト・ピクセルのうちの前記対応ピクセルが活動状態に
なっているかどうかを示すようなスプライト・ランダム
・アクセス・メモリ（ＲＡＭ）と、前記出力画像ピクセル・データ・ワードのうちの少なく
とも１つのカラー成分の最上位のビット（ＭＳＢ）を受
け取るために前記ＶＲＡＭに電気的に接続された第一の
入力と、前記スプライトＲＡＭの出力に電気的に接続さ
れた第二の入力とを有する少なくとも１つの論理ゲート
と、前記出力画像ピクセル・データ・ワードのうちの少なく
とも１つのカラー成分のＭＳＢを受け取るために前記Ｖ
ＲＡＭに電気的に接続された第一の入力と、前記少なく
とも１つの論理ゲートの出力に電気的に接続された第二
の入力と、前記グラフィック・コントローラから前記ス
プライト制御信号を受け取るために前記グラフィック・
コントローラに電気的に接続された第三の入力とを有す
る少なくとも１つの論理回路とを含み、前記スプライト制御論理信号が活動状態になっているこ
とに対する応答として、前記スプライトＲＡＭが、前記
少なくとも１つの論理ゲートの前記第二の入力に、前記
ラスタ・スキャン・ビームのピクセル位置に対応する前
記スプライト・データ・ビットの１つを出力し、前記スプライト・データ・ビットのうちの前記出力ビッ
トが０を含むことに対する応答として、前記少なくとも
１つの論理ゲートが、前記出力画像ピクセル・データ・
ワードの前記少なくとも１つのカラー成分のＭＳＢを出
力し、前記スプライト・データ・ビットのうちの前記出力ビッ
トが１を含むことに対する応答として、前記少なくとも
１つの論理ゲートが、前記出力画像ピクセル・データ・
ワードの前記少なくとも１つのカラー成分のＭＳＢを反
転し、前記出力画像ピクセル・データ・ワードの前記少
なくとも１つのカラー成分の反転ＭＳＢを出力し、前記スプライト制御信号が非活動状態になっていること
に対する応答として、前記少なくとも１つの論理回路
が、その論理回路の前記第一の入力に印加された信号を
出力し、さらに、前記スプライト制御信号が活動状態になってい
ることに対する応答として、前記少なくとも１つの論理
回路が、その論理回路の前記第二の入力に印加された信
号を出力することを特徴とする装置。
【請求項１５】前記第一の論理回路から出力された前記
信号を受け取るために接続されたＭＳＢ入力と、それぞ
れが前記出力画像ピクセル・データ・ワードの前記少な
くとも１つのカラー成分の複数の最下位のビット（ＬＳ
Ｂ）のうちの１つを受け取るために接続された複数のＬ
ＳＢ入力とを有する少なくとも１つのディジタル／アナ
ログ（Ｄ／Ａ）変換器であって、そのＤ／Ａ変換器に入
力された前記少なくとも１つのカラー成分を前記ＶＤＵ
を駆動するためのアナログ形式に変換する少なくとも１
つのディジタル／アナログ（Ｄ／Ａ）変換器をさらに含
むことを特徴とする、請求項１４に記載の装置。
【請求項１６】前記少なくとも１つの論理ゲートが、排
他的ＯＲ（ＸＯＲ）ゲートを含むことを特徴とする、請
求項１４に記載の装置。
【請求項１７】前記少なくとも１つの論理回路が、２×
１マルチプレクサ（ＭＵＸ）を含むことを特徴とする、
請求項１４に記載の装置。
【請求項１８】前記少なくとも１つの論理回路のそれぞ
れの前記第三の入力が、選択入力を含むことを特徴とす
る、請求項１７に記載の装置。
【請求項１９】コンピュータ表示システムのビデオ表示
装置（ＶＤＵ）上に表示された画像にオーバレイしたス
プライトがいつでも前記表示画像からはっきり区別でき
るように、前記スプライトの色を制御するための装置に
おいて、前記コンピュータ表示システムが、前記スプラ
イトの表示を開始するためのスプライト制御信号を選択
的に活動化するためのグラフィック・コントローラと、
前記画像の各ピクセルが第一、第二、および第三のカラ
ー成分を含む１つのピクセル・データ・ワードによって
表されるディジタル形式で前記画像を格納し、ピクセル
・データ・ワードを順次出力するためのビデオ・ランダ
ム・アクセス・メモリ（ＶＲＡＭ）とを含み、前記装置
が、複数のスプライト・データ・ビットを格納するためのス
プライト・ランダム・アクセス・メモリ（ＲＡＭ）であ
って、前記スプライト・データ・ビットのそれぞれが前
記スプライトの１つのピクセルに対応して、前記対応ス
プライト・ピクセルが活動状態になっているかどうかを
示すようなスプライト・ランダム・アクセス・メモリ
（ＲＡＭ）と、前記ＶＲＡＭから出力されたピクセル・データ・ワード
の前記第一のカラー成分のＭＳＢを受け取るために前記
ＶＲＡＭに電気的に接続された第一の入力と、前記スプ
ライトＲＡＭの出力に電気的に接続された第二の入力と
を有する第一の論理ゲートと、前記出力ピクセル・データ・ワードの前記第二のカラー
成分のＭＳＢを受け取るために前記ＶＲＡＭに電気的に
接続された第一の入力と、前記スプライトＲＡＭの出力
に電気的に接続された第二の入力とを有する第二の論理
ゲートと、前記出力ピクセル・データ・ワードの前記第三のカラー
成分のＭＳＢを受け取るために前記ＶＲＡＭに電気的に
接続された第一の入力と、前記スプライトＲＡＭの出力
に電気的に接続された第二の入力とを有する第三の論理
ゲートと、前記出力ピクセル・データ・ワードの前記第一のカラー
成分のＭＳＢを受け取るために前記ＶＲＡＭに電気的に
接続された第一の入力と、前記第一の論理ゲートの出力
に電気的に接続された第二の入力と、前記グラフィック
・コントローラから前記スプライト制御信号を受け取る
ために前記グラフィック・コントローラに電気的に接続
された第三の入力とを有する第一の論理回路と、前記出力ピクセル・データ・ワードの前記第二のカラー
成分のＭＳＢを受け取るために前記ＶＲＡＭに電気的に
接続された第一の入力と、前記第二の論理ゲートの出力
に電気的に接続された第二の入力と、前記グラフィック
・コントローラから前記スプライト制御信号を受け取る
ために前記グラフィック・コントローラに電気的に接続
された第三の入力とを有する第二の論理回路と、前記出力ピクセル・データ・ワードの前記第三のカラー
成分のＭＳＢを受け取るために前記ＶＲＡＭに電気的に
接続された第一の入力と、前記第三の論理ゲートの出力
に電気的に接続された第二の入力と、前記グラフィック
・コントローラから前記スプライト制御信号を受け取る
ために前記グラフィック・コントローラに電気的に接続
された第三の入力とを有する第三の論理回路とを含み、前記スプライト制御論理信号が活動状態になっているこ
とに対する応答として、前記スプライトＲＡＭが、前記
第一、第二、および第三の論理ゲートのそれぞれの前記
第二の入力に、前記スプライト・データ・ビットの１つ
を出力し、前記スプライト・データ・ビットのうちの前記出力ビッ
トが、前記対応スプライト・ピクセルが非活動状態であ
ることを示していることに対する応答として、前記第
一、第二、および第三の論理ゲートが、前記出力ピクセ
ル・データ・ワードの前記第一、第二、および第三のカ
ラー成分のＭＳＢを出力し、前記スプライト・データ・ビットのうちの前記出力ビッ
トが、前記対応スプライト・ピクセルが活動状態である
ことを示していることに対する応答として、前記第一、
第二、および第三の論理ゲートが、前記出力ピクセル・
データ・ワードの前記第一、第二、および第三のカラー
成分のＭＳＢを反転し、前記出力ピクセル・データ・ワ
ードの前記第一、第二、および第三のカラー成分の反転
ＭＳＢを出力し、前記スプライト制御信号が非活動状態になっていること
に対する応答として、前記第一、第二、および第三の論
理回路が、その論理回路の前記第一の入力に印加された
信号を出力し、さらに、前記スプライト制御信号が活動状態になってい
ることに対する応答として、前記第一、第二、および第
三の論理回路が、その論理回路の前記第二の入力に印加
された信号を出力することを特徴とする装置。
【請求項２０】前記第一の論理回路から出力された前記
信号を受け取るために接続されたＭＳＢ入力と、それぞ
れが前記出力ピクセル・データ・ワードの前記第一のカ
ラー成分の複数の最下位のビット（ＬＳＢ）のうちの１
つを受け取るために接続された複数のＬＳＢ入力とを有
する第一のディジタル／アナログ（Ｄ／Ａ）変換器と、前記第二の論理回路から出力された前記信号を受け取る
ために接続されたＭＳＢ入力と、それぞれが前記出力ピ
クセル・データ・ワードの前記第二のカラー成分の複数
のＬＳＢのうちの１つを受け取るために接続された複数
のＬＳＢ入力とを有する第二のＤ／Ａ変換器と、前記第三の論理回路から出力された前記信号を受け取る
ために接続されたＭＳＢ入力と、それぞれが前記出力ピ
クセル・データ・ワードの前記第三のカラー成分の複数
のＬＳＢのうちの１つを受け取るために接続された複数
のＬＳＢ入力とを有する第三のＤ／Ａ変換器とをさらに
含み、前記第一、第二、および第三のＤ／Ａ変換器が、それぞ
れのＤ／Ａ変換器に入力されたディジタル信号を前記Ｖ
ＤＵを駆動するための前記第一、第二、および第三のカ
ラー成分のアナログ形式に変換することを特徴とする、
請求項１９に記載の装置。