JPH07202866A - クロックパス制御方式 - Google Patents
クロックパス制御方式Info
- Publication number
- JPH07202866A JPH07202866A JP5334279A JP33427993A JPH07202866A JP H07202866 A JPH07202866 A JP H07202866A JP 5334279 A JP5334279 A JP 5334279A JP 33427993 A JP33427993 A JP 33427993A JP H07202866 A JPH07202866 A JP H07202866A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- internal
- station
- path control
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ＳＤＨ通信装置において、クロック供給装置
からの局内クロックが両系入力断となった場合に、該当
装置の装置内クロックが停止し信号が全断となることを
防ぐ。 【構成】 クロック供給装置からの局内クロックを０系
／１系それぞれの断を検出する回路１１ａ，１１ｂと、
両系クロック断時にそれを示す信号をトリガとして局内
クロックから、対向装置のスタッフ動作で局内クロック
との周波数の違いを吸収できる周波数精度をもつ内部発
振器１５に切り替えるセレクタ１４を有する。
からの局内クロックが両系入力断となった場合に、該当
装置の装置内クロックが停止し信号が全断となることを
防ぐ。 【構成】 クロック供給装置からの局内クロックを０系
／１系それぞれの断を検出する回路１１ａ，１１ｂと、
両系クロック断時にそれを示す信号をトリガとして局内
クロックから、対向装置のスタッフ動作で局内クロック
との周波数の違いを吸収できる周波数精度をもつ内部発
振器１５に切り替えるセレクタ１４を有する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨ（Ｓｙｎｃｈｒ
ｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同
期ディジタルハイアラキー）通信装置における、クロッ
クパスの制御方式に関する。
ｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同
期ディジタルハイアラキー）通信装置における、クロッ
クパスの制御方式に関する。
【０００２】
【従来の技術】従来のＳＤＨ通信装置では、図２に示す
ようにクロック供給装置（図示せず）からの冗長系を有
する局内クロックをＳＤＨ通信装置の受信部の断検出回
路２１ａ，２１ｂで０系，１系それぞれ断検出の異常監
視を行い、その結果を元にセレクタ２１ａ，２１ｂによ
り異常の発生していない局内クロック側を選択し、装置
内クロックとしてＯＨ（Ｏｖｅｒ Ｈｏｒｉｚｏｎｔａ
ｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）処理部２３等の各部
にクロックを分配する構成となっている。
ようにクロック供給装置（図示せず）からの冗長系を有
する局内クロックをＳＤＨ通信装置の受信部の断検出回
路２１ａ，２１ｂで０系，１系それぞれ断検出の異常監
視を行い、その結果を元にセレクタ２１ａ，２１ｂによ
り異常の発生していない局内クロック側を選択し、装置
内クロックとしてＯＨ（Ｏｖｅｒ Ｈｏｒｉｚｏｎｔａ
ｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）処理部２３等の各部
にクロックを分配する構成となっている。
【０００３】
【発明が解決しようとする課題】この従来のクロックパ
ス選択方式では、クロック供給装置からの冗長系を有す
る局内クロックが両系とも入力断、あるいは異常となっ
た場合に装置内クロックが断状態となり、ＯＨ処理部等
においてクロックがなくなるため動作せず、主信号の導
通が不通になり、装置が長時間にわたり全断となってし
まうという問題点があった。
ス選択方式では、クロック供給装置からの冗長系を有す
る局内クロックが両系とも入力断、あるいは異常となっ
た場合に装置内クロックが断状態となり、ＯＨ処理部等
においてクロックがなくなるため動作せず、主信号の導
通が不通になり、装置が長時間にわたり全断となってし
まうという問題点があった。
【０００４】本発明の目的は、このような問題点を解決
したクロックパス制御方式を提供することにある。
したクロックパス制御方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、ＳＤＨ通信装
置のクロックにおいて、クロック供給装置からの冗長系
を有する局内クロックを、ＳＤＨ通信装置の受信部で０
系，１系それぞれクロック入力の断を監視する回路と、
０系，１系の両系がクロック入力断となった場合にそれ
を示す信号をトリガとして局内クロックから自装置の内
部発振器に切り替えるセレクタと、を有することを特徴
とする。
置のクロックにおいて、クロック供給装置からの冗長系
を有する局内クロックを、ＳＤＨ通信装置の受信部で０
系，１系それぞれクロック入力の断を監視する回路と、
０系，１系の両系がクロック入力断となった場合にそれ
を示す信号をトリガとして局内クロックから自装置の内
部発振器に切り替えるセレクタと、を有することを特徴
とする。
【０００６】本発明によれば、前記内部発振器は、対向
装置において前記発振器により生成されたクロックを受
信した場合、対向装置のスタッフ動作により周波数の違
いを吸収できる周波数精度を有していることを特徴とす
る。
装置において前記発振器により生成されたクロックを受
信した場合、対向装置のスタッフ動作により周波数の違
いを吸収できる周波数精度を有していることを特徴とす
る。
【０００７】
【実施例】次に本発明の実施例について、図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を示す図である。
【０００９】このクロックパス制御方式は、クロック供
給装置（図示せず）からの冗長系を有する局内クロック
をＳＤＨ通信装置の受信部で０系，１系それぞれクロッ
ク入力の断を監視する断検出回路１１ａ，１１ｂと、０
系，１系の局内クロックのうち異常の発生していない局
内クロックを選択するセレクタ１２と、断検出回路１１
ａ，１１ｂの出力のＡＮＤをとるＡＮＤ回路１３と、対
向装置のポインタ処理（スタッフ動作）で局内クロック
との周波数の違いを吸収できる周波数精度をもつ内部発
振器１５と、ＡＮＤ回路１３の出力信号をトリガとして
内部発振器１５を選択するセレクタ１４とを備えてい
る。
給装置（図示せず）からの冗長系を有する局内クロック
をＳＤＨ通信装置の受信部で０系，１系それぞれクロッ
ク入力の断を監視する断検出回路１１ａ，１１ｂと、０
系，１系の局内クロックのうち異常の発生していない局
内クロックを選択するセレクタ１２と、断検出回路１１
ａ，１１ｂの出力のＡＮＤをとるＡＮＤ回路１３と、対
向装置のポインタ処理（スタッフ動作）で局内クロック
との周波数の違いを吸収できる周波数精度をもつ内部発
振器１５と、ＡＮＤ回路１３の出力信号をトリガとして
内部発振器１５を選択するセレクタ１４とを備えてい
る。
【００１０】このクロックパス制御方式は、ＳＤＨ通信
装置内に設けられている。また、ＳＤＨ装置は、光信号
を電気信号に変換するＯ／Ｅ変換部２０と、ＯＨ処理部
２３とを備えている。
装置内に設けられている。また、ＳＤＨ装置は、光信号
を電気信号に変換するＯ／Ｅ変換部２０と、ＯＨ処理部
２３とを備えている。
【００１１】以上のようなクロックパス制御方式におい
て、クロック供給装置からの０系／１系の局内クロック
を、装置クロック受信部の断検出回路１１ａ，１１ｂで
それぞれ入力断監視を行う。断検出回路は、クロック供
給装置からの局内クロックの入力が断すると、これを検
出し、断検出信号を出力する。
て、クロック供給装置からの０系／１系の局内クロック
を、装置クロック受信部の断検出回路１１ａ，１１ｂで
それぞれ入力断監視を行う。断検出回路は、クロック供
給装置からの局内クロックの入力が断すると、これを検
出し、断検出信号を出力する。
【００１２】今、０系の局内クロックが入力されている
場合に、セレクタ２２は０系の局内クロックを選択し、
セレクタ１４に送る。このとき断検出回路１１ａ，１１
ｂの出力はともに“０”であり、ＡＮＤ回路１３の出力
は“０”である。セレクタ１４はセレクタ１２から出力
される局内クロックを選択し、装置内クロックとしてＯ
Ｈ処理部２３等へ供給する。
場合に、セレクタ２２は０系の局内クロックを選択し、
セレクタ１４に送る。このとき断検出回路１１ａ，１１
ｂの出力はともに“０”であり、ＡＮＤ回路１３の出力
は“０”である。セレクタ１４はセレクタ１２から出力
される局内クロックを選択し、装置内クロックとしてＯ
Ｈ処理部２３等へ供給する。
【００１３】０系の局内クロックが断し、１系に切り換
わった場合には、１系の局内クロックが装置内クロック
として、ＯＨ処理部２３等へ供給される。
わった場合には、１系の局内クロックが装置内クロック
として、ＯＨ処理部２３等へ供給される。
【００１４】０系の局内クロックおよび１系の局内クロ
ックの両方が共に断すると、断検出回路１１ａ，１１ｂ
の出力がともに“１”となり、ＡＮＤ回路１３は、両系
断情報である出力信号“１”を発生し、これをセレクタ
１４に供給する。セレクタ１４は、ＡＮＤ回路１３から
の出力信号をトリガとして、内部発振器１５に切り替
え、内部発振器１５の発生する周波数を装置内クロック
として、ＯＨ処理部２３等へ供給する。
ックの両方が共に断すると、断検出回路１１ａ，１１ｂ
の出力がともに“１”となり、ＡＮＤ回路１３は、両系
断情報である出力信号“１”を発生し、これをセレクタ
１４に供給する。セレクタ１４は、ＡＮＤ回路１３から
の出力信号をトリガとして、内部発振器１５に切り替
え、内部発振器１５の発生する周波数を装置内クロック
として、ＯＨ処理部２３等へ供給する。
【００１５】Ｏ／Ｅ変換部２０は、入力した光信号をデ
ータ信号に変換し、ＯＨ処理部２３へ送る。またＯ／Ｅ
変換部２０は、光信号からクロックを抽出し、ＯＨ処理
部２３へ送る。
ータ信号に変換し、ＯＨ処理部２３へ送る。またＯ／Ｅ
変換部２０は、光信号からクロックを抽出し、ＯＨ処理
部２３へ送る。
【００１６】ＯＨ処理部２３は、メモリ（図示せず）を
有し、このメモリにデータを、Ｏ／Ｅ変換部２０で抽出
されたクロックを書込みクロックとして書込む。書込ま
れたデータは、クロックパス制御方式からの装置内クロ
ックを読出しクロックとして読出され、主信号として対
向装置へ送られる。
有し、このメモリにデータを、Ｏ／Ｅ変換部２０で抽出
されたクロックを書込みクロックとして書込む。書込ま
れたデータは、クロックパス制御方式からの装置内クロ
ックを読出しクロックとして読出され、主信号として対
向装置へ送られる。
【００１７】以上説明したように、本実施例のクロック
パス制御方式によれば、対向装置において発振器１５に
より生成されたクロックを受信した場合、対向装置のス
タッフ動作により周波数の違いを吸収できる周波数精度
を有しているので、対向装置に正常なデータを送出する
ことが可能となる。
パス制御方式によれば、対向装置において発振器１５に
より生成されたクロックを受信した場合、対向装置のス
タッフ動作により周波数の違いを吸収できる周波数精度
を有しているので、対向装置に正常なデータを送出する
ことが可能となる。
【００１８】
【発明の効果】以上説明したように本発明は、ＳＤＨ通
信装置において、クロック供給装置からの冗長系を有す
る局内クロックを、ＳＤＨの通信装置の受信部で０系，
１系それぞれクロック入力の断を監視する回路と、０
系，１系の両系がクロック入力断となった場合にそれを
示す信号をトリガとして局内クロックから、対向装置の
ポインタ処理（スタッフ動作）で局内クロックとの周波
数の違いを吸収できる周波数精度をもつ内部発振器に切
り替えるセレクタとを有することにより、クロック供給
装置からの冗長系を有するクロックが両系入力断となっ
た場合でも、対向装置に正常な主信号データを送出する
ことが可能となり、装置が長時間にわたり全断となって
しまうことを防ぐという効果がある。
信装置において、クロック供給装置からの冗長系を有す
る局内クロックを、ＳＤＨの通信装置の受信部で０系，
１系それぞれクロック入力の断を監視する回路と、０
系，１系の両系がクロック入力断となった場合にそれを
示す信号をトリガとして局内クロックから、対向装置の
ポインタ処理（スタッフ動作）で局内クロックとの周波
数の違いを吸収できる周波数精度をもつ内部発振器に切
り替えるセレクタとを有することにより、クロック供給
装置からの冗長系を有するクロックが両系入力断となっ
た場合でも、対向装置に正常な主信号データを送出する
ことが可能となり、装置が長時間にわたり全断となって
しまうことを防ぐという効果がある。
【図１】本発明の一実施例のクロックパス制御方式を示
す図である。
す図である。
【図２】従来例のクロックパス制御方式を示す図であ
る。
る。
１１ａ，１１ｂ 入力クロック断検出回路 １２ 局内クロック０系／１系セレクタ １４ 局内クロック／内部発振器セレクタ １５ 内部発振器 ２０ Ｏ／Ｅ変換部 ２３ ＯＨ処理部
Claims (4)
- 【請求項１】ＳＤＨ通信装置のクロックパス制御方式に
おいて、 クロック供給装置からの冗長系を有する局内クロック
を、ＳＤＨ通信装置の受信部で０系，１系それぞれクロ
ック入力の断を監視する回路と、 ０系，１系の両系がクロック入力断となった場合にそれ
を示す信号をトリガとして局内クロックから自装置の内
部発振器に切り替えるセレクタと、を有することを特徴
とするクロックパス制御方式。 - 【請求項２】前記内部発振器は、対向装置において前記
発振器により生成されたクロックを受信した場合、対向
装置のスタッフ動作により周波数の違いを吸収できる周
波数精度を有していることを特徴とする請求項１記載の
クロックパス制御方式。 - 【請求項３】ＳＤＨ通信装置のクロックパス制御方式に
おいて、 クロック供給装置からの０系および１系の局内クロック
のうち異常の発生していない局内クロックを選択する第
１のセレクタと、 前記０系および１系の局内クロックの断をそれぞれ検出
する第１および第２の断検出回路と、 前記第１および第２の断検出回路の出力のＡＮＤをとる
ＡＮＤ回路と、 自装置の内部発振器と、 前記ＡＮＤ回路の出力をトリガとして、前記第１セレク
タで選択された局内クロックを前記内部発振器に切り替
える第２のセレクタと、を有することを特徴とするクロ
ックパス制御方式。 - 【請求項４】前記内部発振器は、対向装置において前記
発振器により生成されたクロックを受信した場合、対向
装置のスタッフ動作により周波数の違いを吸収できる周
波数精度を有していることを特徴とする請求項３記載の
クロックパス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334279A JPH07202866A (ja) | 1993-12-28 | 1993-12-28 | クロックパス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334279A JPH07202866A (ja) | 1993-12-28 | 1993-12-28 | クロックパス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202866A true JPH07202866A (ja) | 1995-08-04 |
Family
ID=18275569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334279A Pending JPH07202866A (ja) | 1993-12-28 | 1993-12-28 | クロックパス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024424A1 (fr) * | 1999-09-27 | 2001-04-05 | Fujitsu Limited | Procede de determination de canaux, procede de selection d'horloge et commutateur de canaux |
| WO2005039053A1 (ja) * | 2003-10-17 | 2005-04-28 | Renesas Technology Corp. | 半導体集積回路装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236237A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | クロツク供給方式 |
| JPS63142929A (ja) * | 1986-12-04 | 1988-06-15 | Fujitsu Ltd | スタツフ同期制御方法 |
| JPH04291533A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | クロック供給回路のクロック選択方式 |
| JPH05136778A (ja) * | 1991-11-15 | 1993-06-01 | Fujitsu Ltd | クロツク供給方法 |
| JPH05304508A (ja) * | 1992-04-03 | 1993-11-16 | Nec Corp | クロック供給方式 |
| JPH05308351A (ja) * | 1992-04-30 | 1993-11-19 | Fujitsu Ltd | クロック供給装置 |
-
1993
- 1993-12-28 JP JP5334279A patent/JPH07202866A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236237A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | クロツク供給方式 |
| JPS63142929A (ja) * | 1986-12-04 | 1988-06-15 | Fujitsu Ltd | スタツフ同期制御方法 |
| JPH04291533A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | クロック供給回路のクロック選択方式 |
| JPH05136778A (ja) * | 1991-11-15 | 1993-06-01 | Fujitsu Ltd | クロツク供給方法 |
| JPH05304508A (ja) * | 1992-04-03 | 1993-11-16 | Nec Corp | クロック供給方式 |
| JPH05308351A (ja) * | 1992-04-30 | 1993-11-19 | Fujitsu Ltd | クロック供給装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024424A1 (fr) * | 1999-09-27 | 2001-04-05 | Fujitsu Limited | Procede de determination de canaux, procede de selection d'horloge et commutateur de canaux |
| WO2005039053A1 (ja) * | 2003-10-17 | 2005-04-28 | Renesas Technology Corp. | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| JPH0786988A (ja) | Ｐｃａ伝送装置及びｐｃａ伝送方法 | |
| US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
| JPH07202866A (ja) | クロックパス制御方式 | |
| JP3158517B2 (ja) | 障害検出方式 | |
| JP2826774B2 (ja) | データ転送装置 | |
| JP2616696B2 (ja) | クロック選択制御方式 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JP3244247B2 (ja) | クロック信号現用予備切替方式 | |
| JP3611121B2 (ja) | 複数系統伝送方式 | |
| JP2946731B2 (ja) | 冗長系の選択切替装置 | |
| JP2655738B2 (ja) | 二重化系―一重化系間系切り替え方式 | |
| JPH09298530A (ja) | 現用予備方式用送信フレームタイミング同期回路 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JPH0923254A (ja) | 系間データリンク方式 | |
| JP2722921B2 (ja) | ヒットレス回線切替装置 | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JPH11275063A (ja) | デジタル伝送装置 | |
| JPH05327671A (ja) | 冗長構成装置 | |
| JPH05235887A (ja) | 無瞬断クロック切替装置 | |
| JPH0746226A (ja) | エラーモニタ回路 | |
| JPH01259644A (ja) | クロック受信回路 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPH11225129A (ja) | 自動回線切替システム |