JPH07202035A - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JPH07202035A JPH07202035A JP5336337A JP33633793A JPH07202035A JP H07202035 A JPH07202035 A JP H07202035A JP 5336337 A JP5336337 A JP 5336337A JP 33633793 A JP33633793 A JP 33633793A JP H07202035 A JPH07202035 A JP H07202035A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric thin
- voltage
- film
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Abstract
(57)【要約】
【目的】強誘電体薄膜の結晶性が良好で、膜質の低下等
を生じることがなく、且つメモリセルの面積が小さくて
済む不揮発性半導体メモリを提供する。 【構成】半導体基板１に形成されたソース領域２・ドレ
イン領域３間の前記半導体基板の表面上に、絶縁膜４、
フローティング電極用の導電性薄膜５、強誘電体薄膜
６、コントロール電極用の導電性薄膜７を順次形成し、
前記コントロール電極７と半導体基板１間に電位差を生
じさせて強誘電体薄膜６の分極を反転させることにより
書き込み又は消去が行なわれるようにした。
を生じることがなく、且つメモリセルの面積が小さくて
済む不揮発性半導体メモリを提供する。 【構成】半導体基板１に形成されたソース領域２・ドレ
イン領域３間の前記半導体基板の表面上に、絶縁膜４、
フローティング電極用の導電性薄膜５、強誘電体薄膜
６、コントロール電極用の導電性薄膜７を順次形成し、
前記コントロール電極７と半導体基板１間に電位差を生
じさせて強誘電体薄膜６の分極を反転させることにより
書き込み又は消去が行なわれるようにした。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性半導体メモリに
関するものであり、特にＭＦＳ（メタル・強誘電体・シ
リコン）電界効果トランジスタ型のメモリに関する。
関するものであり、特にＭＦＳ（メタル・強誘電体・シ
リコン）電界効果トランジスタ型のメモリに関する。
【０００２】
【従来の技術】従来提案されているこの種ＭＦＳ・ＦＥ
Ｔ（ＭＦＳ電界効果トランジスタ）は図１１に示すよう
に、シリコン基板１００に形成されたソース領域１０１
とドレイン領域１０２間の基板１００上に直接強誘電体
薄膜１０３を形成し、その上に金属薄膜１０４を設けた
構造となっていた。
Ｔ（ＭＦＳ電界効果トランジスタ）は図１１に示すよう
に、シリコン基板１００に形成されたソース領域１０１
とドレイン領域１０２間の基板１００上に直接強誘電体
薄膜１０３を形成し、その上に金属薄膜１０４を設けた
構造となっていた。
【０００３】
【発明が解決しようとする課題】しかし、この構造では
以下のような問題があった。まず、シリコンと格子定数
が合う強誘電体がないため、シリコン基板１００と強誘
電体膜１０３間で格子定数のミスマッチが大きく、良好
な結晶性の強誘電体薄膜が形成できない。また、主に用
いられている強誘電体は酸化物であるため成膜時（６０
０゜Ｃ）に誘電率の低いＳｉＯ2等の不要な膜が基板１
００と強誘電体薄膜１０１との間にできてしまう。この
不要な膜ができると、膜質の低下や動作電圧の増大、ト
ラップ準位の増大等が生じてしまう。動作電圧の増大は
電圧を加えたときに誘電率の低いＳｉＯ2膜（不要な
膜）に電界が殆どかかってしまい、強誘電体薄膜１０３
にかかりにくくなるので、その分、動作電圧を増大しな
ければならないために生じる。トラップ準位の増大は不
要な膜に電荷が注入し、強誘電体の分極を打ち消してし
まうために生じる。
以下のような問題があった。まず、シリコンと格子定数
が合う強誘電体がないため、シリコン基板１００と強誘
電体膜１０３間で格子定数のミスマッチが大きく、良好
な結晶性の強誘電体薄膜が形成できない。また、主に用
いられている強誘電体は酸化物であるため成膜時（６０
０゜Ｃ）に誘電率の低いＳｉＯ2等の不要な膜が基板１
００と強誘電体薄膜１０１との間にできてしまう。この
不要な膜ができると、膜質の低下や動作電圧の増大、ト
ラップ準位の増大等が生じてしまう。動作電圧の増大は
電圧を加えたときに誘電率の低いＳｉＯ2膜（不要な
膜）に電界が殆どかかってしまい、強誘電体薄膜１０３
にかかりにくくなるので、その分、動作電圧を増大しな
ければならないために生じる。トラップ準位の増大は不
要な膜に電荷が注入し、強誘電体の分極を打ち消してし
まうために生じる。
【０００４】また、上記従来の半導体メモリでは強誘電
体薄膜１０３の成分元素が基板１００に拡散してチャン
ネル部分の電荷のバランスが崩れて所望のＦＥＴ特性が
得られないという問題も生じる。このようなことから、
従来の構造を用いたＭＦＳ・ＦＥＴデバイスは実用化に
至っていない。更に、従来の半導体メモリでは、図１２
に示すように、書込み、読出しのためにＭＦＳ・ＦＥＴ
１０５の１つについて、２つの選択トランジスタ１０
６、１０７を必要とするので、メモリセル１０８の面積
が大きくなるという欠点もあった。
体薄膜１０３の成分元素が基板１００に拡散してチャン
ネル部分の電荷のバランスが崩れて所望のＦＥＴ特性が
得られないという問題も生じる。このようなことから、
従来の構造を用いたＭＦＳ・ＦＥＴデバイスは実用化に
至っていない。更に、従来の半導体メモリでは、図１２
に示すように、書込み、読出しのためにＭＦＳ・ＦＥＴ
１０５の１つについて、２つの選択トランジスタ１０
６、１０７を必要とするので、メモリセル１０８の面積
が大きくなるという欠点もあった。
【０００５】本発明は強誘電体薄膜の結晶性が良好で、
膜質の低下等を生じることがなく、且つメモリセルの面
積が小さくて済む不揮発性半導体メモリを提供すること
を目的とする。
膜質の低下等を生じることがなく、且つメモリセルの面
積が小さくて済む不揮発性半導体メモリを提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体基板に形成されたソース領域・ド
レイン領域間の前記半導体基板の表面上に、絶縁膜、フ
ローティング電極用の導電性薄膜、強誘電体薄膜、コン
トロール電極用の導電性薄膜を順次形成し、前記コント
ロール電極と半導体基板間に電位差を生じさせて前記強
誘電体薄膜の分極を反転させることにより書き込み又は
消去が行なわれるようにした。
め本発明では、半導体基板に形成されたソース領域・ド
レイン領域間の前記半導体基板の表面上に、絶縁膜、フ
ローティング電極用の導電性薄膜、強誘電体薄膜、コン
トロール電極用の導電性薄膜を順次形成し、前記コント
ロール電極と半導体基板間に電位差を生じさせて前記強
誘電体薄膜の分極を反転させることにより書き込み又は
消去が行なわれるようにした。
【０００７】
【作用】このような構成によると、ゲート絶縁膜を設け
ることにより、その上にフローティングゲートを設ける
ことができ、しかもこのフローティングゲートを強誘電
体薄膜との整合性の良い白金で形成して強誘電体薄膜を
成長面とすることができるので、結晶性の良い強誘電体
薄膜が得られる。
ることにより、その上にフローティングゲートを設ける
ことができ、しかもこのフローティングゲートを強誘電
体薄膜との整合性の良い白金で形成して強誘電体薄膜を
成長面とすることができるので、結晶性の良い強誘電体
薄膜が得られる。
【０００８】また、このメモリ素子は大きなバイアス電
圧をかけると強誘電体薄膜に充分な電界がかかり、強誘
電体の分極が反転する。一方、小さなバイアス電圧をか
けると、強誘電体薄膜には電界が充分かからないので、
強誘電体の分極は反転せず、ゲート絶縁膜にのみ電界が
かかる。従って、大きな電圧をかけることによって書込
み又は消去ができ、小さな電圧をかけることによって読
出しができることになる。
圧をかけると強誘電体薄膜に充分な電界がかかり、強誘
電体の分極が反転する。一方、小さなバイアス電圧をか
けると、強誘電体薄膜には電界が充分かからないので、
強誘電体の分極は反転せず、ゲート絶縁膜にのみ電界が
かかる。従って、大きな電圧をかけることによって書込
み又は消去ができ、小さな電圧をかけることによって読
出しができることになる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１はＮチャンネル型ＦＥＴとして構成した
メモリトランジスタの実施例であり、１はＰ型のシリコ
ン基板、２はＮ型のソース領域、３はＮ型のドレイン領
域、４はソース領域２とドレイン領域３の間の基板上に
成膜されたゲート絶縁膜、５は導電性薄膜のフローティ
ングゲート、６は強誘電体薄膜、７は導電性薄膜のコン
トロール電極である。
説明する。図１はＮチャンネル型ＦＥＴとして構成した
メモリトランジスタの実施例であり、１はＰ型のシリコ
ン基板、２はＮ型のソース領域、３はＮ型のドレイン領
域、４はソース領域２とドレイン領域３の間の基板上に
成膜されたゲート絶縁膜、５は導電性薄膜のフローティ
ングゲート、６は強誘電体薄膜、７は導電性薄膜のコン
トロール電極である。
【００１０】ゲート絶縁膜４はＳｉＯ2で構成されてお
り、このゲート絶縁膜を設けることにより、フローティ
ングゲート５として強誘電体薄膜６との整合性のよい金
属、例えば白金（Ｐｔ）を用いることができる。そのた
め強誘電体薄膜６はこの整合性の良い白金を成長面とし
て形成されるので、非常に結晶性の良いものが得られ
る。
り、このゲート絶縁膜を設けることにより、フローティ
ングゲート５として強誘電体薄膜６との整合性のよい金
属、例えば白金（Ｐｔ）を用いることができる。そのた
め強誘電体薄膜６はこの整合性の良い白金を成長面とし
て形成されるので、非常に結晶性の良いものが得られ
る。
【００１１】また、この構造はフローティングゲート５
とゲート絶縁膜４と基板１とがＭＯＳ構造となっている
ので、これらは一般に行なわれているＭＯＳ作成技術を
利用して形成でき、その上に強誘電体薄膜６、コントロ
ール電極７を形成すればよい。従って、製造技術的にも
容易になるという利点がある。尚、上述の通りフローテ
ィングゲート５として白金を用いるのがよいが、白金だ
けでは密着性やバリア性（拡散防止能力）がやや弱いの
で、これらの密着性やバリア性を向上させるために白金
と他の金属との積層構造として形成してもよい。この例
として、Ｐｔ／Ｔｉ、Ｐｔ／Ｔａ、Ｐｔ／ＴｉＮ等の２
層構造例を挙げることができる。また、金属ではない
が，ＲｕＯ2等のように導電性をもつものであればＴ
ｉ、Ｔａ、ＴｉＮ等と同様に用いることができる。
とゲート絶縁膜４と基板１とがＭＯＳ構造となっている
ので、これらは一般に行なわれているＭＯＳ作成技術を
利用して形成でき、その上に強誘電体薄膜６、コントロ
ール電極７を形成すればよい。従って、製造技術的にも
容易になるという利点がある。尚、上述の通りフローテ
ィングゲート５として白金を用いるのがよいが、白金だ
けでは密着性やバリア性（拡散防止能力）がやや弱いの
で、これらの密着性やバリア性を向上させるために白金
と他の金属との積層構造として形成してもよい。この例
として、Ｐｔ／Ｔｉ、Ｐｔ／Ｔａ、Ｐｔ／ＴｉＮ等の２
層構造例を挙げることができる。また、金属ではない
が，ＲｕＯ2等のように導電性をもつものであればＴ
ｉ、Ｔａ、ＴｉＮ等と同様に用いることができる。
【００１２】ゲート絶縁膜４としてはＳｉＯ2を用いる
のが一番好ましいが、容量を大きくすることができて、
半導体基板との整合性が良いものであれば、ＣａＦ2，
ＭｇＯ等の絶縁体を用いることもできる。
のが一番好ましいが、容量を大きくすることができて、
半導体基板との整合性が良いものであれば、ＣａＦ2，
ＭｇＯ等の絶縁体を用いることもできる。
【００１３】次に、図２は前記構造のトランジスタをＯ
Ｎさせた場合（ａ）と、ＯＦＦにした場合（ｂ）をそれ
ぞれ示している。ＯＮさせる場合は、コントロール電極
７に正の電圧＋Ｖを印加する。この電圧＋Ｖは強誘電体
薄膜６の分極が反転するに充分な電圧とする。強誘電体
薄膜６における分極反転によりフローティングゲート５
に負の電荷が蓄積される。それに従ってゲート絶縁膜４
の上表面に、その電荷を打ち消そうとする正の電荷が発
生する。
Ｎさせた場合（ａ）と、ＯＦＦにした場合（ｂ）をそれ
ぞれ示している。ＯＮさせる場合は、コントロール電極
７に正の電圧＋Ｖを印加する。この電圧＋Ｖは強誘電体
薄膜６の分極が反転するに充分な電圧とする。強誘電体
薄膜６における分極反転によりフローティングゲート５
に負の電荷が蓄積される。それに従ってゲート絶縁膜４
の上表面に、その電荷を打ち消そうとする正の電荷が発
生する。
【００１４】また、その正の電荷を打ち消すために基板
１の表面には負の電荷が発生する。その負の電荷が空乏
層となる或る値以上の電圧がコントロール電極７に加え
られていれば、反転層が形成されＦＥＴがＯＮ状態にな
る。コントロール電極７に負の電圧−Ｖを印加したとき
は、（ａ）と同様の作用により（ｂ）の如く基板１の表
面には正の電荷が発生するためＦＥＴはＯＦＦ状態とな
る。尚、基板１はいずれの場合もグランドに接続してい
る。
１の表面には負の電荷が発生する。その負の電荷が空乏
層となる或る値以上の電圧がコントロール電極７に加え
られていれば、反転層が形成されＦＥＴがＯＮ状態にな
る。コントロール電極７に負の電圧−Ｖを印加したとき
は、（ａ）と同様の作用により（ｂ）の如く基板１の表
面には正の電荷が発生するためＦＥＴはＯＦＦ状態とな
る。尚、基板１はいずれの場合もグランドに接続してい
る。
【００１５】図３は、コントロール電極７と基板１との
間で測定した容量Ｃ（図２参照）とバイアス電圧Ｖとの
間の特性図である。通常のＭＯＳトランジスタではバイ
アスを負から正に変化させていき、しかる後、正から負
へと戻していくと、同一の特性曲線となるが、本実施例
のＦＥＴは図示の如くヒステリシス曲線となる。これ
は、電圧を負から正へ変えていったときと、逆に正から
負へと変えていったときとでチャンネル部の電荷密度が
変わることに起因している。
間で測定した容量Ｃ（図２参照）とバイアス電圧Ｖとの
間の特性図である。通常のＭＯＳトランジスタではバイ
アスを負から正に変化させていき、しかる後、正から負
へと戻していくと、同一の特性曲線となるが、本実施例
のＦＥＴは図示の如くヒステリシス曲線となる。これ
は、電圧を負から正へ変えていったときと、逆に正から
負へと変えていったときとでチャンネル部の電荷密度が
変わることに起因している。
【００１６】この図３の特性に関し、印加電圧Ｖ＝±１
０Ｖであり、強誘電体薄膜６の材料としてはＰＺＴ（Ｐ
ｂＺrxＴｉ1-xＯ3）を用いた。ＰＺＴの代わりにＰｂＴ
ｉＯ，Ｂｉ4Ｔｉ3Ｏ12等でも同様な結果が得られる。
尚、強誘電体薄膜６の比誘電率、膜厚を制御することに
より書込み電圧を制御できる。強誘電体薄膜６の成膜方
法としてはＳｏｌ−Ｇｅｌ法を用いたが、その他、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法等が可能である。
０Ｖであり、強誘電体薄膜６の材料としてはＰＺＴ（Ｐ
ｂＺrxＴｉ1-xＯ3）を用いた。ＰＺＴの代わりにＰｂＴ
ｉＯ，Ｂｉ4Ｔｉ3Ｏ12等でも同様な結果が得られる。
尚、強誘電体薄膜６の比誘電率、膜厚を制御することに
より書込み電圧を制御できる。強誘電体薄膜６の成膜方
法としてはＳｏｌ−Ｇｅｌ法を用いたが、その他、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法等が可能である。
【００１７】図４はＦＥＴをＰチャンネル型とした場合
のＯＦＦ状態（Ａ）と、ＯＮ状態（Ｂ）を示している。
ここでも基板１はグランドに接続されている。Ｐチャン
ネル型ではコントロール電極７に正の電圧をかけたとき
ＯＦＦとなり、負の電圧をかけたときＯＮとなる点が図
２のＮチャンネル型と相違する。
のＯＦＦ状態（Ａ）と、ＯＮ状態（Ｂ）を示している。
ここでも基板１はグランドに接続されている。Ｐチャン
ネル型ではコントロール電極７に正の電圧をかけたとき
ＯＦＦとなり、負の電圧をかけたときＯＮとなる点が図
２のＮチャンネル型と相違する。
【００１８】データの書き込み、読出しについてはＮチ
ャンネル型であっても、Ｐチャンネル型であっても次の
ようにする。まず、本実施例のメモリ素子では大きなバ
イアス電圧をかけると強誘電体薄膜６に電界がかかり分
極が生じるが、小さなバイアス電圧では強誘電体薄膜６
にあまり電界がかからないので、分極は発生せず、ゲー
ト絶縁膜４にのみに電界がかかる。
ャンネル型であっても、Ｐチャンネル型であっても次の
ようにする。まず、本実施例のメモリ素子では大きなバ
イアス電圧をかけると強誘電体薄膜６に電界がかかり分
極が生じるが、小さなバイアス電圧では強誘電体薄膜６
にあまり電界がかからないので、分極は発生せず、ゲー
ト絶縁膜４にのみに電界がかかる。
【００１９】そこで、書込み時には大きなバイアス電圧
をかけ、読み出し時には小さなバイアス電圧をかけて行
なう。
をかけ、読み出し時には小さなバイアス電圧をかけて行
なう。
【００２０】図５は上記のメモリ素子を用いたメモリ回
路の実施例を示している。この回路を構成するメモリ素
子（ＦＥＴ）は書込み状態「１」でも書込まれていない
状態「０」でもゲート電圧（コントロール電極７に印加
される電圧）が０ＶのときはＯＦＦ状態となっているエ
ンハンスメント型（ノーマリオフ）とし、強誘電体膜６
での分極によるスレッショルド電圧Ｖthの変化を読取る
ことによって「１」、「０」を判別する。尚、図５のメ
モリ素子（ＦＥＴ）はＰチャンネル型であるとする。
路の実施例を示している。この回路を構成するメモリ素
子（ＦＥＴ）は書込み状態「１」でも書込まれていない
状態「０」でもゲート電圧（コントロール電極７に印加
される電圧）が０ＶのときはＯＦＦ状態となっているエ
ンハンスメント型（ノーマリオフ）とし、強誘電体膜６
での分極によるスレッショルド電圧Ｖthの変化を読取る
ことによって「１」、「０」を判別する。尚、図５のメ
モリ素子（ＦＥＴ）はＰチャンネル型であるとする。
【００２１】図６に、この回路の動作方法の一例をまと
めて示している。この図６に従って動作を説明する。
尚、図５において丸１０で囲んだメモリセル（ｍ、ｎ）
を選択されるセルとして、このセルへの書込み、消去、
読出しを説明する。ＢＬm、ＢＬm+1はビット線，Ｗ
Ｌn、ＷＬn+1はワード線、ＤＬn、ＤＬn+1はドライブ線
である。
めて示している。この図６に従って動作を説明する。
尚、図５において丸１０で囲んだメモリセル（ｍ、ｎ）
を選択されるセルとして、このセルへの書込み、消去、
読出しを説明する。ＢＬm、ＢＬm+1はビット線，Ｗ
Ｌn、ＷＬn+1はワード線、ＤＬn、ＤＬn+1はドライブ線
である。
【００２２】（１）書込み・・・（ｍ、ｎ）の選択セル
に書込みを行なうためには、ビット線ＢＬmに書込み電
圧（＋Ｖ1＝Ｈｉｇｈ）をかける。この電圧は強誘電体
薄膜６に分極反転を起こすのに充分な電圧であり、約１
０Ｖである。そして、選択セルにつながるワード線ＷＬ
nをグランドレベル（電圧０Ｖ）にする。このとき、非
選択セルが書込まれないように他のワード線ＷＬn+1を
オープン状態とする。
に書込みを行なうためには、ビット線ＢＬmに書込み電
圧（＋Ｖ1＝Ｈｉｇｈ）をかける。この電圧は強誘電体
薄膜６に分極反転を起こすのに充分な電圧であり、約１
０Ｖである。そして、選択セルにつながるワード線ＷＬ
nをグランドレベル（電圧０Ｖ）にする。このとき、非
選択セルが書込まれないように他のワード線ＷＬn+1を
オープン状態とする。
【００２３】（２）消去・・・書込みと逆の動作を行な
う。ワード線ＷＬnに消去電圧（＋Ｖ1＝Ｈｉｇｈ）をか
け、ビット線ＢＬmをグランドレベルにする。このとき
に、非選択セルのデータが消去セルのデータが消去され
ないように他のビット線ＢＬm+1に＋Ｖ1をかけ、他のワ
ード線ＷＬn+1をオープン状態とする。
う。ワード線ＷＬnに消去電圧（＋Ｖ1＝Ｈｉｇｈ）をか
け、ビット線ＢＬmをグランドレベルにする。このとき
に、非選択セルのデータが消去セルのデータが消去され
ないように他のビット線ＢＬm+1に＋Ｖ1をかけ、他のワ
ード線ＷＬn+1をオープン状態とする。
【００２４】（３）読出し・・・ワード線ＷＬnに読出
し電圧ＳＶをかける。この電圧はＦＥＴの「１」状態で
のスレッショルド電圧Ｖthと「０」状態でのスレッショ
ルド電圧Ｖthの間の電圧であり、強誘電体薄膜６におけ
る分極を反転させない程度の電圧である。この電圧は例
えば３〜５Ｖ程度でよい。ビット線ＢＬmをグランドレ
ベルにしてドライブ線ＤＬnにセンシング電流ＳＡを流
すと、選択セル（ｍ、ｎ）が書込み状態ならＢＬmに電
流が流れる。
し電圧ＳＶをかける。この電圧はＦＥＴの「１」状態で
のスレッショルド電圧Ｖthと「０」状態でのスレッショ
ルド電圧Ｖthの間の電圧であり、強誘電体薄膜６におけ
る分極を反転させない程度の電圧である。この電圧は例
えば３〜５Ｖ程度でよい。ビット線ＢＬmをグランドレ
ベルにしてドライブ線ＤＬnにセンシング電流ＳＡを流
すと、選択セル（ｍ、ｎ）が書込み状態ならＢＬmに電
流が流れる。
【００２５】図５では、メモリ素子が図４に示すフロー
ティングゲート５を有するトランジスタ単体のものとし
て説明したが、図７に示すように強誘電体キャパシタ１
１をＭＯＳＦＥＴ１２のゲートに接続したものをメモリ
セルとしても図６に示すような方法で書込み、消去、読
出しができる。
ティングゲート５を有するトランジスタ単体のものとし
て説明したが、図７に示すように強誘電体キャパシタ１
１をＭＯＳＦＥＴ１２のゲートに接続したものをメモリ
セルとしても図６に示すような方法で書込み、消去、読
出しができる。
【００２６】図８はメモリセルの断面構造図を示してい
る。ビット線ＢＬmはＦＥＴのソース領域２とショート
させている。ワード線ＷＬnはコントロール電極７を用
いる。ドライブ線ＤＬnはドレイン領域３とダイレクト
コンタクトになるように配線している。Ｎウエルとビッ
ト線ＢＬmのコンタクト部にＮ+層１５を設けたが、充分
に抵抗が小さいコンタクトが作成できるなら、特にＮ+
層１５は削除してもよい。図９は強誘電体薄膜６を加工
しなくても差し支えないことを示している。図１０に平
面レイアウト図を示す。
る。ビット線ＢＬmはＦＥＴのソース領域２とショート
させている。ワード線ＷＬnはコントロール電極７を用
いる。ドライブ線ＤＬnはドレイン領域３とダイレクト
コンタクトになるように配線している。Ｎウエルとビッ
ト線ＢＬmのコンタクト部にＮ+層１５を設けたが、充分
に抵抗が小さいコンタクトが作成できるなら、特にＮ+
層１５は削除してもよい。図９は強誘電体薄膜６を加工
しなくても差し支えないことを示している。図１０に平
面レイアウト図を示す。
【００２７】
【発明の効果】以上説明したように本発明によれば、ゲ
ート絶縁膜を設けることにより、その上にフローティン
グゲートを設けることができ、しかもこのフローティン
グゲートを強誘電体薄膜との整合性の良い膜で形成して
強誘電体薄膜を成長面とすることができるので、結晶性
の良い強誘電体薄膜が得られる。また、本発明のメモリ
は大きな電圧をかけることによって書込みと消去がで
き、小さな電圧をかけることによって読出しができるの
で、従来のような選択トランジスタは不要となり、セル
としてのチップ面積が小さくできる。
ート絶縁膜を設けることにより、その上にフローティン
グゲートを設けることができ、しかもこのフローティン
グゲートを強誘電体薄膜との整合性の良い膜で形成して
強誘電体薄膜を成長面とすることができるので、結晶性
の良い強誘電体薄膜が得られる。また、本発明のメモリ
は大きな電圧をかけることによって書込みと消去がで
き、小さな電圧をかけることによって読出しができるの
で、従来のような選択トランジスタは不要となり、セル
としてのチップ面積が小さくできる。
【図１】 本発明を実施した不揮発性半導体メモリの模
式適構造図。
式適構造図。
【図２】 その動作を示す図。
【図３】 そのバイアス電圧対容量の関係を示す特性
図。
図。
【図４】 Ｐチャンネル型のメモリ素子ＦＥＴの動作を
示す図。
示す図。
【図５】 メモリ回路の一部を示す図。
【図６】 その動作を説明するための図。
【図７】 他の実施例のメモリ素子を用いたメモリ回路
を示す図。
を示す図。
【図８】 メモリセルの断面構造図。
【図９】 異なるメモリセルの断面構造図。
【図１０】 平面のレイアウト図。
【図１１】 従来の不揮発性半導体メモリの模式的構造
図。
図。
【図１２】 その従来のメモリ素子を用いたメモリセル
の回路図。
の回路図。
１ 半導体基板 ２ ソース領域 ３ ドレイン領域 ４ 絶縁膜 ５ フローティングゲート ６ 強誘電体薄膜 ７ コントロール電極
Claims (1)
- 【請求項１】半導体基板に形成されたソース領域・ドレ
イン領域間の前記半導体基板の表面上に、絶縁膜、フロ
ーティング電極用の導電性薄膜、強誘電体薄膜、コント
ロール電極用の導電性薄膜を順次形成し、前記コントロ
ール電極と半導体基板間に電位差を生じさせて前記強誘
電体薄膜の分極を反転させることにより書き込み又は消
去が行なわれるようにしたことを特徴とする不揮発性半
導体メモリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33633793A JP3505758B2 (ja) | 1993-12-28 | 1993-12-28 | 不揮発性半導体メモリ |
| US08/715,967 US5768185A (en) | 1993-12-28 | 1996-09-19 | Non-volatile semiconductor memory of a metal ferroelectric field effect transistor |
| US09/069,214 US6128212A (en) | 1993-12-28 | 1998-04-29 | Metal ferroelectric silicon field effect transistor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33633793A JP3505758B2 (ja) | 1993-12-28 | 1993-12-28 | 不揮発性半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202035A true JPH07202035A (ja) | 1995-08-04 |
| JP3505758B2 JP3505758B2 (ja) | 2004-03-15 |
Family
ID=18298084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33633793A Expired - Fee Related JP3505758B2 (ja) | 1993-12-28 | 1993-12-28 | 不揮発性半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5768185A (ja) |
| JP (1) | JP3505758B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19739673C2 (de) * | 1996-09-10 | 2000-11-23 | Nat Semiconductor Corp | Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung |
| US6356475B1 (en) | 1995-09-08 | 2002-03-12 | Fujitsu Limited | Ferroelectric memory and method of reading out data from the ferroelectric memory |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373743B1 (en) | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US6048738A (en) * | 1997-03-07 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Method of making ferroelectric memory cell for VLSI RAM array |
| KR100243294B1 (ko) * | 1997-06-09 | 2000-02-01 | 윤종용 | 반도체장치의 강유전체 메모리 셀 및 어레이 |
| US6067244A (en) * | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
| EP1439544B1 (en) * | 1997-11-14 | 2009-01-14 | Rohm Co., Ltd. | Semiconductor memory and method for accessing semiconductor memory |
| JP3532747B2 (ja) * | 1997-12-09 | 2004-05-31 | 富士通株式会社 | 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ |
| JP2000031398A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6339238B1 (en) | 1998-10-13 | 2002-01-15 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
| US6370056B1 (en) | 2000-03-10 | 2002-04-09 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US20050094457A1 (en) * | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US6337805B1 (en) * | 1999-08-30 | 2002-01-08 | Micron Technology, Inc. | Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same |
| US6141238A (en) * | 1999-08-30 | 2000-10-31 | Micron Technology, Inc. | Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same |
| KR20030041974A (ko) * | 2000-08-24 | 2003-05-27 | 코바 테크놀로지스, 인크. | 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀 |
| US6515889B1 (en) * | 2000-08-31 | 2003-02-04 | Micron Technology, Inc. | Junction-isolated depletion mode ferroelectric memory |
| WO2002071477A1 (en) | 2001-03-02 | 2002-09-12 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| US7066088B2 (en) * | 2002-07-31 | 2006-06-27 | Day International, Inc. | Variable cut-off offset press system and method of operation |
| US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
| US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US6714435B1 (en) * | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
| KR100695139B1 (ko) * | 2005-02-07 | 2007-03-14 | 삼성전자주식회사 | 강유전체 기록 매체 및 그의 기록 방법 |
| US8362604B2 (en) * | 2008-12-04 | 2013-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel FET switch and memory |
| CN110071115A (zh) * | 2019-04-28 | 2019-07-30 | 中国科学院微电子研究所 | 一种铁电存储器、制作方法及操作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
| JPH0336763A (ja) * | 1989-07-03 | 1991-02-18 | Hitachi Ltd | 半導体集積回路装置 |
| EP0478799B1 (en) * | 1990-04-24 | 1996-12-04 | Ramtron International Corporation | Semiconductor device having ferroelectric material and method of producing the same |
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
| JP2942088B2 (ja) * | 1993-03-19 | 1999-08-30 | ローム株式会社 | 半導体装置の動作方法、および半導体装置 |
| JP3412051B2 (ja) * | 1993-05-14 | 2003-06-03 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
-
1993
- 1993-12-28 JP JP33633793A patent/JP3505758B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-19 US US08/715,967 patent/US5768185A/en not_active Expired - Lifetime
-
1998
- 1998-04-29 US US09/069,214 patent/US6128212A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356475B1 (en) | 1995-09-08 | 2002-03-12 | Fujitsu Limited | Ferroelectric memory and method of reading out data from the ferroelectric memory |
| DE19739673C2 (de) * | 1996-09-10 | 2000-11-23 | Nat Semiconductor Corp | Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3505758B2 (ja) | 2004-03-15 |
| US6128212A (en) | 2000-10-03 |
| US5768185A (en) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3505758B2 (ja) | 不揮発性半導体メモリ | |
| US5198994A (en) | Ferroelectric memory device | |
| US6898105B2 (en) | Ferroelectric non-volatile memory device having integral capacitor and gate electrode, and driving method of a ferroelectric non-volatile memory device | |
| US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
| EP0982779B1 (en) | Memory structure in ferroelectric nonvolatile memory and readout method therefor | |
| KR100663310B1 (ko) | 불휘발성 메모리 | |
| JPH05250881A (ja) | 不揮発性記憶素子 | |
| JP3377762B2 (ja) | 強誘電体不揮発性メモリ | |
| JP2838196B2 (ja) | 単一トランジスタ型強誘電体メモリへのデータ書込み方法 | |
| JPH11176958A (ja) | 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ | |
| US6392920B2 (en) | Nonvolatile memory and its driving method | |
| JP3176114B2 (ja) | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 | |
| JPH06125066A (ja) | 強誘電体不揮発性メモリの使用方法 | |
| JP3878370B2 (ja) | 不揮発性メモリおよびその駆動方法 | |
| JP3153606B2 (ja) | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 | |
| JP3095918B2 (ja) | 不揮発性半導体メモリ | |
| JP2001127265A (ja) | 半導体記憶装置およびその駆動方法 | |
| JPH07161854A (ja) | 不揮発性メモリ | |
| JP3181046B2 (ja) | 不揮発性メモリ | |
| JP3144597B2 (ja) | 強誘電体不揮発性メモリの構造および製造方法 | |
| KR100190068B1 (ko) | 강유전체 게이트 캐패시터를 이용하는 불활성 메모리셀의 회로 | |
| JPH0743941B2 (ja) | 不揮発性半導体メモリ | |
| JPH06275841A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH08263988A (ja) | 強誘電体記憶装置 | |
| JPH06275846A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |