JPH06125066A

JPH06125066A - 強誘電体不揮発性メモリの使用方法

Info

Publication number: JPH06125066A
Application number: JP4272753A
Authority: JP
Inventors: Kazuhiro Hoshiba; 一博干場
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1992-10-12
Filing date: 1992-10-12
Publication date: 1994-05-06
Anticipated expiration: 2019-01-06
Also published as: JP3483210B2

Abstract

(57)【要約】【目的】非選択セルへの誤書込をより確実に防止す
る。【構成】チャネル形成領域１０ｂのしきい値電圧を強
誘電体膜６の抗電圧より低く設定するとともに、非選択
セルのコントロールゲート電極５に、立上がり波形がな
だらかな電圧（図１Ｂ参照）を与える。強誘電体膜６
は、抗電界に相当する電圧を印加しなければ、ほとんど
分極は起こらない。コントロールゲート電極５に前記し
きい値電圧をこえる電圧を印加すると、すぐにチャネル
が形成される。したがって、隣接するチャネル形成領域
１０ｃの反転層を通じて、ドレイン３から速やかに電子
が供給される。これにより、チャネル形成領域１０ｂに
反転層が形成され、この部分の電位はドレイン電位に等
しくなる。したがって、実質的に強誘電体膜６に抗電界
に相当する電圧が印加されないこととなり、強誘電体膜
６が誤まって分極することを防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、強誘電体不揮発性メ
モリの使用方法に関するものであり、特に誤分極防止方
法に関するものである。

【０００２】

【従来の技術】特開平2-64993公報に開示されている強
誘電体トランジスタを用いた不揮発性メモリ41を図８に
示す。不揮発性メモリ41は、Ｐ型の基板１２１の表面の
一部にＮ型のウェル領域１２２が形成されている。ウェ
ル領域１２２上の所定領域には、強誘電体材料からなる
強誘電体膜１２３を有している。強誘電体膜１２３上に
は、導電性の材料からなるゲート電極１２４が形成され
ている。ウェル領域１２２中のゲート膜１２３下の両側
部分に高濃度のＰ型の不純物拡散層からなるソース領域
１２５およびドレイン領域１２６が形成されている。な
お、ウェル領域１２２の電極領域（高濃度のＮ型の不純
物拡散層）１２７とソース領域１２５とは接続されてい
る。

【０００３】次に、強誘電体ゲート膜１２３を有する不
揮発性メモリ41の動作原理を図３の強誘電体物質のＥ−
Ｐヒステリシスループを参照しつつ説明する。同図にお
いて、縦軸は分極Ｐを示し、横軸は電界Ｅを示す。

【０００４】図８に示す不揮発性メモリ41に書込む場
合、ゲート電極１２４に接地電位を与え、かつＮウェル
１２２に抗電圧より十分大きなプログラム電圧を印加す
る。抗電圧とは、強誘電体物質の残留分極を取り除くの
に必要な電界Ｅｃを得る為の電圧をいう。この時、ゲー
ト電極１２４とＮウェル１２２間に発生する電界によっ
て、強誘電体膜１２３は発生した電界の方向とほぼ同じ
方向に分極する（図３のＲ１参照）。すなわち、強誘電
体膜１２３は、図８Ｃに示すように、ゲート電極１２４
側がプラスに、Ｎウェル１２２側がマイナスに分極す
る。

【０００５】このような分極状態により、ゲート電極１
２４下部の半導体表面に反転層電荷および空乏層電荷か
らなる正電荷が誘起される。残留分極が十分に大きけれ
ば、反転層が形成され、ソース領域１２５とドレイン領
域１２６とは電気的に導通する（以下オン状態とい
う）。この状態を、以下書込状態という。なお、プログ
ラム電圧が遮断されても、分極状態はほぼそのままの状
態である（図３のＳ１）。一方、消去させる場合、書込
時とは反対に、Ｎウェル１２２に接地電位を与え、かつ
ゲート電極１２４に抗電圧より十分大きなプログラム電
圧を印加する。この時、ゲート電極１２４とＮウェル１
２２間に書込時とは反対方向の電界が発生する。従っ
て、この電界によって強誘電体膜１２３の分極状態が反
転する（図３のＰ１）。すなわち、強誘電体膜１２３
は、図８Ｂに示すように、ゲート電極１２４側がマイナ
スに、Ｎウェル１２２側がプラスに分極する（図３のＱ
１）。

【０００６】したがって、ゲート電極１２４下部の反転
層は消滅し、負電荷が蓄積層として形成され、ソース領
域１２５とドレイン領域１２６とは電気的に絶縁される
（以下オフ状態という）。この状態を、非書込状態とい
う。なお、プログラム電圧が遮断されても、分極状態は
ほぼそのままの状態である。

【０００７】つぎに、不揮発性メモリ41の読み出し動作
を説明する。強誘電体膜１２３が書込状態であれば、チ
ャネル形成領域１３０はオン状態であり、ドレイン１２
５の電位をソース１２６の電位より高くすることによ
り、ドレイン１２５とソース１２６間に電流が流れる。

【０００８】これに対し、強誘電体膜１２３が非書込状
態であれば、チャネル形成領域１３０はオフ状態であ
る。したがって、ドレイン１２５の電位をソース１２６
の電位より高くしても、ドレイン１２５とソース１２６
間に電流が流れない。

【０００９】このように、不揮発性メモリ41は、一旦書
き込み状態とすれば、たとえゲート電極１２４への電圧
供給を中止しても、書き込み状態は維持される。また、
書き込まれているか否かは、ソース１２６とドレイン１
２５の間に電流が流れるか否かによって判断することが
できる。

【００１０】不揮発性メモリ41は、ＳＲＡＭ（スタティ
ックＲＡＭ）として使用される。不揮発性メモリ41を複
数組合わせた回路の等価回路15を図９に示す。同図に示
すように、不揮発性メモリ41は、左右に一つずつの選択
トランジスタを設けて使用される。書き込み又は読み出
しを希望するメモリ（以下選択セルという）以外のメモ
リに書き込み又は読み出しをしてしまうことを防止する
為である。

【００１１】書き込みは、次のようにして行なわれる。
第１のワード線ＷＬ１をＶｃｃ電位にしてトランジスタ
Ｔ１をオンにし、第２のワード線ＷＬ２をＶｓｓ電位
（接地電位）にしてトランジスタＴ２をオフにする。ま
た、不揮発性メモリ４１のゲート電極をＶｃｃ／２電位
にする。さらに、ビット線ＢＬからのデータを不揮発性
メモリ４１のソース・基板に印加する。これにより、不
揮発性メモリ４１はゲート・基板間にＶｃｃ／２電位が
印加されて強誘電体膜１２３（図８参照）が所定の分極
状態になり、データの書込みが可能になる。

【００１２】一方、読出し動作に際しては、第２のワー
ド線ＷＬ２をＶｃｃ電位にしてトランジスタＴ２をオン
にしておき、第１のワード線ＷＬ１をＶｃｃ電位にして
トランジスタＴ１をオンにする。ここで、あらかじめブ
リチャージ回路ＰＲによりビット線ＢＬ…をＶｃｃ／２
以上の電位にプリチャージしておく。これにより、不揮
発性メモリ４１が書込み状態であれば電流が流れ、この
不揮発性メモリ４１が接続されているビット線ＢＬの電
位が下がる。これに対して、不揮発性メモリ４１が非書
込み状態であれば電流が流れないので、この不揮発性メ
モリ４１が接続されているビット線ＢＬの電位は変わら
ない。このように、不揮発性メモリ４１が書込み状態か
非書込み状態かで、ビット線ＢＬの電位が変化する。こ
の電位変化を対応するセンスアンプＳＡにより検出・増
幅することでデータの読出しが可能になる。

【００１３】このように、強誘電体膜を用いた不揮発性
メモリ４１においては、複数組合わせて使用する場合、
誤読み出しおよび誤書込を防止するため２種類のトラン
ジスタＴ１，Ｔ２を設けている。

【００１４】

【発明が解決しようとする課題】しかし、上記のような
強誘電体不揮発性メモリの使用方法においては、次のよ
うな問題があった。一般的に強誘電体の性質として、多
少の電界変化があっても分極反転がおこってしまうとい
う性質を有する。そのため、非選択セルへ誤まって書込
みされるという問題があった。

【００１５】この発明は、上記のような問題点を解決
し、非選択セルへの誤書込をより確実に防止することが
できる強誘電体不揮発性メモリの使用方法を提供するこ
とを目的とする。

【００１６】

【課題を解決するための手段】請求項１にかかる強誘電
体不揮発性メモリの使用方法においては、第２の電路形
成可能領域に電路を形成するためのしきい値電圧を強誘
電体膜の抗電圧より低く設定するとともに、立上がりが
なだらかな分極電圧波形を分極用制御電極に与える。

【００１７】

【作用】請求項１にかかる強誘電体不揮発性メモリの使
用方法においては、第２の電路形成可能領域に電路を形
成するためのしきい値電圧を強誘電体膜の抗電圧より低
く設定するとともに、立上がりがなだらかな分極電圧波
形を分極用制御電極に与える。したがって、非選択セル
について、抗電界に相当する電圧が強誘電体膜にかかる
前に、電路形成可能領域に電路を形成することができ
る。

【００１８】

【実施例】本発明の一実施例を図面に基づいて説明す
る。図１に示すように、強誘電体不揮発性メモリ３１
は、Ｐウェル２内に、第１領域であるソース４、および
第２領域であるドレイン３が形成されている。ドレイン
３、ソース４ともｎ⁺層である。ドレイン３、ソース４
の間はチャネル形成領域１０ａ,１０ｂ,１０ｃである。

【００１９】チャネル形成領域１０ｂの上には、分極用
制御電極であるコントロールゲート電極５が設けられて
いる。電路形成可能領域であるチャネル形成領域１０ｂ
とコントロールゲート電極５の間には、強誘電体材料で
あるＰｂＴｉＯ₃からなる強誘電体膜６が設けられてい
る。チャネル形成領域１０ａは、絶縁膜８ａで覆われて
おり、絶縁膜８ａの上にはソースゲート電極７が設けら
れている。チャネル形成領域１０ａと同様にチャネル形
成領域１０ｃも、絶縁膜８ｃで覆われており、その上に
はドレインゲート電極９が設けられている。

【００２０】チャネル形成領域１０ａと１０ｂ,および
チャネル形成領域１０ｂと１０ｃの間には、各々ｎ⁺形
の領域１１ａ，１１ｂが設けられている。

【００２１】なお、チャネル形成領域１０ｂにチャネル
（反転層）を形成するためのしきい値電圧（Ｖｔｈ）
は、強誘電体膜の抗電圧より低く設定されている。

【００２２】強誘電体不揮発性メモリ３１を複数組合わ
せたマトリックス回路の等価回路１５を図２Ａに示す。
ここで、同図に示すようにマトリックス状に組合わせた
場合、行方向、列方向に各コントロールゲート電極５、
ドレインゲート電極９、ソースゲート電極７、ソース
４、ドレイン３が接続される。このように接続したこと
から、書き込み、または、読み出しを希望するメモリ
（以下選択セルという）以外のメモリに書き込み、また
は、読み出しをしてしまうおそれがある。そこで、等価
回路１５においては、次に述べるようにして、確実に選
択セルを選択できるようにしている（なお、選択セル以
外を以下非選択セルという）。

【００２３】同図Ｂに、セルＣ11を選択セルとする場合
の書き込みと読み出し時に印加する電圧の一例を示す。
まず書き込む場合には、ワードラインＷＬ１−１，ＷＬ
１−２,ビットラインＢＬ２には５Ｖ、その他には、０
Ｖを印加する。ワードラインＷＬ１−１には、図１Ｂに
示すような、立上がり波形をなだらかにした電圧を印加
する。

【００２４】図２Ａに戻って、選択セルＣ１１の、コン
トロールゲート電極５にＰウェル２の電位より５Ｖ高い
電位が与えられる。これにより、コントロールゲート電
極５とＰウェル２間に電界が発生する。その結果、強誘
電体膜６は、図１Ｃに示すように（以下マイナス方向と
いう）分極し、セルＣ１１は、書き込み状態となる。一
方、非選択セルであるセルＣ１２については、ドレイン
ゲート９に５Ｖが印加されている為、チャネル形成領域
１０ｃにチャネルが形成される（オン状態という）。さ
らに、ドレイン３には５Ｖが印加されていることから、
チャネル形成領域１０ｂがオン状態となる。したがっ
て、チャネル形成領域１０ｂに５Ｖが転送される。

【００２５】ここで、コントロールゲート電極５には、
ワードラインＷＬ１−１から、立上がり波形をなだらか
にした分極電圧（図１Ｂ参照）が与えられている。

【００２６】一般的に、強誘電体膜６は抗電界に相当す
る電圧以上の電圧を印加した場合に急激に分極が生じ、
抗電界に相当する電圧でなければ、短時間の間にはほと
んど分極は起こらないという性質を有する（図３の強誘
電体膜のＥ−Ｐヒステリシスループ参照）。一方、コン
トロールゲート電極５に前記しきい値電圧（Ｖｔｈ）以
上の電圧を印加すると、すぐにチャネルが形成される。
したがって、隣接するチャネル形成領域１０ｃの反転層
を通じて、ドレイン３から速やかに電子が供給される。
これにより、チャネル形成領域１０ｂに反転層が形成さ
れる。この部分の電位はドレイン電位に等しい。したが
って、実質的に強誘電体膜６に抗電界に相当する電圧が
印加されないこととなるからである。

【００２７】このように、チャネル形成領域１０ｂにチ
ャネル（反転層）を形成するためのしきい値電圧（Ｖｔ
ｈ）を強誘電体膜の抗電圧より低く設定するとともに、
非選択セルのコントロールゲート電極５に、図１Ｂに示
すような立上がり波形をなだらかにした電圧を与えるこ
とにより、非選択セルの強誘電体膜６が誤って書き込み
状態となることをより完全に防止することができる。

【００２８】また、他の非選択セルであるセルＣ１４の
コントロールゲート電極５、Ｐウェル２には、０Ｖが印
加されているため、強誘電体膜６は分極状態は変化せ
ず、書き込み状態とならない。また、チャネル形成領域
10a,10cともオフ状態となっているため、誤消去も防止
できる。

【００２９】なお、非選択セルへの書き込みを防止する
為、ビットラインＢＬ２に印加されている書き込み禁止
電圧である５Ｖについては、セルＣ１１〜Ｃ１４のソー
スゲート電極７をオフ状態としているので、コントロー
ルゲート電極５下のチャネル形成領域１０ｂにおいても
保持される。

【００３０】読み出しについては、ワードラインＷＬ１
−１,ＷＬ１−３に５Ｖ、ビットラインＢＬ１にセンス
アンプを接続し、その他は０Ｖを印加する。

【００３１】選択セルＣ11について見てみると、ワード
ラインＷＬ１−１,ＷＬ１−３に５Ｖを印加することに
よりチャネル形成領域１０ａ，１０ｃとも、オン状態と
なる。もし、強誘電体膜６がプラス方向に分極している
と（図１Ｃ参照）、チャネル形成領域１０ｂはオフ状態
である。したがって、ビットラインＢＬ１とソースライ
ンＳ１間に電流が流れない。

【００３２】これに対し、強誘電体膜６がマイナス方向
（図１Ｃ参照）に分極していると、チャネル形成領域１
０ｂはオン状態となり、結局全てのゲートがオン状態と
なる。したがって、ビットラインＢＬ１とソースライン
Ｓ１間に電流が流れる。すなわち、セルＣ１１が書き込
み状態であれば、電流が流れ、ビットラインＢＬ１の電
位が降下するが、非書き込み状態であれば、電流が流れ
ず電位降下は生じない。この差をセンスアンプで増幅す
ることにより、セルＣ１１の状態（書込、非書込）を読
み出すことができる。

【００３３】一方、非選択セルＣ１２について見てみる
と、ワードラインＷＬ１−１,ＷＬ１−３に５Ｖを印加
することによりチャネル形成領域１０ａ，１０ｃは、オ
ン状態となる。しかし、ビットラインＢＬ２とソースラ
インＳ１は電位差が０であるので、ビットラインＢＬ２
とソースラインＳ１間に電流が流れない。その他の非選
択セルＣ１３、Ｃ１４については、ワードラインＷＬ２
−１，ＷＬ２−３が０Ｖであるから、双方のチャネル形
成領域１０ａ，１０ｃがオフ状態である。したがって、
ソースラインＳ１とビットラインＢＬ２間、ソースライ
ンＳ１とビットラインＢＬ１間には電流が流れない。

【００３４】このように、マトリックス状に接続した場
合でも、図２Ｂに示すような電圧を印加することによ
り、確実に選択セルのみに書き込むこと、および読み出
すことが可能となる。

【００３５】なお、消去の際は、ワードラインＷＬ１−
２，ＷＬ２−２に−５Ｖを、その他には０Ｖを印加す
る。選択セルＣ１１、Ｃ１２について見てみると、Ｐウ
ェルＰＷに０Ｖを、ワードラインＷＬ１−２，ＷＬ２−
２に−５Ｖを印加することとなり、電界効果により強誘
電体膜６がプラス方向に分極し（図１Ｃ参照）、書き込
み状態が解除される。

【００３６】［強誘電体不揮発性メモリ１の構造］図
４、図５を用いて他の強誘電体不揮発性メモリを使用す
る場合について、説明する。図４に示す強誘電体不揮発
性メモリ１においては、Ｐウェル２内に、第１領域であ
るソース４、および第２領域であるドレイン３が形成さ
れている。ドレイン３、ソース４ともｎ⁺層である。ド
レイン３、ソース４の間には、第１の電路形成可能領域
であるオフセット領域２０ａ、第２の電路形成可能領域
であるチャネル形成領域１０ｂ、および第３の電路形成
可能領域であるチャネル形成領域１０ｃが形成されてい
る。

【００３７】チャネル形成領域１０ｃは、絶縁膜８で覆
われており、絶縁膜８の上には、電路形成用制御電極で
ある選択ゲート電極９が設けられている。チャネル形成
領域１０ｂは、比誘電率の高い物質で構成された絶縁膜
２６で覆われている。絶縁膜２６はさらに、選択ゲート
電極９の一部も覆っている。さらに、絶縁膜２６は、強
誘電体材料であるＰＺＴからなる強誘電体膜６で覆われ
ている。強誘電体膜６の上部で、かつチャネル形成領域
１０ｂおよび選択ゲート電極９の上部には、分極用制御
電極であるコントロールゲート電極５が設けられてい
る。

【００３８】オフセット領域２０ａの上部には、絶縁性
側壁である絶縁性サイドウォール２３が設けられてい
る。なお、コントロールゲート電極５と絶縁性サイドウ
ォール２３は、同図に示すように隣接している。

【００３９】絶縁性サイドウォール２３、コントロール
ゲート電極５、および選択ゲート電極９は、保護膜であ
る層間膜２４で覆われている。層間膜２４上には、アル
ミニウム膜であるビットライン２９が設けられており、
マトリックス接続に必要な各ドレイン３を接続する。

【００４０】強誘電体不揮発性メモリ１の書き込み、お
よび消去動作原理を説明する。強誘電体不揮発性メモリ
１に書込む場合、Ｐウェル２に接地電位を与え、かつコ
ントロールゲート電極５に抗電圧より十分大きなプログ
ラム電圧を印加する。この時、コントロールゲート電極
５とＰウェル２間に発生する電界によって、強誘電体膜
６は発生した電界の方向とほぼ同じ方向に分極する。分
極状態によって、コントロールゲート電極５下部は空乏
化する。この状態を以下書込状態という。なお、プログ
ラム電圧が遮断されても、分極状態は、ほぼそのままの
状態である。

【００４１】一方、消去させる場合には、書込時とは反
対に、コントロールゲート電極５に接地電位を与え、か
つＰウェル２に抗電圧より十分大きなプログラム電圧を
印加する。この時、コントロールゲート電極５とＰウェ
ル２間に、書込時とは反対方向の電界が発生する。従っ
て、この電界によって強誘電体膜６の分極状態は反転す
る。プログラム電圧が遮断されても、反転した分極状態
は維持される。

【００４２】つぎに、強誘電体不揮発性メモリ１の読み
出し動作を説明する。選択ゲート電極９に、しきい値を
越える電圧を印加する。これにより、選択ゲート電極９
の下部に反転層が形成される。さらに、ソース４にＰウ
ェル２より高い読み出し電圧を印加する。これにより、
ソース４とＰウェル２間の空乏層が拡大する。なおＰウ
ェル２およびドレイン３には、接地電圧を印加する。

【００４３】ここで、強誘電体膜６が図１Ｃに示すよう
に分極していれば（以下マイナス方向の分極という）、
コントロールゲート電極５下部は空乏化する。したがっ
て、ソース４とＰウェル２間の空乏層、コントロールゲ
ート電極５下部の空乏層、および選択ゲート電極９下部
の空乏層がつながり、オフセット領域２０ａ,チャネル
形成領域１０ｂ,１０ｃすべてがオン状態となる。ここ
で、ソース４の電位はドレイン３の電位より高いので、
ソース４とドレイン３間に電流が流れる。

【００４４】このように、読み出す際に、ソース４に読
み出し電圧を印加することにより、オフセット領域２０
ａの空乏層が拡大するとともに、この電圧を書き込み状
態の有無を調べる検出電圧として利用することができ
る。

【００４５】これに対し、強誘電体膜６が、図１Ｄに示
すように分極していると（以下プラス方向の分極とい
う）、コントロールゲート電極５下部は、空乏化しな
い。したがって、ソース４とＰウェル２間の空乏層と選
択ゲート電極９下部の空乏層がつながらず、ソース４の
電位をドレイン３の電位より高くしても、ソース４とド
レイン３間には電流が流れない。

【００４６】なお、ソース４とＰウェル２間の空乏層と
コントロールゲート電極５下部の空乏層をつなげること
ができる電圧を読み出し電圧という。

【００４７】このように、強誘電体不揮発性メモリ１
は、一旦書き込み状態とすれば、たとえコントロールゲ
ート電極５に電圧の供給を中止しても、書き込み状態は
維持される。また、書き込まれているか否かは、チャネ
ル形成領域１０ｃをオン状態とするとともに、ソース４
に読み出し電圧を印加することにより、オフセット領域
２０ａをオン状態とし、ソース４とドレイン３の間に電
流が流れるか否かによって判断することができる。

【００４８】消去の場合は、Ｐウェル２にコントロール
ゲート電極５より高い電位を印加する。これにより、強
誘電体膜６がプラス方向に分極し（図１Ｃ参照）、書き
込み状態が解除される。

【００４９】［マトリックス状に接続された強誘電体不
揮発性メモリ１の動作］上記、強誘電体不揮発性メモリ
１は、マトリックス状に接続されて使用される。強誘電
体不揮発性メモリ１を複数組合わせたマトリックス回路
の等価回路21を図５Ａに示す。ここで、同図に示すよう
にマトリックス状に組合わせた場合、行方向、列方向に
各コントロールゲート電極５、選択ゲート電極９、ドレ
イン３が各々接続されており、さらに、全てのソース４
が接続されている。したがって、非選択セルに書き込
み、または、読み出しをしてしまうおそれがある。そこ
で、等価回路２１においては、次に述べるようにして、
確実に選択セルと非選択セルを区別できるようにしてい
る。

【００５０】同図Ｂに、セルＣ１１を選択セルとする場
合に、書き込み時および読み出し時に印加する電圧の一
例を示す。まず書き込む場合には、一括消去を行い分極
の向きを非書込状態としておく。つぎに、ワードライン
ＷＬ１ｎ，ＷＬ２ｎ、ビットラインＢＬｎ＋１にＶｃ
ｃ、その他には、０Ｖを印加する。なお、ワードライン
ＷＬ２ｎには、立上がり波形をなだらかにした分極電圧
（図１Ｂ参照）を与える。

【００５１】選択セルＣ１１について見てみると、ワー
ドラインＷＬ２ｎにＶｃｃ印加することにより、図６Ａ
に示すように、コントロールゲート電極５に、Ｐウェル
２よりＶｃｃだけ高い電位が与えられる。したがって、
コントロールゲート電極５とＰウェル２間に電界が発生
し、強誘電体膜６は、マイナス方向（図６Ｂ参照）に分
極する。

【００５２】一方、非選択セルであるセルＣ１２につい
て見てみると、ワードラインＷＬ１ｎにＶｃｃを印加す
ることにより、図６Ｃに示すように、セルＣ１２の選択
ゲート電極９にもＶｃｃが印加される。したがって、チ
ャネル形成領域１０ｃはオン状態となる。さらにドレイ
ン３にはＶｃｃが印加されていることから、チャネル形
成領域１０ｂがオン状態となり、チャネル形成領域１０
ｂにＶｃｃが転送される。このため、コントロールゲー
ト電極５にＶｃｃが印加されていても、コントロールゲ
ート電極５とＰウェル２間に電位差が生じない。したが
って、強誘電体膜６は分極せず、書き込み状態となるこ
とはない。

【００５３】ところで、セルＣ12のコントロールゲート
電極５には、ワードラインＷＬ２ｎから、立上がり波形
をなだらかにした分極電圧（図１Ｂ参照）が与えられ
る。

【００５４】すでに述べたように、強誘電体膜６は抗電
界に相当する電圧以上の電圧を印加した場合に急激に分
極が生じ、抗電界に相当する電圧でなければ、短時間の
間にはほとんど分極は起こらないという性質を有する
（図３の強誘電体膜のＥ−Ｐヒステリシスループ参
照）。一方、コントロールゲート電極５に前記しきい値
電圧（Ｖｔｈ）以上の電圧を印加すると、すぐにチャネ
ルが形成される。したがって、隣接するチャネル形成領
域１０ｃの反転層を通じて、ドレイン３から速やかに電
子が供給され、チャネル形成領域１０ｂに反転層が形成
される。この部分の電位はドレイン電位に等しい。した
がって、実質的に強誘電体膜６に抗電界に相当する電圧
が印加されないこととなるからである。

【００５５】このように、チャネル形成領域１０ｂにチ
ャネル（反転層）を形成するためのしきい値電圧（Ｖｔ
ｈ）を強誘電体膜の抗電圧より低く設定するとともに、
非選択セルのコントロールゲート電極５に、図１Ｂに示
すような立上がり波形をなだらかにした電圧を与えるこ
とにより、非選択セルの強誘電体膜６が誤って書き込み
状態となることをより完全に防止することができる。

【００５６】なお、書き込みを防止する為、ビットライ
ンＢＬｎ＋１に印加されている書き込み禁止電圧Ｖｃｃ
（図５Ｂ参照）については、セルＣ１１〜Ｃ１４のオフ
セット領域２０ａがオフ状態であるので、コントロール
ゲート電極５下のチャネル形成領域１０ｂにおいても保
持される。

【００５７】読み出しについては、次のようにして行
う。図５Ｂに示すように、ワードラインＷＬ１ｎにＶｃ
ｃ、ソースラインＳＬにＶｃｃ（読み出し電圧）、その
他は０Ｖを印加し、ビットラインＢＬｎにセンスアンプ
を接続する。

【００５８】選択セルＣ１１については、ソースライン
ＳＬに読み出し電圧としてＶｃｃを印加することによ
り、図７Ａに示すように空乏層が拡大し、オフセット領
域２０ａがオン状態となる。また、ワードラインＷＬ１
ｎにＶｃｃを印加することにより、選択ゲート９にＶｃ
ｃが印加され、チャネル形成領域１０ｃはオン状態とな
る。ここで、強誘電体膜６がマイナス方向（図１Ｃ参
照）に分極していると、チャネル形成領域１０ｂはオン
状態となる。すなわち、オフセット領域２０ａ、および
チャネル形成領域１０ｂ、１０ｃともオン状態となる。
したがって、ソースラインＳＬとビットラインＢＬｎに
電流が流れ、この電流をセンスアンプで検出することが
できる。

【００５９】これに対して、強誘電体膜６がプラス方向
に分極していると（図１Ｄ参照）、図７Ｂに示すよう
に、チャネル形成領域１０ｂはオン状態とならない。し
たがって、オフセット領域２０ａ、およびチャネル形成
領域１０ｃがオン状態であっても、ソースラインＳＬと
ビットラインＢＬｎ間に電流が流れない。

【００６０】非選択セルＣ１２については、オフセット
領域２０ａ、およびチャネル形成領域１０ｂ、１０ｃと
もオン状態であったとしても、センスアンプを接続して
いるのは、ビットラインＢＬｎであるから、誤って読み
出されることはない。なおビットラインＢＬｎ＋１をオ
ープンとしても、同様である。

【００６１】その他の非選択セルＣ１３、Ｃ１４につい
て見てみると、ワードラインＷＬ２ｎに０Ｖが印加され
ていることから、チャネル形成領域１０ｃは、ともにオ
フ状態である。したがって、ソースラインＳＬとビット
ラインＢＬｎ間、ソースラインＳＬとビットラインＢＬ
ｎ＋１間に電流が流れない。

【００６２】このように、強誘電体不揮発性メモリ１を
マトリックス状に接続した場合でも、図５Ｂに示すよう
な電圧を印加するとともに、チャネル形成領域１０ｂに
チャネル（反転層）を形成するためのしきい値電圧（Ｖ
ｔｈ）を強誘電体膜６の抗電圧より低く設定し、さらに
立上がり波形をなだらかにした分極電圧（図１Ｂ参照）
を与えることにより、確実に選択セルのみに書き込むこ
と、および読み出すことが可能となる。

【００６３】なお、消去の際は、ワードラインＷＬ２
ｎ，ＷＬ２ｎ＋１に−Ｖｃｃを、その他には０Ｖを印加
する。これにより、強誘電体膜６はプラス方向に分極し
（図１Ｄ参照）、一括消去可能となる。

【００６４】以上述べたように、強誘電体不揮発性メモ
リ１は、絶縁性サイドウォール２３を設けたことにより
オフセット領域２０ａを形成する。そして、読み出す際
には、ソース４に読み出し電圧印加することにより、空
乏層を拡大し、オフセット領域２０ａにチャネルを形成
するとともに、この電圧を書き込み状態の有無を調べる
検出電圧として利用することができる。

【００６５】さらに、チャネル形成領域１０ｂにチャネ
ル（反転層）を形成するためのしきい値電圧（Ｖｔｈ）
を強誘電体膜６の抗電圧より低く設定するとともに、コ
ントロールゲート電極５に、立上がり波形をなだらかに
した分極電圧を与えることにより、抗電界に相当する電
圧が強誘電体膜６にかかる前に、コントロールゲート電
極５下部に反転層を形成することができる。したがっ
て、誤書込をより確実に防止することができる。

【００６６】なお、本実施例では、強誘電性物質として
ＰＺＴ（チタン酸ジルコン酸鉛）を使用したが、ＰｂＴ
ｉＯ₃、チタン酸バリウム、チタン酸ビスマス、ＰＬＺ
Ｔ等の強誘電性を示す物質であれば、他の物質を用いて
もよい。さらに、ソフトライトの問題を避けるため活性
化電界の大きい物質を用いるとともに、活性化電界が大
きくなるように形成することが望ましい。

【００６７】ここで、ソフトライトとは、書込時に、非
選択セルのコントロールゲート電極５にプログラム電圧
を印加するたびに、チャネル形成領域１０ｂ上の強誘電
体膜６の分極状態が少しずつ反転することをいう。ソフ
トライトが繰り返されると、分極状態がついには完全に
反転し、そのセルのデータが誤ったデータとなってしま
すおそれがある。

【００６８】しかし、しきい値電圧を調整するととも
に、立上がり波形をなだらかにした電圧を印加すること
により、非選択セルにおいて、強誘電体膜６の分極状態
が反転する際に、チャネル形成領域１０ｂに反転層を形
成し、誤書込およびソフトライトをより確実に防止する
ことができる。

【００６９】なお、上記各実施例においては、Ｎチャネ
ルトランジスタにて説明したが、Ｐチャネルトランジス
タに採用してもよい。

【００７０】

【発明の効果】請求項１にかかる強誘電体不揮発性メモ
リの使用方法においては、第２の電路形成可能領域に電
路を形成するためのしきい値電圧を強誘電体膜の抗電圧
より低く設定するとともに、立上がりがなだらかな分極
電圧波形を与える。したがって、非選択セルについて、
抗電界に相当する電圧が強誘電体膜にかかる前に、電路
形成可能領域を空乏化することができる。これにより、
非選択セルへの誤書込をより確実に防止することができ
る。

【図面の簡単な説明】

【図１】強誘電体不揮発性メモリ31の構造、分極制御電
極に印加する電圧の波形、および強誘電体膜６の分極状
態を示す図である。

【図２】強誘電体不揮発性メモリ31の使用状態図であ
る。Ａは、マトリックス状に組合わせた等価回路図であ
り、Ｂは、各動作における電圧を表わした一例である。

【図３】強誘電体膜６のヒステリシスループを示す図で
ある。

【図４】強誘電体不揮発性メモリ１の構造を示す図であ
る。

【図５】強誘電体不揮発性メモリ１の使用状態図であ
る。Ａは、マトリックス状に組合わせた等価回路図であ
り、Ｂは、各動作における電圧を表わした一例である。

【図６】書込時における強誘電体不揮発性メモリ１を示
す図である。Ａ，Ｃは書込状態の空乏層の状態を示す図
である。Ａは選択セル、Ｃは非選択セルを示す。また、
Ｂ，Ｄは強誘電体膜６の分極状態を示す図であり、Ｂが
マイナス方向、Ｄがプラス方向に分極している状態を示
す。

【図７】読み出し時における強誘電体不揮発性メモリ１
の空乏層の状態を示す図である。Ａは書込状態である場
合、Ｂは非書込状態である。

【図８】従来の不揮発性メモリ41の構造、および強誘電
体膜６の分極状態をを示す図である。

【図９】従来の不揮発性メモリ41を複数組合わせた等価
回路を示す図である。

【符号の説明】

３・・・ドレイン４・・・ソース５・・・コントロールゲート電極６・・・強誘電体膜９・・・選択ゲート電極１０ｂ,１０ｃ・・・チャネル形成領域２０ａ・・・オフセット領域２３・・・絶縁性サイドウォール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/792

Claims

【特許請求の範囲】

【請求項１】第１領域、第１領域との間に電路形成可能領域を形成するように設
けられた第２領域、電路形成可能領域を覆う強誘電体膜、強誘電体膜上に設けられた分極用制御電極、を備えた強誘電体不揮発性メモリをマトリックス状に配
置し、書き込む場合には、書き込み予定のメモリの分極用制御
電極に分極電圧を印加するとともに、書き込みを防止し
たいメモリには、第１領域または第２領域に電圧を印加
することにより、強誘電体膜に分極電圧を印加しないよ
うにして、書き込み予定のメモリにのみ、情報を書き込
む強誘電体不揮発性メモリの使用方法において、第２の電路形成可能領域に電路を形成するためのしきい
値電圧を強誘電体膜の抗電圧より低く設定するととも
に、立上がりがなだらかな分極電圧波形を分極用制御電極に
与えること、を特徴とする強誘電体不揮発性メモリの使
用方法。