JPH07202004A - 積層構造の高電圧トランジスタ・ユニット - Google Patents

積層構造の高電圧トランジスタ・ユニット

Info

Publication number
JPH07202004A
JPH07202004A JP6315340A JP31534094A JPH07202004A JP H07202004 A JPH07202004 A JP H07202004A JP 6315340 A JP6315340 A JP 6315340A JP 31534094 A JP31534094 A JP 31534094A JP H07202004 A JPH07202004 A JP H07202004A
Authority
JP
Japan
Prior art keywords
region
terminal
transistor
gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6315340A
Other languages
English (en)
Inventor
Mohamad M Mojardi
モハマド・エム・モジャラディ
Tuan A Vo
チュアン・エイ・ボー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH07202004A publication Critical patent/JPH07202004A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】構成される回路の電圧範囲を拡大するために容
易に電気的に積層でき、従来形の電気的に積層されたト
ランジスタ構造よりもシリコンの使用面積が少ない、高
電流、高電圧トランジスタを提供する。 【構成】電圧範囲を拡大するために容易に電気的に積層
でき、従来形の電気的に積層されたトランジスタ構造よ
りもシリコンの使用面積が少なく、最高の抵抗値を有
し、破壊電圧が最高である高電流、高電圧トランジスタ
５０を開示する。このトランジスタ５０は、最も内側の
領域にドレン５４が形成され、その外側に電界プレート
としての機能と高電圧ＮＭＯＳ素子５０が従属接続され
る際に分圧器の一部としての機能を果たす渦巻状の抵抗
５８が形成されている。抵抗５８の外側にはゲート５２
があり、その外側にはソース５６がある。電界プレート
５８は、渦巻状のほかに、同心円状、星形構造とするこ
ともできる。このトランジスタ５０を積層することによ
り前記目的が達成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に高電圧トランジス
タに関し、特に幾つかのトランジスタの電気的積層を促
進し、ひいては回路の電圧範囲を拡大する、高抵抗値、
高電圧抵抗でもある“星形”電界プレート(field plat
e) を設けて製造された、高電圧の電気的積層が可能な
ＮＭＯＳトランジスタに関する。
【０００２】本発明は更に、最高の抵抗値を有し、破壊
電圧が最高である電界プレートの構造に関する。
【０００３】
【従来の技術】ＮＭＯＳトランジスタはラテラル素子で
ある。高電圧の用途では、トランジスタは電界プレート
をゲート領域とドレン領域との間に構成することによっ
て、高電圧に耐えるように設計されている。電界プレー
トは電圧の集中を防止するため、等電位の電界線(field
line)と間隔を隔ててある。回路の電圧範囲を拡大する
ため、幾つかの素子を直列構造で積層することが一般に
行われている。しかし、幾つかのトランジスタを電気的
に積層すると、幾つかの素子のゲートに適正なバイアス
電位を設定するため、高電圧抵抗が必要になる。離散形
の形式では、高電圧抵抗を含む高電圧部品は極めて嵩ば
る。集積した形式でも、高電圧抵抗は極めて大型であ
る。従って、高電圧トランジスタと統合した場合に高電
圧抵抗を受容して適応させるには大きい面積のシリコン
が必要になる。高電圧素子は公知の集積素子製造工程を
利用して従来技術で集積することができる。
【０００４】図１は従来形の高電圧ＮＭＯＳ素子１０の
平面図である。この素子の実施例は円形であるが、例え
ば楕円形のような任意の環状構造でもよい。しかし、鋭
い、又は角度があるコーナーを有する形状は避けること
が好ましい。従来形の高電圧ＮＭＯＳ素子１０の中心は
ドレン領域１２である。ドレン領域１２に隣接した外側
には渦巻き状の電界プレート１４がある。渦巻き状の電
界プレート１４は抵抗値が高いポリシリコン製である。
渦巻き状の電界プレート１４に隣接した外側にはゲート
１６がある。ゲート１６に隣接した外側にはソース領域
１８がある。ドレン領域１２と渦巻き状の電界プレート
１４との間を電子的に接続しているのは金属製のドレン
／電界プレートコネクタ１３である。渦巻き状の電界プ
レート１４とゲート領域１６との間を接続しているのは
金属製のゲート／電界プレートコネクタ１５である。
【０００５】図２は高電圧ＮＭＯＳ素子１０の部分断面
図である。断面図を部分的にしか図示しないのは、この
素子が中心線Ｃ１に対して対称であるからである。ドレ
ン領域１２に隣接した外側には渦巻き状電界プレート１
４がある。渦巻き状電界プレート１４とドレン領域１２
との間を電気的に接続しているのはドレン／電界プレー
トコネクタ１３である。渦巻き状電界プレート１４の外
側はゲート領域１７である。渦巻き状電界プレート１４
とゲート１６との間を電気的に接続しているのはゲート
／電界プレートコネクタ１５である。ゲート領域１７に
隣接した外側にはソース領域１８がある。
【０００６】図３は従来形の高電圧ＮＭＯＳ素子１０の
概略図である。同一の素子には図１で付した番号と同一
の識別番号が付されている。ドレン領域１２と、ゲート
領域１６と、ソース領域１８とは従来形の高電圧ＮＭＯ
Ｓ素子１０の主要部品である。渦巻き状の電界プレート
１４はドレン領域１２とゲート１６との間に接続された
抵抗として示されている。あるいは、渦巻き状の電界プ
レート１４を、図４に示すようにドレン領域１２とソー
ス領域１８との間に接続することもできよう。
【０００７】高電圧の用例によっては、従来形の高電圧
ＮＭＯＳ素子１０は素子の電圧範囲を拡大するために縦
続接続される。このような縦続接続された電気的に直列
の回路網は図５に示されており、４つの従来形の高電圧
ＮＭＯＳ素子２０，２２，２４，２６を含んでいるが、
任意の数の従来形の高電圧ＮＭＯＳ素子から構成できよ
う。４つの高電圧ＮＭＯＳ素子２０，２２，２４，２６
は４つの抵抗２８，３０，３２，３３を備えた分圧器回
路網を横切って並列に接続されている。抵抗２８は高電
圧ＮＭＯＳ素子２０のゲート端子３４，３６と、高電圧
ＮＭＯＳ素子２２との間に接続されている。抵抗３０は
高電圧ＮＭＯＳ素子２２のゲート端子３６，３８と、高
電圧ＮＭＯＳ素子２４との間に接続されている。抵抗３
２は高電圧ＮＭＯＳ素子２４のゲート端子３８，４０
と、高電圧ＮＭＯＳ素子２６との間に接続されている。
抵抗３３は高電圧ＮＭＯＳ素子２０のゲート端子と、高
電圧ＮＭＯＳ素子２０のドレンとの間に接続されてい
る。適正に機能するためには、抵抗２８，３０，３２，
３３はシリコン・ウェーハの実際の面積の大部分を占め
る抵抗値が高い、高電圧抵抗として構成されなければな
らない。
【０００８】
【発明が解決しようとする課題】従って、本発明の主要
な目的は、構成される回路の電圧範囲を拡大するために
容易に電気的に積層でき、従来形の電気的に積層された
トランジスタ構造よりもシリコンの使用面積が少ない、
高電流、高電圧トランジスタを提供することにある。
【０００９】本発明の別の目的は、最高の抵抗値を有
し、破壊電圧が最高である電界プレートの構造を提供す
ることにある。
【００１０】本発明のその他の利点は以下の説明によっ
て明らかにされる。
【００１１】
【課題を解決するための手段】簡略に述べると、本発明
に従って、ゲートに接続された組込み式の、高電圧、高
抵抗値の抵抗を有する高電圧ＮＭＯＳトランジスタが提
供される。
【００１２】
【作用】上記抵抗は２つの機能を果たす。すなわち、
１）トランジスタ用の電界プレートの役割を果たすこ
と、及び２）別のトランジスタ用の適正なバイアス電圧
を設定するための抵抗分圧器回路網の一部として機能す
ることである。この２つの機能を有するトランジスタは
構成される回路の電圧範囲を拡大するため、トランジス
タの電気的積層を促進する。
【００１３】本発明に従って更に、最高の抵抗値を有
し、破壊電圧が最高である星形電界プレートの設計が提
案される。この電界プレートは、同心リングの中心に向
かって広く、同心リングの周辺に向かって狭いフィンガ
によって接続された幾つかの同心リングを使用して構成
される。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【００１５】図６は縦続接続された回路網で使用される
ように設計された、特別の高電圧ＮＭＯＳ素子５０の概
略図である。これは図３に示した高電圧ＮＭＯＳ素子１
０と類似している。この素子はゲート端子５３を有する
ゲート５２と、ドレン端子５５を有するドレン５４と、
ソース端子５７を有するソース５６とを有している。ゲ
ート５２とゲート端子５３には抵抗値が高い抵抗体５８
が接続されている。３端子素子である高電圧ＮＭＯＳ素
子１０とは異なり、この特別の高電圧ＮＭＯＳ素子５０
は４端子素子である。第４の端子は抵抗５８からの抵抗
端子６０である。抵抗５８は２つの機能を果たす。すな
わち、１）トランジスタ用の電界プレートの役割を果た
すこと、及び２）別のトランジスタ用の適正なバイアス
電圧を設定するための抵抗分圧器回路網の一部として機
能することである。抵抗５８の抵抗値は約１５０メグオ
ームと１０ギガオームの間である。
【００１６】図７は単に幾つかの特別の高電圧ＮＭＯＳ
素子６４，６６，６８，７０を使用して構成された縦続
接続回路網６２を示している。この縦続接続回路網は４
つの特別の高電圧ＮＭＯＳ素子を使用したものとして示
されているが、任意の数の特別の高電圧ＮＭＯＳ素子を
使用して構成できよう。特別の高電圧ＮＭＯＳ素子６４
は節点７４で特別の高電圧ＮＭＯＳ素子６６と接続され
ており、前記節点は特別の高電圧ＮＭＯＳ素子６４のソ
ースを、特別の高電圧ＮＭＯＳ素子６６のドレンに接続
する。特別の高電圧ＮＭＯＳ素子６６は節点７６で特別
の高電圧ＮＭＯＳ素子６８と接続されており、前記節点
は特別の高電圧ＮＭＯＳ素子６６のソースを、特別の高
電圧ＮＭＯＳ素子６８のドレンに接続する。特別の高電
圧ＮＭＯＳ素子６８は節点７８で特別の高電圧ＮＭＯＳ
素子７０と接続されており、前記節点は特別の高電圧Ｎ
ＭＯＳ素子６８のソースを、特別の高電圧ＮＭＯＳ素子
７０のドレンに接続する。
【００１７】特別の高電圧ＮＭＯＳ素子７０の抵抗８６
は特別の高電圧ＮＭＯＳ素子６８のゲートに接続されて
いる。このような場合に抵抗が２つの機能を果たすの
で、回路網を容易に、且つ効率的に縦続接続できるよう
にするのは、上記のような抵抗の接続である。
【００１８】この場合、抵抗８６は特別の高電圧ＮＭＯ
Ｓ素子６８のゲートと、特別の高電圧ＮＭＯＳ素子７０
との間に接続され、２つの特別の高電圧ＮＭＯＳ素子の
間で分圧機能を果たす。しかし、これは高電圧の用例で
あるので、特別の高電圧ＮＭＯＳ素子７０も電界プレー
トを必要とする。ＮＭＯＳ技術においては、ゲートとド
レンの間の電圧差は大きく、ゲートとソースの間の電圧
差は極めて小さいので、電界プレートは前述の図３及び
図４に示したように、ゲートとドレンの間、又はソース
とドレンの間に接続される。
【００１９】この新規の特別の高電圧ＮＭＯＳ素子５０
はゲートとソースとの間の電圧差が小さいという利点を
活用できる。従前の構造では、抵抗８６は節点７８で特
別の高電圧ＮＭＯＳ素子７０のドレンに接続される必要
があろう。しかし、節点７８は特別の高電圧ＮＭＯＳ素
子６８のソースにも接続される。これらは高電圧トラン
ジスタであるので、節点８０における特別の高電圧ＮＭ
ＯＳ素子６８のゲート電圧と、節点７８における特別の
高電圧ＮＭＯＳ素子６８のソース電圧との電圧差は小さ
く、無視することができる。従って、抵抗８６が節点７
８ではなく節点８０に接続されても、抵抗は依然として
特別の高電圧ＮＭＯＳ素子７０用の電界プレートとして
の機能を果たすように適正にバイアスされる。このよう
に、抵抗８６が２つの機能を果たすので、縦続接続され
た電気的に直列の回路網６２は簡略化され、スペースが
節減される。すなわち、第１の機能は特別の高電圧ＮＭ
ＯＳ素子６８のゲートと、特別の高電圧ＮＭＯＳ素子７
０との間の分圧器としての機能である。第２の機能は、
特別の高電圧ＮＭＯＳ素子７０用の電界プレートとして
の機能である。
【００２０】回路の残りの部分も同様に接続されてい
る。抵抗８８は特別の高電圧ＮＭＯＳ素子６８のゲート
と、特別の高電圧ＮＭＯＳ素子６６との間に、節点８０
と節点８２でそれぞれ接続されている。抵抗８８は特別
の高電圧ＮＭＯＳ素子６８のゲートと、特別の高電圧Ｎ
ＭＯＳ素子６６との間で電圧分割機能を果たすととも
に、特別の高電圧ＮＭＯＳ素子６８用の電界プレートと
しての機能を果たす。抵抗９０は特別の高電圧ＮＭＯＳ
素子６６のゲートと、特別の高電圧ＮＭＯＳ素子６６と
の間に、節点８２と節点８４でそれぞれ接続されてい
る。抵抗９０は特別の高電圧ＮＭＯＳ素子６６のゲート
と、特別の高電圧ＮＭＯＳ素子６４との間で電圧分割機
能を果たすとともに、電界プレートとしての機能を果た
す。それ以上のトランジスタがないので、特別の高電圧
ＮＭＯＳ素子６４の抵抗９２は、従来と同様に特別の高
電圧ＮＭＯＳ素子６４のドレンに節点７２で再接続され
る。特別の高電圧ＮＭＯＳ素子５０は４端子素子である
ので、抵抗が電界プレートとしての機能を果たすことが
できるように、最後のトランジスタの抵抗を、そのトラ
ンジスタのドレンに接続することを怠らないことが重要
である。
【００２１】図７に示した例では、４つの特別の高電圧
ＮＭＯＳ素子６４，６６，６８，７０が縦続接続された
電気的に直列の回路網６２を構成するために縦続接続さ
れている。縦続接続れた電気的に直列の回路網６２を構
成する際に、構成される予定の、縦続接続された電気的
に直列の回路網６２の要求基準に応じて、任意のｎ＋１
の数の（ｎは少なくとも１である整数）特別の高電圧Ｎ
ＭＯＳ素子５０を使用できることに留意することが重要
である。４つの特別の高電圧ＮＭＯＳ素子６４，６６，
６８，７０を使用したのは、縦続接続された電気的に直
列の回路網６２を構成するために、特別の高電圧ＮＭＯ
Ｓ素子５０を縦続接続する原理を説明するためであるに
過ぎない。
【００２２】図８は図６に示した特別の高電圧ＮＭＯＳ
素子５０の平面図を示している。特別の高電圧ＮＭＯＳ
素子５０を製造するために従来技術の工程が利用された
ものの、特別の高電圧ＮＭＯＳ素子５０の構成に注目さ
れたい。特別の高電圧ＮＭＯＳ素子５０は多くの側面で
高電圧ＮＭＯＳ素子と類似している。最も内側の領域は
ドレン５４である。ドレン５４の外側には２つの機能、
すなわち電界プレートとしての機能と、特別の高電圧Ｎ
ＭＯＳ素子５０が縦続接続される際に分圧器の一部とし
ての機能を果たす抵抗５８がある。抵抗５８の外側には
ゲート５２がある。ゲート５２の外側にはソース５６が
ある。ゲート５２と抵抗５８との間を電気的に接続する
ためにゲート／電界プレートコネクタ５９が備えてあ
る。しかし、抵抗５８にアクセスするため、図１に示し
た高電圧ＮＭＯＳ素子１０に示したドレン／電界プレー
トの代わりに、パッド６０と金属線６２が使用されてい
る。特別の高電圧ＮＭＯＳ素子５０では、ドレン５４と
抵抗５８の間は接続されていない。抵抗５８は別の特別
の高電圧ＮＭＯＳ素子５０のゲート５２に縦続接続で接
続されるか、又は、縦続接続された電気的に直列の回路
網のトランジスタがそこで終端している場合には、トラ
ンジスタが適正に動作するため、特別の高電圧ＮＭＯＳ
素子５０の独自のドレン５４に再接続されなければなら
ない。ドレン５４と、ゲート５２と、ソース５６と、抵
抗５８が占める領域は環状の同心領域として示してある
が、この領域がそれぞれ同心に囲まれている限り、容易
に楕円形、又はその他の形状に変更できる。
【００２３】これまでの例ではＮＭＯＳ技術に焦点をあ
てて説明してきたが、トランジスタの電界プレートとし
ての役割と、縦続接続された素子の分圧器回路の一部と
しての２つの機能を果たすように抵抗を利用するという
構想は、ＰＭＯＳ及びバイポーラ技術の双方にも応用で
きる。
【００２４】電界プレートを２つの機能を有する抵抗値
が高い抵抗体として利用する技術は、渦巻き状以外の電
界プレートの構造を有する高電圧トランジスタにも応用
できる。図９は結合された同心リングである、別の共通
の電界プレート１０２の構造を有する、別の特別の高電
圧ＮＭＯＳ素子１００を示している。電界プレート１０
２は２つの径向き接続バンド１０６によって接続された
幾つかの、間隔を置いた同心リング１０４から成ってい
る。ドレン１０８は内側に置かれ、間隔を置いた同心リ
ング１０４の最も内側から間隔を隔ててある。ドレン１
０８と電界プレート１０２との間には電気的接続はなさ
れていない。パッド１１０と金属接続線１１２によっ
て、間隔を置いた同心リング１０４の最も内側との接続
点が付与される。特別の高電圧ＮＭＯＳ素子１００の残
りの部分は従来の態様で構成されており、図示しない。
【００２５】渦巻き状の電界プレートと、同心リングの
電界プレートの双方とも特有の利点と欠点を有してい
る。例えば、図１及び図７に示したような渦巻き状の電
界プレートを備えて製造された高電圧素子の破壊電圧は
より大きくなる。しかし、製造が簡単であり、図９に示
したような同心リング方式を利用して抵抗値がより高い
抵抗を製造することが可能である。渦巻き状の電界プレ
ートと、同心リング状の電界プレートの利点を組み合わ
せた電界プレートの構造を発見することが望まれよう。
【００２６】図１０は電界プレート１１６を有する特別
の高電圧ＮＭＯＳ素子１１４の一部を示している。電界
プレート１１６はフィンガ１１８とリング１２０とから
成っており、“星形”構造を呈している。図１０を図９
と比較すると、図９で使用された径向き接続バンド１０
６の代わりに図１０ではフィンガ１１８が使用されてい
る。
【００２７】フィンガ１１８について説明すると、フィ
ンガ１１８は広い内側端部１２２と、狭い外側端部１２
４とを有している。径向きフィンガ１１８と接続された
一連の同心リング１２０を使用して電界プレートを設計
することによって、図８に示したような渦巻き状の電界
プレートの利点と、図９に示したようなリング状の電界
プレートの双方の利点が促進される。フィンガ１１８の
広い内側端部１２２によってフィンガ１１８とリング１
２０の間の物理的接続部分が大きくなり、そこでは電圧
の集中が最大になる。それによって電界プレート１１６
が等電位線に対してより効率的に距離を隔てることが可
能になる。フィンガ１１８の狭い外側端部１２４によっ
て物理接続部分が小さくなり、そこでは電圧の集中は最
小である。動作効率を最も高めるには、広い内側端部１
２２の幅と、狭い外側端部１２４との比率は約２：１で
あることが望ましい。
【００２８】リング１２０は、典型的には平方当たり１
０キロオームの中間的な抵抗値を有するポリシリコンで
構成することができる。リング１２０は図９の特別の高
電圧ＮＭＯＳ素子１００に示した、間隔を置いた同心リ
ング１０４を製造するために利用したと同じ技術と材料
で製造される。極めて抵抗値が高い抵抗体の製造を促進
するのはこの特徴である。典型的な抵抗値は１５０メグ
オームから１０ギガオームの間である。
【００２９】フィンガは、代表的には平方当たり２ギガ
オームの抵抗値を有する高抵抗ポリシリコンから構成さ
れる。必要なフィンガ１１８の数は必要な抵抗値によっ
て左右される。約１０ギガオームの、極めて高い抵抗値
の抵抗体は、１つのフィンガ１１８しか必要としないで
あろう。１５０メグオームの、大幅に低い抵抗値の抵抗
体は５０個のフィンガ１１８を必要としよう。一つ以上
のフィンガ１１８が必要な場合は、リング１２０の周囲
にほぼ均等な間隔を置いて設けられる必要がある。図１
０は、説明目的だけのために、７個のフィンガを含んだ
構造を示している。
【００３０】図９に示したようなリング構造、又は図８
に示したような渦巻き状構造、又は図１０に示したよう
な星形構造で構成された電界プレートを、特別の高電圧
ＮＭＯＳ素子５０を製造するために使用できるが、星形
構造の特有の設計によって、従前の同心リングの設計の
特性と、渦巻き形設計の破壊電圧がより高いという特性
を組み合わせることができるので、図１０に示した星形
構造で最も良好な結果が得られた。
【図面の簡単な説明】
【図１】 従来形の高電圧ＮＭＯＳトランジスタの平面
図である。
【図２】 図１に示した従来形の高電圧ＮＭＯＳトラン
ジスタの部分断面図である。
【図３】 図１に示した従来形の高電圧ＮＭＯＳトラン
ジスタの概略図である。
【図４】 図１に示した従来形の高電圧ＮＭＯＳトラン
ジスタの別の概略図である。
【図５】 図３に示した従来形の高電圧ＮＭＯＳトラン
ジスタの幾つかを縦続接続した回路網の概略図である。
【図６】 縦続接続回路網で使用するように設計された
特別の高電圧ＮＭＯＳ素子である。
【図７】 縦続接続された回路網における、図６に示し
た特別の高電圧ＮＭＯＳ素子のいくつかの概略図であ
る。
【図８】 渦巻き状抵抗を使用した、図６に示した縦続
接続回路網で使用するように設計された特別の高電圧Ｎ
ＭＯＳ素子の平面図である。
【図９】 同心リングから成る抵抗を使用した、図６に
示した縦続接続回路網で使用するように設計された別の
特別の高電圧ＮＭＯＳ素子の平面図である。
【図１０】 星形の抵抗回路網を使用した、図６に示し
た縦続接続回路網で使用するように設計された別の特別
の高電圧ＮＭＯＳ素子の平面図である。
【符号の説明】
１０ 従来形の高電圧ＮＭＯＳ素子、１２ ドレン領
域、１３ コネクタ、１４渦巻き状電界プレート、１６
ゲート、１８ ソース領域、２０，２２，２４，２６
従来形の高電圧ＮＭＯＳ素子、２８，３０，３２，３
３ 抵抗、３４，３６，３８，４０ ゲート端子、５０
特別の高電圧ＮＭＯＳ素子、５２ ゲート、５３ ゲ
ート端子、５４ ドレン、５５ ドレン端子、５６ ソ
ース、５７ソース端子、５８ 抵抗、６０ 抵抗端子、
６２ 縦続接続回路網、６４，６６，６８，７０ 特別
の高電圧ＮＭＯＳ素子、７２，７４，７６，７８，８
０，８２，８４ 節点、８６，８８，９０ 抵抗、１０
０ 特別の高電圧ＮＭＯＳ素子、１０２ 電界プレー
ト、１０４ 同心リング、１０６ 接続バンド、１０８
ドレン、１１０ パッド、１１２ 金属接続線、１１４
特別の高電圧ＮＭＯＳ素子、１１６ 電界プレート、
１１８ フィンガ、１２０ リング、１２２内側端部、
１２４ 外側端部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チュアン・エイ・ボー アメリカ合衆国 カリフォルニア州 90250 ホーソーン ウエストワンハンド レッドサーティーエイスストリート 5126

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 次のものを含む高電圧縦続接続回路網： ａ）２つの４端子高電圧トランジスタの電気回路であっ
    て、前記２つのトランジスタのうちの一つが電気回路内
    の最初のトランジスタであり、別の一つが電気回路内の
    最後のトランジスタであり、各トランジスタが次のもの
    を含むもの： ｉ）ソース領域と、ドレン領域と、ゲート領域と、抵抗
    領域、 ii）前記ドレン領域と、前記抵抗領域と、前記ゲート領
    域と、前記ソース領域が同心構造に配置されていて、前
    記ドレン領域が最も内側の領域であり、前記抵抗領域が
    前記ドレン領域を囲み、前記ゲート領域が前記抵抗領域
    を囲み、前記ソース領域が前記ゲート領域を囲む構成に
    なっているもの、 iii ）前記ソース領域内に位置する、ソース端子を有す
    るソース、 iv）前記ドレン領域に位置する、ドレン端子を有するド
    レン、 ｖ）前記ゲート領域に位置する、ゲート端子を有するゲ
    ート、 vi）抵抗端子、そして vii ）前記抵抗領域に位置する、２つの端部を有する抵
    抗体であって、この抵抗体の一端が前記ゲート端子に電
    気的に接続され、前記抵抗体の他端が前記抵抗端子に電
    気的に接続されているもの、 ｂ）正の節点、 ｃ）負の節点、 ｄ）前記第１トランジスタの前記ソース端子が前記負の
    節点に電気的に接続されており、 ｅ）前記第２トランジスタの前記抵抗端子と前記ドレン
    端子とが前記正の節点に電気的に接続されており、 ｆ）前記第１トランジスタの前記ドレン端子が前記第２
    トランジスタの前記ソース端子に電気的に接続されてお
    り、そして ｇ）前記第１トランジスタの前記抵抗端子が前記第２ト
    ランジスタの前記ゲート端子に電気的に接続されてい
    る。
  2. 【請求項２】 次のものを含む高電圧縦続接続回路網： ａ）互いに順番列で電気的に接続された複数個の４端子
    高電圧トランジスタの電気回路であって、前記トランジ
    スタの一つが電気回路内の最初のトランジスタであり、
    別の一つが電気回路内の最後のトランジスタであり、各
    トランジスタが次のものを含むもの： ｉ）ソース領域と、ドレン領域と、ゲート領域と、抵抗
    領域、 ii）前記ドレン領域と、前記抵抗領域と、前記ゲート領
    域と、前記ソース領域が同心構造に配置されていて、前
    記ドレン領域が最も内側の領域であり、前記抵抗領域が
    前記ドレン領域を囲み、前記ゲート領域が前記抵抗領域
    を囲み、前記ソース領域が前記ゲート領域を囲む構成に
    なっているもの、 iii ）前記ソース領域内に位置する、ソース端子を有す
    るソース、 iv）前記ドレン領域に位置する、ドレン端子を有するド
    レン、 ｖ）前記ゲート領域に位置する、ゲート端子を有するゲ
    ート、 vi）抵抗端子、そして vii ）前記抵抗領域に位置する、２つの端部を有する抵
    抗体を備え、この抵抗体の一端が前記ゲート端子に電気
    的に接続され、前記抵抗体の他端が前記抵抗端子に電気
    的に接続されているもの、 ｂ）正の節点、 ｃ）負の節点、 ｄ）前記最初のトランジスタの前記ソース端子が前記負
    の節点に電気的に接続されており、 ｅ）前記最後のトランジスタの前記抵抗端子と前記ドレ
    ン端子とが前記正の節点に電気的に接続されており、そ
    して ｆ）前記最初と、前記最後のトランジスタ以外の各々の
    トランジスタが次のことを含むもの： ｉ）ドレン端子が前記順番列でそれぞれの後続のトラン
    ジスタの前記ソース端子に電気的に接続されており、 ii）抵抗端子が前記順番列でそれぞれの後続のトランジ
    スタの前記ゲート端子に電気的に接続されており、 iii ）ソース端子が前記順番列でそれぞれ先行するトラ
    ンジスタの前記ドレン端子に電気的に接続されており、
    そして iv）ゲート端子が前記順番列でそれぞれ先行するトラン
    ジスタの前記抵抗端子に電気的に接続されている。
  3. 【請求項３】 次のものを含む高電圧縦続接続回路網： ａ）ｎ＋１個の４端子高電圧トランジスタの電気回路で
    あって、ｎは少なくとも２である整数であり、前記トラ
    ンジスタの各々には１とｎ＋１を含めた間の整数ｉの固
    有の番号付けがなされ、１の番号付けがなされた前記ト
    ランジスタが電気回路内の最初のトランジスタであり、
    ｎ＋１の番号付けがなされた前記トランジスタが電気回
    路内の最後のトランジスタであり、各トランジスタが次
    のものを含むもの： ｉ）ソース領域と、ドレン領域と、ゲート領域と、抵抗
    領域、 ii）前記ドレン領域と、前記抵抗領域と、前記ゲート領
    域と、前記ソース領域が同心構造に配置されていて、前
    記ドレン領域が最も内側の領域であり、前記抵抗領域が
    前記ドレン領域を囲み、前記ゲート領域が前記抵抗領域
    を囲み、前記ソース領域が前記ゲート領域を囲むもの、 iii ）前記ソース領域内に位置する、ソース端子を有す
    るソース、 iv）前記ドレン領域に位置する、ドレン端子を有するド
    レン、 ｖ）前記ゲート領域に位置する、ゲート端子を有するゲ
    ート、 vi）抵抗端子、そして vii ）前記抵抗領域に位置する、２つの端部を有する抵
    抗体を備え、この抵抗体の一端が前記ゲート端子に電気
    的に接続され、前記抵抗体の他端が前記抵抗端子に電気
    的に接続されているもの、 ｂ）正の節点、 ｃ）負の節点、 ｄ）前記最初のトランジスタの前記ソース端子が前記負
    の節点に電気的に接続されており、 ｅ）前記最後のトランジスタの前記抵抗端子と前記ドレ
    ン端子とが前記正の節点に電気的に接続されており、そ
    して ｆ）前記トランジスタの各々にｉの番号付けがなされ、
    ｉは１から始まりｎに至る全ての整数であり、前記トラ
    ンジスタの各々が次のことを有している： ｉ）ドレン端子が電気回路内の（ｉ＋１）の番号付けが
    なされた前記トランジスタの前記ソース端子に電気的に
    接続され、 ii）抵抗端子が電気回路内の（ｉ＋１）の番号付けがな
    された前記トランジスタの前記ゲート端子に電気的に接
    続されている。
JP6315340A 1993-12-21 1994-12-19 積層構造の高電圧トランジスタ・ユニット Pending JPH07202004A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/170,848 US5382826A (en) 1993-12-21 1993-12-21 Stacked high voltage transistor unit
US170848 1993-12-21

Publications (1)

Publication Number Publication Date
JPH07202004A true JPH07202004A (ja) 1995-08-04

Family

ID=22621514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6315340A Pending JPH07202004A (ja) 1993-12-21 1994-12-19 積層構造の高電圧トランジスタ・ユニット

Country Status (4)

Country Link
US (1) US5382826A (ja)
EP (1) EP0660415B1 (ja)
JP (1) JPH07202004A (ja)
DE (1) DE69417189T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033941A (ja) * 2004-02-24 2012-02-16 Seiko Instruments Inc 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
JP2014017962A (ja) * 2012-07-09 2014-01-30 Denso Corp 起動回路付半導体装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283702A (ja) * 1992-04-03 1993-10-29 Hitachi Ltd 複合制御型半導体装置及びそれを使用した電力変換装置
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
US5600149A (en) * 1995-10-30 1997-02-04 Xerox Corporation Power supply regulator
US5936874A (en) 1997-06-19 1999-08-10 Micron Technology, Inc. High density semiconductor memory and method of making
DE69832258T2 (de) 1998-02-24 2006-08-03 Stmicroelectronics S.R.L., Agrate Brianza Schutzstruktur für integrierte elektronische Hochspannungsanordnungen
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
SE0302810D0 (sv) * 2003-10-24 2003-10-24 Infineon Technologies Ag Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof
DE102004019345B4 (de) 2004-04-21 2007-02-08 Austriamicrosystems Ag Ausgangsstufenanordnung
US20050274985A1 (en) * 2004-05-26 2005-12-15 Adlerstein Michael G RF decoupled field plate for FETs
DE102004039620B4 (de) * 2004-08-06 2006-10-12 Atmel Germany Gmbh Integrierte Schaltung, die eine vorgegebene Spannungsfestigkeit besitzt
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
WO2006058216A2 (en) * 2004-11-24 2006-06-01 Microsemi Corporation Junction terminations structures for wide-bandgap power devices
US7955943B2 (en) * 2005-01-25 2011-06-07 Semiconductor Components Industries, Llc High voltage sensor device and method therefor
US7709292B2 (en) * 2006-09-29 2010-05-04 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
US8009452B1 (en) 2007-03-03 2011-08-30 Sadwick Laurence P Multiple driver power supply
US7782644B2 (en) * 2007-03-03 2010-08-24 Sadwick Laurence P Method and apparatus for supplying power
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
EP2293445B1 (en) * 2009-08-26 2013-03-06 The Alfred E. Mann Foundation for Scientific Research High voltage current source and voltage expander in low voltage process
US8289054B2 (en) * 2009-08-26 2012-10-16 Alfred E. Mann Foundation For Scientific Research High voltage differential pair and op amp in low voltage process
US8461903B1 (en) 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
US20110062554A1 (en) * 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
US8598637B2 (en) * 2009-09-18 2013-12-03 Monolithic Power Systems, Inc. High voltage junction field effect transistor with spiral field plate
TWI503956B (zh) * 2009-09-30 2015-10-11 Semiconductor Components Ind 高電壓感測器設備及其方法
US8587073B2 (en) * 2010-10-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor
US8786050B2 (en) 2011-05-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with biased-well
US8664741B2 (en) 2011-06-14 2014-03-04 Taiwan Semiconductor Manufacturing Company Ltd. High voltage resistor with pin diode isolation
US9373619B2 (en) 2011-08-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with high voltage junction termination
US20130161740A1 (en) * 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
US8766357B2 (en) 2012-03-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for high voltage MOS transistor
US9148194B2 (en) 2012-07-07 2015-09-29 Skyworks Solutions, Inc. Radio-frequency switch system having improved intermodulation distortion performance
US8975950B2 (en) 2012-07-07 2015-03-10 Skyworks Solutions, Inc. Switching device having a discharge circuit for improved intermodulation distortion performance
US9160328B2 (en) 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US9059702B2 (en) 2012-07-07 2015-06-16 Skyworks Solutions, Inc. Switch linearization by non-linear compensation of a field-effect transistor
US9628075B2 (en) 2012-07-07 2017-04-18 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
US9276570B2 (en) 2012-07-07 2016-03-01 Skyworks Solutions, Inc. Radio-frequency switch having gate node voltage compensation network
US10147724B2 (en) 2012-07-07 2018-12-04 Skyworks Solutions, Inc. Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构
JP2014063771A (ja) * 2012-09-19 2014-04-10 Toshiba Corp 半導体装置
US9013225B2 (en) 2013-02-04 2015-04-21 Skyworks Solutions, Inc. RF switches having increased voltage swing uniformity
US8786397B1 (en) * 2013-02-07 2014-07-22 Excelliance Mos Corporation Electric field resistor
CN103219898B (zh) * 2013-04-02 2016-06-01 苏州博创集成电路设计有限公司 具有电流采样和启动结构的半导体装置
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10608623B2 (en) 2016-12-21 2020-03-31 Qorvo US. Inc. Transistor-based radio frequency (RF) switch
US10320379B2 (en) 2016-12-21 2019-06-11 Qorvo Us, Inc. Transistor-based radio frequency (RF) switch
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US4333225A (en) * 1978-12-18 1982-06-08 Xerox Corporation Method of making a circular high voltage field effect transistor
US4288806A (en) * 1979-05-29 1981-09-08 Xerox Corporation High voltage MOSFET with overlapping electrode structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033941A (ja) * 2004-02-24 2012-02-16 Seiko Instruments Inc 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
JP2014017962A (ja) * 2012-07-09 2014-01-30 Denso Corp 起動回路付半導体装置

Also Published As

Publication number Publication date
DE69417189T2 (de) 1999-07-08
US5382826A (en) 1995-01-17
DE69417189D1 (de) 1999-04-22
EP0660415B1 (en) 1999-03-17
EP0660415A1 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
JPH07202004A (ja) 積層構造の高電圧トランジスタ・ユニット
JP3278443B2 (ja) ユーザ構成可能な相互接続アーキテクチャ
JP5420485B2 (ja) アナログディジタル変換器
JP2003510806A (ja) モノリシック集積化トランス
US20190378793A1 (en) Integration of guard ring with passive components
JP2010278450A5 (ja)
US7057491B2 (en) Impedance network with minimum contact impedance
US9660019B2 (en) Concentric capacitor structure
US5444411A (en) Functional MOS transistor with gate-level weighted sum and threshold operations
JPS61290767A (ja) Ｍｏｓ電界効果トランジスタ
JP4927494B2 (ja) アナログディジタル変換器、およびアナログディジタル変換器の設計方法
JP3043250B2 (ja) ゲートアレイ用アナログ出力駆動回路
CA1102009A (en) Integrated circuit layout utilizing separated active circuit and wiring regions
US5541439A (en) Layout for a high voltage darlington pair
JPH0455342B2 (ja)
JP2002289839A (ja) 半導体装置
JPH02304963A (ja) 半導体集積回路装置
US3544860A (en) Integrated power output circuit
JPS62130551A (ja) 集積回路
US7057873B2 (en) Capacitor structure
JPH07169980A (ja) ダイオード及び静電破壊保護装置
JP3450408B2 (ja) Ｌｃ複合素子
TWI847365B (zh) 半導體裝置及其布局方法
JPH065825A (ja) 集積回路論理ゲートアレイ
US6906593B2 (en) Frequency compensation of wide-band resistive gain amplifier

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051118