JPH07199935A

JPH07199935A - タッチ検出装置

Info

Publication number: JPH07199935A
Application number: JP5350862A
Authority: JP
Inventors: Goro Sakata; 吾朗坂田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1993-12-30
Filing date: 1993-12-30
Publication date: 1995-08-04
Anticipated expiration: 2018-04-14
Also published as: JP3396939B2

Abstract

(57)【要約】【目的】大容量のイベントバッファを用いなくとも正
確なタッチ情報を検出できるタッチ検出装置を実現す
る。【構成】押離鍵操作に応じてスイッチＳ１，Ｓ２が順
次オンオフされると、スイッチマトリクス３が押鍵イベ
ントあるいは離鍵イベントを表わす状態情報を発生す
る。コントローラ１は、スイッチＳ１，Ｓ２のオンオフ
タイミングに対応したタッチ情報を発生する。メモリ５
に格納されたタッチ情報がＣＰＵ２０からの読み出し待
ち状態にある時に、新たな押鍵あるいは離鍵が発生した
場合、コントローラ１は前押鍵あるいは前離鍵に対応す
る状態情報とタッチ情報とを無効にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、電子ピアノ等
の電子楽器に用いて好適なタッチ検出装置に関する。

【０００２】

【従来の技術】周知のように、電子ピアノ等の電子楽器
においては、押離鍵操作を検出するための鍵走査を行
い、この鍵走査によって得られる押離鍵情報に基づいて
押鍵タッチやアフタタッチを検出するタッチ検出装置を
備えるものが多い。この種の装置は、各鍵毎に配設され
る鍵スイッチマトリクスをスキャンし、これにより得ら
れるキーオン／キーオフイベントに対応したノートナン
バ、タッチ（ベロシティ）および押離鍵信号を生成す
る。通常、各鍵には、第１および第２の鍵スイッチが設
けられており、押鍵時には第１の鍵スイッチがオン状態
になり、これに続いて第２の鍵スイッチがオン状態にな
る。そして、離鍵時には、第２の鍵スイッチがオフして
から第１の鍵スイッチがオフされるようになっている。
したがって、タッチ検出装置では、押鍵時のスイッチタ
イミング、すなわち、第１の鍵スイッチがオン状態にな
った時点から第２の鍵スイッチがオン状態になる時点ま
での時間間隔を計測して鍵タッチ（ベロシティ）に対応
するデータを生成するようにしている。

【０００３】

【発明が解決しようとする課題】さて、上述した従来の
タッチ検出装置では、キーオン／キーオフイベントが発
生する度に上述した各種押離鍵情報を発生し、これを楽
器各部を制御するＣＰＵ側へ供給するようにしており、
複数のイベントが連続的に発生した場合、一定時間内に
ＣＰＵへ転送しきれないことが起こり得る。そこで、こ
のような場合に対処するため、タッチ検出装置には各イ
ベント毎の押離鍵情報を記憶するイベントバッファメモ
リを備えるようにしている。

【０００４】ところで、このイベントバッファメモリ
は、比較的に多くの記憶容量を必要とし、低廉な価格の
電子楽器に搭載するにはコストパフォーマンスから見
て、製品コスト高を招致する要因となり得る。イベント
バッファメモリを用いることなくタッチ検出を実現する
には、第１および第２の鍵スイッチが順次オン状態にな
る期間を計測し、その計測値がＣＰＵによって読み出さ
れるまで保持することが考えられる。例えば、図１０に
示すように、時刻ｔ₀において鍵が押鍵されて第１の鍵
スイッチＳ１がオンされ、続いて時刻ｔ₁において第２
の鍵スイッチＳ２がオンされた場合、時刻ｔ₀〜ｔ₁の間
に計測されるカウント値が押鍵タッチに対応する値とな
り、これが所定時間経過後にＣＰＵへ転送される訳であ
る。

【０００５】しかしながら、こうした方式にあっては、
検出したタッチ情報をＣＰＵ側へ転送する以前に、次の
イベントが発生した場合、先に検出したタッチ情報をＣ
ＰＵへ転送してから次のイベントに対応するタッチ情報
を検出することから、計測開始タイミングが実際のイベ
ント発生時点からずれてしまい誤ったタッチ情報を検出
するという問題がある。例えば、図１０に示すように、
時刻ｔ₂〜ｔ₃に対応する離鍵タッチを検出し、これをＣ
ＰＵへ転送すべく待機している最中に、時刻ｔ4におい
て次のキーオンイベントが発生すると、次のイベントに
対応する計測開始タイミングがΔｔ遅れてしまい、結果
的に誤った押鍵タッチが検出され、これにより不自然な
楽音が形成されてしまうという弊害が生じる。そこで本
発明は、上述した事情に鑑みてなされたもので、大容量
のイベントバッファを用いなくとも正確なタッチ情報を
検出することができるタッチ検出装置を提供することを
目的としている。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明にあっては、各鍵毎に設けら
れ、押離鍵操作に応じて順次オンオフされる第１および
第２の鍵スイッチと、前記第１および第２の鍵スイッチ
のオンオフ状態に応じて押鍵あるいは離鍵を検出し、押
鍵イベントあるいは離鍵イベントを表わす状態情報を発
生すると共に、前記第１および第２の鍵スイッチのオン
オフタイミングに対応したタッチ情報を発生するタッチ
情報発生手段と、前記状態情報と前記タッチ情報とを一
時記憶する一時記憶手段と、この一時記憶手段に格納さ
れたタッチ情報が外部からの読み出し待ち状態にある時
に、前記タッチ情報発生手段が新たな押鍵あるいは離鍵
を検出した場合、前押鍵あるいは前離鍵に対応する状態
情報とタッチ情報とを無効にする制御手段とを具備する
ことを特徴としている。

【０００７】また、請求項２に記載の発明によれば、前
記状態情報は、少なくとも、押鍵あるいは離鍵のいずれ
かを識別する情報と、押鍵あるいは離鍵の完了未完を識
別する情報とから形成されることを特徴としている。さ
らに、請求項３に記載の発明によれば、前記一時記憶手
段は、前記状態情報と前記タッチ情報とを前記各鍵毎に
対応する記憶領域に格納することを特徴としている。

【０００８】

【作用】本発明によれば、押離鍵操作に応じて第１およ
び第２の鍵スイッチが順次オンオフされると、タッチ情
報発生手段が前記第１および第２の鍵スイッチのオンオ
フ状態に応じて押鍵あるいは離鍵を検出し、押鍵イベン
トあるいは離鍵イベントを表わす状態情報を発生すると
共に、前記第１および第２の鍵スイッチのオンオフタイ
ミングに対応したタッチ情報を発生する。そして、一時
記憶手段が前記状態情報と前記タッチ情報とを一時記憶
し、この一時記憶手段に格納されたタッチ情報が外部か
らの読み出し待ち状態にある時に、前記タッチ情報発生
手段が新たな押鍵あるいは離鍵を検出した場合、制御手
段は前押鍵あるいは前離鍵に対応する状態情報とタッチ
情報とを無効にする。これにより、大容量のイベントバ
ッファを用いなくとも正確なタッチ情報を検出すること
が可能になる。

【０００９】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。Ａ．実施例の構成図１は、本発明の一実施例によるタッチ検出装置の構成
を示すブロック図である。この図において、１は装置各
部を制御するコントローラであり、その動作については
後述する。２はデコーダ（ＤＥＣ）であり、コントロー
ラ１から供給されるスキャン信号Ｓｃをデコードして信
号ＫＣを出力する。３は各鍵毎に配設される鍵スイッチ
ＳＷをマトリクス状に接続してなるスイッチマトリクス
であり、押鍵あるいは離鍵に対応した信号ＫＩを発生す
る。ここで、図２を参照してスイッチマトリクス３の構
成について説明する。この図に示すスイッチマトリクス
３は、８行２２列の鍵スイッチＳＷを備え、これら鍵ス
イッチＳＷは一端が信号ＫＣラインに接続され、他端が
ダイオードＤを介してプルアップされる。

【００１０】８行２２列に配列された鍵スイッチＳＷの
内、列方向に隣り合う２つが対になって１つの鍵ＫＥＹ
に配設される。すなわち、図３に示すように、鍵ＫＥＹ
の鍵下部には、２つの鍵スイッチＳＷが設けられ、これ
ら２つの鍵スイッチＳＷを以後、スイッチＳ１とスイッ
チＳ２と称する。したがって、図２に示すマトリクス回
路において、行番号を「ｉ（ｉ＝０〜７）」とし、列方
向の組番号を「ｊ（ｊ＝０〜１０）」とすると、各鍵Ｋ
ＥＹは配列要素（ｉ，ｊ）で表現される。なお、このス
イッチＳ１，Ｓ２は、押鍵時にスイッチＳ１が先にオン
し、続いてスイッチＳ２がオンする。一方、離鍵時にス
イッチＳ２がオフしてからスイッチＳ１がオフする。

【００１１】次に、再び図１を参照して実施例の構成に
ついて説明を続ける。４はスイッチマトリクス３から出
力される信号ＫＩを各鍵毎に一時記憶するキーインレジ
スタ（ＫＩＲ）である。５はコントローラ１から供給さ
れる制御信号Ｓｃに応じて各鍵毎のタッチ情報がリード
／ライトされるメモリである。メモリ５は、例えば、８
８鍵仕様に対応する場合、図５に示す通り、各鍵当り１
バイト（８ビット長）のタッチ情報を記憶する。ここで
言う、タッチ情報とは、下位６ビットで表現される６３
段階のタッチカウント値ＶＣ、後述するフラグＦ１（１
ビット）およびフラグＦ２（１ビット）から形成されて
いる。なお、後述する動作説明においては、タッチカウ
ント値ＶＣの記憶エリアをレジスタＶＣ（ｎ）と称し、
ｎは鍵番号を表わす。このメモリ５は、従来のキーバッ
ファとは異なり、単に押離鍵イベント発生毎に計測され
るタッチカウント値ＶＣ、フラグＦ１およびフラグＦ２
を一時記憶するものであって、その記憶容量は８８鍵仕
様で８８バイトと極めて小容量なものとなっている。

【００１２】６はメモリレジスタであり、制御信号Ｓｃ
に応じてメモリ６から読み出される対応鍵のタッチ情報
を一時記憶する。７，８はそれぞれメモリレジスタ６か
ら読み出されるフラグＦ１およびフラグＦ２を制御信号
Ｓｃに応じてセット／リセットするセット／リセット回
路である。９は制御信号Ｓｃに応じてセット／リセット
するインクリメントカウンタである。１０はインバータ
であり、メモリレジスタ６から出力されるタッチカウン
ト値ＶＣをビット反転してベロシティＶＬを発生する。
１１は上記ベロシティＶＬを一時記憶するベロシティレ
ジスタである。１２はコントローラ１から供給されるノ
ートナンバＮＴおよびフラグＦ２を一時記憶するノート
レジスタである。

【００１３】なお、これらレジスタ１１，１２に格納さ
れるベロシティＶＬおよびノートナンバＮＴは、図４
（イ）、（ロ）に図示するよう１バイトで構成され、後
段のＣＰＵ２０によって読み出される。また、レジスタ
１１，１２は、コントローラ１から供給されるリセット
信号Ｓ_Rによってその内容がゼロリセットされる。１３
はＣＰＵ２０およびコントローラ１の両者からアクセス
されるフラグレジスタであり、ＣＰＵ２０とコントロー
ラ１との間で授受されるセット／リセットフラグＲＤＹ
を一時記憶する。ＣＰＵ２０は、レジスタ１１，１２の
内容を読み出した時点でフラグＲＤＹを「０」にリセッ
トする。

【００１４】Ｂ．実施例の動作次に、上記構成による実施例の動作について図６〜図９
を参照して説明する。メインルーチンの動作まず、この実施例に電源が投入されると、コントローラ
１は自身にプリセットされるマイクロプログラムを読み
出して図６に示すメインルーチンを実行し、ステップＳ
Ａ１に処理を進める。ステップＳＡ１では、前述した行
番号ｉを格納するレジスタｉの値が「７」を超えたか否
かを判断する。すなわち、デコーダ２から出力される信
号ＫＣが行ラインの走査を一巡したか否かを判断する。
ここで、走査が一巡した場合には、判断結果が「ＹＥ
Ｓ」となり、ステップＳＡ２に進み、行番号ｉをゼロリ
セットした後、再びステップＳＡ１に戻る。

【００１５】こうして行ラインの走査が更新されると、
ステップＳＡ１での判断結果が「ＮＯ」となり、ステッ
プＳＡ３に進む。ステップＳＡ３では、前述した列組番
号ｊを格納するレジスタｊの値が「１０」を超えたか否
かを判断する。すなわち、列方向の走査が一巡したか否
かを判断する。ここで、走査が一巡した場合には、判断
結果が「ＹＥＳ」となり、ステップＳＡ４に進む。ステ
ップＳＡ４では、レジスタｉの値を１インクリメントし
て歩進させる一方、レジスタｊの値をゼロリセットし、
再び上記ステップＳＡ１へ戻る。このように、ステップ
ＳＡ１〜ＳＡ４では、図２に示すマトリクス回路におい
て、信号ＫＣを行番号０〜７へ順次供給する行ライン走
査を行うと共に、鍵ＫＥＹに配設されるスイッチＳ１，
Ｓ２組を列組番号０〜１０の順に従って走査するように
している。

【００１６】そして、スイッチＳ１，Ｓ２組を列組番号
０〜１０の順に走査している過程では、上記ステップＳ
Ａ３の判断結果が「ＮＯ」となり、コントローラ１は処
理をステップＳＡ５に進める。ステップＳＡ５では、現
在走査している鍵番号ｎを算出してレジスタｎにストア
する。鍵番号ｎは、現在の行番号ｉと列組番号ｊとを
（８ｊ＋ｉ）なる式に代入することによって求められ
る。また、ステップＳＡ５では、デコーダ（ＤＥＣ）２
にレジスタｉの値をセットすると共に、スイッチマトリ
クス３の出力信号ＫＩをレジスタ（ＫＩＲ）４にセット
する。これにより、現在走査されている鍵のスイッチ状
態が検出されることになる。

【００１７】次いで、ステップＳＡ６に進むと、押鍵あ
るいは離鍵の完了／未完了を表わすフラグＦ１（ｎ）が
「１」であるかを判断する。このフラグＦ１（ｎ）は、
図５に示す通り、メモリ５に格納されるフラグであっ
て、「１」の場合に押離鍵が完了している状態を表わ
し、「０」の場合に押離鍵中にある状態を表わす。ここ
で、押離鍵が完了している場合には、判断結果が「ＹＥ
Ｓ」となり、ステップＳＡ７に進み、後述するレジスタ
処理ルーチンを実行してベロシティレジスタ１１および
ノートレジスタ１２にベロシティＶＬ、ノートナンバＮ
ＴおよびフラグＦ２をそれぞれセットする。これに対
し、押離鍵中であれば、判断結果が「ＮＯ」となり、ス
テップＳＡ８に進み、後述するメモリ処理を実行する。
そして、この後、ステップＳＡ９に進むと、レジスタｊ
の値を１インクリメントして列組番号を歩進させ、再び
上述したステップＳＡ３に戻る。

【００１８】メモリ処理ルーチンの動作次に、図７を参照してメモリ処理ルーチンの動作につい
て説明する。上述したように、鍵走査により押離鍵中に
ある鍵が検出されると、ステップＳＡ８を介してメモリ
処理ルーチンが実行され、コントローラ１はステップＳ
Ｂ１へ処理を進める。ステップＳＢ１では、キーインレ
ジスタ（ＫＩＲ）４にセットされた信号ＫＩ、すなわ
ち、鍵走査された鍵ＫＥＹに配設されるスイッチＳ１，
Ｓ２の状態を表わすスイッチ信号を反転し、これをレジ
スタＦＩ，ＳＩにストアする。ここで、スイッチＳ１，
Ｓ２に対応する信号ＫＩは、キーインレジスタ４の記憶
エリアＫＩＲ（２ｊ）およびＫＩＲ（２ｊ＋１）に格納
されている。なお、図中における「！」は、反転を意味
する。なお、スイッチＳ１，Ｓ２に対応する信号ＫＩ
は、プルアップされていることから、キーオフ状態で
「１」（「Ｈ」レベル）となり、キーオン状態で「０」
（「Ｌ」レベル）となる。

【００１９】次いで、ステップＳＢ２に進むと、フラグ
Ｆ２（ｎ）が「１」、すなわち、前回のイベントが押鍵
であるか否かを判断する。ここで、前イベントが押鍵で
あったとすると、判断結果は「ＹＥＳ」となり、ステッ
プＳＢ３へ進む。ステップＳＢ３では、レジスタＦＩ，
ＳＩにそれぞれ格納される信号ＫＩを反転すると共に、
レジスタＦＩの反転値をレジスタＳＩへ、レジスタＳＩ
の反転値をレジスタＦＩへストアし、次のステップＳＢ
４へ進む。一方、前回のイベントが離鍵であった場合に
は、上記ステップＳＢ２の判断結果が「ＮＯ」となり、
ステップＳＢ４へ進む。ステップＳＢ４では、レジスタ
ＦＩの値が「１」、すなわち、押鍵あるいは離鍵が開始
されたか否かを判断する。ここで、押鍵あるいは離鍵が
開始された場合、判断結果は「ＹＥＳ」となり、ステッ
プＳＢ５へ処理を進める。ステップＳＢ５では、レジス
タＶＣ（ｎ）に格納されるタッチカウント値ＶＣが「３
Ｆｈ（１６進数表示）」、つまり、最大カウント値に相
当するか否かを判断する。そして、最大カウント値に相
当する場合には、後述するステップＳＢ７へ処理を進
め、一方、そうでない時には、判断結果が「ＮＯ」とな
り、ステップＳＢ６に進む。ステップＳＢ６では、レジ
スタＶＣ（ｎ）に格納されるタッチカウント値ＶＣを１
インクリメントしてカウントアップし、ステップＳＢ７
へ進む。

【００２０】ステップＳＢ７では、レジスタＳＩの値が
「１」、すなわち、押鍵あるいは離鍵が完了したか否か
を判断する。ここで、押鍵あるいは離鍵が完了した場合
には、判断結果が「ＹＥＳ」となり、次のステップＳＢ
８へ処理を進める。一方、レジスタＳＩの値が「０」で
ある場合には、押鍵あるいは離鍵が完了していないとし
て判断結果が「ＮＯ」となり、このルーチンを終了す
る。ステップＳＢ８では、押離鍵の完了／未完了を表わ
すフラグＦ１（ｎ）に「１」をセットし、押鍵あるいは
離鍵が完了した旨を表わすと共に、フラグＦ２（ｎ）を
反転する。なお、このフラグＦ２（ｎ）は、「１」で押
鍵を表わし、「０」で離鍵を表わす。

【００２１】一方、上述したステップＳＢ４において、
押鍵あるいは離鍵が開始されない場合には、ここでの判
断結果は「ＮＯ」となり、ステップＳＢ９に進む。ステ
ップＳＢ９では、レジスタＶＣ（ｎ）に格納されるタッ
チカウント値ＶＣが「０」であるか否かを判断する。こ
こで、当該カウント値ＶＣが「０」であれば、対応する
鍵が押離鍵操作されていないと見做してこのルーチンを
終了する。これに対し、当該カウント値ＶＣが「０」で
ない場合、つまり、レジスタＦＩが「１」でレジスタＳ
Ｉが「０」となった時点からタッチ計測し、この状態か
らレジスタＦＩ，ＳＩが共に「０」になった場合には、
中途半端な押離操作あるいは離鍵操作がなされたと見做
してレジスタＶＣ（ｎ）の値をリセットし、このルーチ
ンを終了する。

【００２２】レジスタ処理ルーチンの動作次に、図８を参照してメモリ処理ルーチンの動作につい
て説明する。上述したメモリ処理ルーチンによってフラ
グＦ１（ｎ）に「１」がセットされ、押離あるいは離鍵
が完了すると、コントローラ１はステップＳＡ７（図６
参照）を介してレジスタ処理ルーチンを実行し、ステッ
プＳＣ１へ処理を進める。ステップＳＣ１では、キーイ
ンレジスタ（ＫＩＲ）４にセットされた信号ＫＩ、すな
わち、対応する鍵に配設されるスイッチＳ１，Ｓ２のス
イッチ信号を反転し、これをレジスタＦＩ，ＳＩにスト
アし、次のステップＳＣ２に進む。ステップＳＣ２で
は、フラグＦ２（ｎ）が「１」であるか否か、つまり、
前回のイベントが押鍵であるか否かを判断する。ここ
で、前イベントが押鍵であったとすると、判断結果は
「ＹＥＳ」となり、ステップＳＣ３へ進む。ステップＳ
Ｃ３では、レジスタＦＩ，ＳＩにそれぞれ格納される信
号ＫＩを反転すると共に、レジスタＦＩの反転値をレジ
スタＳＩへ、レジスタＳＩの反転値をレジスタＦＩへス
トアし、次のステップＳＣ４へ進む。

【００２３】一方、上記ステップＳＣ２において、前回
のイベントが離鍵であった場合には、判断結果が「Ｎ
Ｏ」となり、ステップＳＣ４へ進む。ステップＳＣ４で
は、フラグレジスタ１３に格納されるセット／リセット
フラグＲＤＹが「１」であるか否かを判断する。ここ
で、ＣＰＵ２０側がベロシティレジスタ１１およびノー
トレジスタ１２の読み出しを完了している場合には、判
断結果は「ＮＯ」となり、ステップＳＣ５に進む。ステ
ップＳＣ５では、フラグＦ２（ｎ）とノートナンバＮＴ
とをノートレジスタ（ＮＲ）１２にストアし、レジスタ
ＶＣ（ｎ）の反転値（ベロシティＶＬ）をベロシティレ
ジスタ（ＶＲ）１１にストアする。そして、さらに、フ
ラグＦ１（ｎ）を「０」にセットすると共に、フラグレ
ジスタ１３に「１」をセットし、続いて、レジスタＶＣ
（ｎ）をゼロリセットしてこのルーチンを終了する。

【００２４】これに対し、ＣＰＵ２０側からリセット信
号ＳＲが供給されていない場合には、セット／リセット
フラグＲＤＹは「１」であるから、上記ステップＳＣ４
の判断結果は「ＹＥＳ」となり、ステップＳＣ６に進
む。ステップＳＣ６では、レジスタＦＩの値が「１」、
すなわち、押鍵あるいは離鍵が開始されたか否かを判断
する。ここで、いずれも開始されない場合には、判断結
果が「ＮＯ」となり、このルーチンを完了する。一方、
押鍵あるいは離鍵が開始された時には、判断結果が「Ｙ
ＥＳ」となり、次にステップＳＣ７に進む。ステップＳ
Ｃ７では、フラグＦ１（ｎ）を「１」に設定すると共
に、フラグＦ２（ｎ）を反転させ、レジスタＶＣ（ｎ）
をゼロリセットしてこのルーチンを終了する。

【００２５】具体的動作次に、図９を参照し、上述した各ルーチンにより達成さ
れる具体的な動作を説明する。まず、時刻ｔ₀において
押鍵イベントが発生し、この時点から時刻ｔ₁までタッ
チ計測され、計測されたタッチカウント値ＶＣに応じた
ベロシティＶＬが時刻ｔ₂においてＣＰＵ２０側へ読み
出されたとする。続いて、時刻ｔ₃において離鍵イベン
トが発生すると、前述したメモリ処理ルーチンにおいて
時刻ｔ₃からスイッチＳ１がオフされる時刻ｔ₄の間、離
鍵タッチが計測される。ここで、例えば、レジスタ１
１，１２がＣＰＵ２０からの読み出し待ち状態にある
と、前述したレジスタ処理ルーチン（図８参照）におけ
るステップＳＣ４（図８参照）の判断結果が「ＹＥＳ」
となり、ステップＳＣ６に進む。

【００２６】そして、コントローラ１の処理がステップ
ＳＣ６へ進む以前の時刻ｔ₅において次の押鍵がある
と、このステップＳＣ６での判断結果は「ＹＥＳ」とな
り、ステップＳＣ７に進む。ステップＳＣ７では、フラ
グＦ１（ｎ）を一意的に「１」として、時刻ｔ₃におい
て発生した離鍵イベントを強制的に完了させると共に、
この時刻ｔ₅において新たに開始された押鍵イベントに
対応させてフラグＦ２（ｎ）の値を反転し、前回イベン
トが離鍵である旨を表わす。そして、レジスタＶＣ
（ｎ）をゼロリセットする。この結果、時刻ｔ₃から時
刻ｔ₄の間で計測された離鍵タッチがキャンセルされる
ことになる。しかして、この実施例によれば、従来のよ
うに、読み出し待ちにより次イベントに対応する計測開
始タイミングが遅れることがなく、誤ったタッチ情報に
基づいて不自然な楽音を形成する等の弊害を防止するこ
とが可能になる訳である。しかも、本実施例にあって
は、従来のように大容量のイベントバッファを用いるこ
となく、正確なタッチ情報を検出し得るため、製品コス
ト高を招致することがない。

【００２７】

【発明の効果】本発明によれば、押離鍵操作に応じて第
１および第２の鍵スイッチが順次オンオフされると、タ
ッチ情報発生手段が前記第１および第２の鍵スイッチの
オンオフ状態に応じて押鍵あるいは離鍵を検出し、押鍵
イベントあるいは離鍵イベントを表わす状態情報を発生
すると共に、前記第１および第２の鍵スイッチのオンオ
フタイミングに対応したタッチ情報を発生する。そし
て、一時記憶手段が前記状態情報と前記タッチ情報とを
一時記憶し、この一時記憶手段に格納されたタッチ情報
が外部からの読み出し待ち状態にある時に、前記タッチ
情報発生手段が新たな押鍵あるいは離鍵を検出した場
合、制御手段は前押鍵あるいは前離鍵に対応する状態情
報とタッチ情報とを無効にするので、大容量のイベント
バッファを用いなくとも正確なタッチ情報を検出するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるタッチ検出装置の構成
を示すブロック図である。

【図２】同実施例におけるスイッチマトリクス３の構成
を示す回路図である。

【図３】鍵ＫＥＹの下部に配設されるスイッチＳ１とス
イッチＳ２とを示す断面図である。

【図４】同実施例におけるレジスタ１１，１２に格納さ
れるベロシティＶＬおよびノートナンバＮＴのデータ構
造を説明するための図である。

【図５】同実施例におけるメモリ５の記憶エリアを説明
するための図である。

【図６】同実施例におけるメインルーチンの動作を説明
するためのフローチャートである。

【図７】同実施例におけるメモリ処理ルーチンの動作を
説明するためのフローチャートである。

【図８】同実施例におけるレジスタ処理ルーチンの動作
を説明するためのフローチャートである。

【図９】同実施例の具体的動作を説明するための図であ
る。

【図１０】従来例を説明するための図である。

【符号の説明】

１コントローラ（タッチ情報発生手段、制御手段）２デコーダ（タッチ情報発生手段）３スイッチマトリクス（タッチ情報発生手段）４キーインレジスタ（タッチ情報発生手段）５メモリ（一時記憶手段）６メモリレジスタ７，８セット／リセット回路（制御手段）９インクリメントカウンタ１０インバータ１１ベロシティレジスタ１２ノートレジスタ１３フラグレジスタ（制御手段）Ｓ１，Ｓ２スイッチ（第１および第２の鍵スイッチ）

Claims

【特許請求の範囲】

【請求項１】各鍵毎に設けられ、押離鍵操作に応じて
順次オンオフされる第１および第２の鍵スイッチと、前記第１および第２の鍵スイッチのオンオフ状態に応じ
て押鍵あるいは離鍵を検出し、押鍵イベントあるいは離
鍵イベントを表わす状態情報を発生すると共に、前記第
１および第２の鍵スイッチのオンオフタイミングに対応
したタッチ情報を発生するタッチ情報発生手段と、前記状態情報と前記タッチ情報とを一時記憶する一時記
憶手段と、この一時記憶手段に格納されたタッチ情報が外部からの
読み出し待ち状態にある時に、前記タッチ情報発生手段
が新たな押鍵あるいは離鍵を検出した場合、前押鍵ある
いは前離鍵に対応する状態情報とタッチ情報とを無効に
する制御手段とを具備することを特徴とするタッチ検出
装置。
【請求項２】前記状態情報は、少なくとも、押鍵ある
いは離鍵のいずれかを識別する情報と、押鍵あるいは離
鍵の完了未完を識別する情報とから形成されることを特
徴とする請求項１記載のタッチ検出装置。
【請求項３】前記一時記憶手段は、前記状態情報と前
記タッチ情報とを前記各鍵毎に対応する記憶領域に格納
することを特徴とする請求項１記載のタッチ検出装置。