JPH0719758B2 - 浅い接合層の形成方法 - Google Patents
浅い接合層の形成方法Info
- Publication number
- JPH0719758B2 JPH0719758B2 JP63320888A JP32088888A JPH0719758B2 JP H0719758 B2 JPH0719758 B2 JP H0719758B2 JP 63320888 A JP63320888 A JP 63320888A JP 32088888 A JP32088888 A JP 32088888A JP H0719758 B2 JPH0719758 B2 JP H0719758B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- ions
- shallow junction
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体集積回路等に用いられるMOSトランジ
スタのソース，ドレイン領域を形成する浅い接合層の形
成方法に関する。
スタのソース，ドレイン領域を形成する浅い接合層の形
成方法に関する。
従来のMOSトランジスタのソース，ドレイン領域は、ゲ
ート電極及びロコス分離をマスクとしてボロンあるいは
砒素イオンをイオン注入し、その後イオン注入により生
じたシリコン基板の損傷の回復及び注入不純物の活性化
のための熱処理を行うことにより形成されていた。
ート電極及びロコス分離をマスクとしてボロンあるいは
砒素イオンをイオン注入し、その後イオン注入により生
じたシリコン基板の損傷の回復及び注入不純物の活性化
のための熱処理を行うことにより形成されていた。
＜発明が解決しようとする課題＞ 集積回路の集積度の増大または素子の微細化に伴って、
トランジスタのゲート長もサブミクロン領域に入ってお
り、短チャネル効果を防止するためにソース，ドレイン
領域の接合深さを0.1μｍ以下にする必要が生じてい
る。しかるに従来の技術ではボロン注入の場合、軽質量
であるため飛程が非常に大きく、イオン注入を行うだけ
で深く侵入してしまう。そのために低エネルギー注入が
行なわれているが、装置上の限界に近付いており、エネ
ルギーを下げることも困難となっている。さらにボロン
は拡散係数が大きく、熱処理により容易に拡散すること
もあり、浅い接合を形成することは困難となってきてい
る。砒素注入あるいはリン注入の場合、大質量のためシ
リコン基板中に注入するためにある程度のエネルギーが
必要であり、その際に生じる損傷を回復するためには、
強いアニールが必要である。このアニールのために砒素
あるいはリンは拡散により拡がってしまい、浅い接合を
形成することは困難である。
トランジスタのゲート長もサブミクロン領域に入ってお
り、短チャネル効果を防止するためにソース，ドレイン
領域の接合深さを0.1μｍ以下にする必要が生じてい
る。しかるに従来の技術ではボロン注入の場合、軽質量
であるため飛程が非常に大きく、イオン注入を行うだけ
で深く侵入してしまう。そのために低エネルギー注入が
行なわれているが、装置上の限界に近付いており、エネ
ルギーを下げることも困難となっている。さらにボロン
は拡散係数が大きく、熱処理により容易に拡散すること
もあり、浅い接合を形成することは困難となってきてい
る。砒素注入あるいはリン注入の場合、大質量のためシ
リコン基板中に注入するためにある程度のエネルギーが
必要であり、その際に生じる損傷を回復するためには、
強いアニールが必要である。このアニールのために砒素
あるいはリンは拡散により拡がってしまい、浅い接合を
形成することは困難である。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、プリデポジション層の深さを
浅くし、かつシリコン基板の損傷を低減させ、適度の熱
処理を行うことにより、接合深さが浅くて、接合リーク
電流の少ない、かつ層抵抗の低い良好なソース，ドレイ
ン領域を形成する浅い接合層の形成方法を提供すること
にある。
その目的とするところは、プリデポジション層の深さを
浅くし、かつシリコン基板の損傷を低減させ、適度の熱
処理を行うことにより、接合深さが浅くて、接合リーク
電流の少ない、かつ層抵抗の低い良好なソース，ドレイ
ン領域を形成する浅い接合層の形成方法を提供すること
にある。
＜課題を解決するための手段＞ 上記目的を達成するため、本発明の浅い接合層の形成方
法は、シリコン基板をボロン等のIII族元素あるいはリ
ン，砒素等のＶ族元素を含有するプラズマ中にさらすこ
とにより、上記シリコン基板中に上記の元素を浅く侵入
させ、かつ上記シリコン基板の表面に上記の元素の金属
層を薄く堆積させる工程と、シリコンイオンあるいはSi
F3のようなシリコンの分子イオンあるいはゲルマニウム
からなる接合層の導伝の型に影響しないイオンを上記金
属層を通過させて注入する工程と、上記金属層の金属を
シリコン基板中に拡散させ、かつ、注入により生じた損
傷を回復させるための低温熱処理を行う工程とを有する
ことを特徴としている。
法は、シリコン基板をボロン等のIII族元素あるいはリ
ン，砒素等のＶ族元素を含有するプラズマ中にさらすこ
とにより、上記シリコン基板中に上記の元素を浅く侵入
させ、かつ上記シリコン基板の表面に上記の元素の金属
層を薄く堆積させる工程と、シリコンイオンあるいはSi
F3のようなシリコンの分子イオンあるいはゲルマニウム
からなる接合層の導伝の型に影響しないイオンを上記金
属層を通過させて注入する工程と、上記金属層の金属を
シリコン基板中に拡散させ、かつ、注入により生じた損
傷を回復させるための低温熱処理を行う工程とを有する
ことを特徴としている。
＜作用＞ ボロン等のIII族元素またはリン，砒素等のＶ族元素の
プラズマ中にシリコン基板がさらされると、プラズマの
小さい拡散エネルギーによって、上記の元素が基板中に
浅く侵入し、浅いプリデポジション層が形成され、さら
にシリコン基板の表面に上記の元素の金属層が薄く堆積
される。そして、シリコンイオン等の大質量でなく、か
つ接合層の導伝の型に影響しないイオンが上記金属層を
通過させるように注入されると、上記金属層とプリデポ
ジション層との界面がミキシングされる。このように金
属層とプリデポジション層との界面がミキシングされ、
かつ大質量でないイオンの注入によって基板の損傷が小
さいから、低温の熱処理によって、上記金属層が金属シ
リコン基板中に高濃度に拡散され、かつ基板の損傷が回
復される。また、このような低温の熱処理を行うから、
プリデポジション層からの拡散が少なく、したがって、
浅い接合層が形成される。
プラズマ中にシリコン基板がさらされると、プラズマの
小さい拡散エネルギーによって、上記の元素が基板中に
浅く侵入し、浅いプリデポジション層が形成され、さら
にシリコン基板の表面に上記の元素の金属層が薄く堆積
される。そして、シリコンイオン等の大質量でなく、か
つ接合層の導伝の型に影響しないイオンが上記金属層を
通過させるように注入されると、上記金属層とプリデポ
ジション層との界面がミキシングされる。このように金
属層とプリデポジション層との界面がミキシングされ、
かつ大質量でないイオンの注入によって基板の損傷が小
さいから、低温の熱処理によって、上記金属層が金属シ
リコン基板中に高濃度に拡散され、かつ基板の損傷が回
復される。また、このような低温の熱処理を行うから、
プリデポジション層からの拡散が少なく、したがって、
浅い接合層が形成される。
＜実施例＞ 以下、本発明を図示の実施例について詳細に説明する。
第１図に本発明の方法の一実施例によるMOSトランジス
タ製造における浅い接合の形成の仕方を工程順に示す。
タ製造における浅い接合の形成の仕方を工程順に示す。
先ず、通常のように、シリンコ窒化膜をマスクとしてシ
リコン基板１上にロコス分離２を形成し、犠牲酸化を行
った後厚さ150Åのゲート酸化膜３を形成する。続いて
ポリシリコンゲート電極４を形成する。引き続いてNSG
膜（厚さ2000Å）を堆積し、RIE（リアクティブイオン
エッチング）でエッチバックを行い、スペーサ５を形成
する（第１図（ａ））。
リコン基板１上にロコス分離２を形成し、犠牲酸化を行
った後厚さ150Åのゲート酸化膜３を形成する。続いて
ポリシリコンゲート電極４を形成する。引き続いてNSG
膜（厚さ2000Å）を堆積し、RIE（リアクティブイオン
エッチング）でエッチバックを行い、スペーサ５を形成
する（第１図（ａ））。
次に、ソース，ドレイン領域上のゲート酸化膜３を５％
フッ化水素酸を用いて除去し、アルゴンベースのジボラ
ン（B2H6）ガスのプラズマ中にさらすことによりソー
ス，ドレイン領域に500Åの深さまでボロンを侵入させ
て浅くプリデポジション層６を形成する。このときソー
ス，ドレイン領域表面にはボロンの金属層７が堆積され
る（第１図（ｂ））。
フッ化水素酸を用いて除去し、アルゴンベースのジボラ
ン（B2H6）ガスのプラズマ中にさらすことによりソー
ス，ドレイン領域に500Åの深さまでボロンを侵入させ
て浅くプリデポジション層６を形成する。このときソー
ス，ドレイン領域表面にはボロンの金属層７が堆積され
る（第１図（ｂ））。
次に、シリコンイオンを100keVで３×1015/cm2注入して
ボロンの金属層７とシリコン基板１とのミキシングを行
う。続いて層間絶縁膜としてNSG膜９（膜厚1000Å）,BP
SG（ボロンリン珪酸ガラス）膜10（膜厚7500Å）を堆積
し、900℃,40分の熱処理を行うことにより、BPSG膜のリ
フローを行うと同時にボロンの金属層７よりボロンをシ
リコン基板１中へ拡散させ、かつ、シリコンイオンの注
入により発生した損傷を回復させることにより、深さ0.
1μｍの極めて浅く、かつ高濃度のソース，ドレイン領
域８が形成できた（第１図（ｃ））。これは、プラズマ
にさらして形成したプリデポジション層６が浅いため
と、シリコンイオンの注入により金属層７とシリコン基
板１とがミキシングされているために低い温度の熱処理
でボロンがシリコン基板１に拡散され、この拡散幅が狭
いためである。
ボロンの金属層７とシリコン基板１とのミキシングを行
う。続いて層間絶縁膜としてNSG膜９（膜厚1000Å）,BP
SG（ボロンリン珪酸ガラス）膜10（膜厚7500Å）を堆積
し、900℃,40分の熱処理を行うことにより、BPSG膜のリ
フローを行うと同時にボロンの金属層７よりボロンをシ
リコン基板１中へ拡散させ、かつ、シリコンイオンの注
入により発生した損傷を回復させることにより、深さ0.
1μｍの極めて浅く、かつ高濃度のソース，ドレイン領
域８が形成できた（第１図（ｃ））。これは、プラズマ
にさらして形成したプリデポジション層６が浅いため
と、シリコンイオンの注入により金属層７とシリコン基
板１とがミキシングされているために低い温度の熱処理
でボロンがシリコン基板１に拡散され、この拡散幅が狭
いためである。
なお、プリデポジション層６を形成するボロンを含有す
るプラズマの組成を変化させることにより、ボロンの侵
入深さ、ボロン金属層の厚さ等を変化させることがで
き、接合の深さ、濃度等を制御することができる。
るプラズマの組成を変化させることにより、ボロンの侵
入深さ、ボロン金属層の厚さ等を変化させることがで
き、接合の深さ、濃度等を制御することができる。
次に、拡散層８の上方に開口11が設けられたフォトレジ
スト12を形成する。このフォトレジスト12をマスクとし
て用い、等方性及び異方性のエッチングを行い、拡散層
８まで貫通するコンダクトホール13を形成する。
スト12を形成する。このフォトレジスト12をマスクとし
て用い、等方性及び異方性のエッチングを行い、拡散層
８まで貫通するコンダクトホール13を形成する。
次に、フォトレジスタ12を除去した後、配線材としてTi
W層14を1500Å、Al−Si層15を8500Åの厚さで堆積させ
る（第１図（ｅ））。
W層14を1500Å、Al−Si層15を8500Åの厚さで堆積させ
る（第１図（ｅ））。
最後に、フォトレジストを用いてTiW層14,Al−Si層15を
エッチングして、所定のパターンの配線16を形成し、Ｐ
チャネルMOSトランジスタを得る（第１図（ｆ））。
エッチングして、所定のパターンの配線16を形成し、Ｐ
チャネルMOSトランジスタを得る（第１図（ｆ））。
尚、アルシン等の砒素を含有するソースあるいはフォス
フィン等のリンを含有するソースを用いればＮチャネル
MOSトランジスタを形成することができる。
フィン等のリンを含有するソースを用いればＮチャネル
MOSトランジスタを形成することができる。
＜発明の効果＞ 本発明の浅い接合層の形成方法は、ボロン等のIII族元
素あるいはリン等のＶ族元素のプラズマにシリコン基板
をさらして浅いプリデポジション層を形成するため、後
の熱処理により不純物が拡散してもなお浅い接合を形成
することができる。また、シリコン基板の表面に堆積し
た金属層とSi界面のミキシングを行いその後の低温熱処
理により不純物をSi中に拡散させるので、高濃度の拡散
層を得ることができ、かつ浅い接合を形成することがで
きる。
素あるいはリン等のＶ族元素のプラズマにシリコン基板
をさらして浅いプリデポジション層を形成するため、後
の熱処理により不純物が拡散してもなお浅い接合を形成
することができる。また、シリコン基板の表面に堆積し
た金属層とSi界面のミキシングを行いその後の低温熱処
理により不純物をSi中に拡散させるので、高濃度の拡散
層を得ることができ、かつ浅い接合を形成することがで
きる。
第１図（ａ）乃至（ｆ）は、本発明の一実施例を適用し
たMOSトランジスタの製造における浅い接合層の形成の
仕方を工程順に示す説明図である。 ４……ゲート電極、６……プリデポジション層、 ７……不純物金属堆積層、８……拡散層、 13……コンタクトホール、 16……Al−Si/TiW配線層。
たMOSトランジスタの製造における浅い接合層の形成の
仕方を工程順に示す説明図である。 ４……ゲート電極、６……プリデポジション層、 ７……不純物金属堆積層、８……拡散層、 13……コンタクトホール、 16……Al−Si/TiW配線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78
Claims (1)
- 【請求項１】シリコン基板をIII族元素あるいはＶ族元
素を含有するプラズマ中にさらすことにより、上記シリ
コン基板中に上記の元素を浅く侵入させ、かつ上記シリ
コン基板の表面に上記の元素の金属層を薄く堆積させる
工程と、 シリコンイオンあるいはSiF3のようなシリコンの分子イ
オンあるいはゲルマニウムからなる接合層の導伝の型に
影響しないイオンを上記金属層を通過させて注入する工
程と、 上記金属層の金属をシリコン基板中に拡散させ、かつ。
注入により生じた損傷を回復させるための低温熱処理を
行う工程とを有することを特徴とする浅い接合量の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320888A JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320888A JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165637A JPH02165637A (ja) | 1990-06-26 |
| JPH0719758B2 true JPH0719758B2 (ja) | 1995-03-06 |
Family
ID=18126382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320888A Expired - Lifetime JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719758B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2934738B2 (ja) * | 1994-03-18 | 1999-08-16 | セイコーインスツルメンツ株式会社 | 半導体装置およびその製造方法 |
| US5482876A (en) * | 1995-05-25 | 1996-01-09 | United Microelectronics Corporation | Field effect transistor without spacer mask edge defects |
| JP2012049286A (ja) | 2010-08-26 | 2012-03-08 | Sen Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-20 JP JP63320888A patent/JPH0719758B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02165637A (ja) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047358A (en) | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip | |
| US5877041A (en) | Self-aligned power field effect transistor in silicon carbide | |
| JPH03270068A (ja) | 集積回路の製造方法 | |
| US4675981A (en) | Method of making implanted device regions in a semiconductor using a master mask member | |
| JPH0719758B2 (ja) | 浅い接合層の形成方法 | |
| JP2834775B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| US5326713A (en) | Buried contact process | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| US4274193A (en) | Method for making a closed gate MOS transistor with self-aligned contacts | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPH06101540B2 (ja) | 半導体集積回路の製造方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JP2892415B2 (ja) | 半導体素子の製造方法 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3036768B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61120460A (ja) | 半導体装置の製造方法 | |
| JPS63308963A (ja) | 半導体装置およびその製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH04340278A (ja) | 半導体装置の製造方法 | |
| JPH0438835A (ja) | 半導体装置 | |
| JPH07135256A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |