JPH02165637A - 浅い接合層の形成方法 - Google Patents
浅い接合層の形成方法Info
- Publication number
- JPH02165637A JPH02165637A JP32088888A JP32088888A JPH02165637A JP H02165637 A JPH02165637 A JP H02165637A JP 32088888 A JP32088888 A JP 32088888A JP 32088888 A JP32088888 A JP 32088888A JP H02165637 A JPH02165637 A JP H02165637A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- layer
- silicon substrate
- shallow
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052796 boron Inorganic materials 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- -1 etc. Inorganic materials 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 7
- 239000011574 phosphorus Substances 0.000 claims abstract description 7
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 150000001793 charged compounds Chemical class 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 48
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体集積回路等に用いられるMOSトラン
ジスタのソース、ドレイン領域を形成する浅い接合層の
形成方法に関する。
ジスタのソース、ドレイン領域を形成する浅い接合層の
形成方法に関する。
従来のMOS)ランジスタのソース、ドレイン領域は、
ゲート電極及びロコス分離をマスクとしてボロンあるい
は砒素イオンをイオン注入し、その後イオン注入により
生じたシリコン基板の損傷の回復及び注入不純物の活性
化のための熱処理を行うことにより形成されていた。
ゲート電極及びロコス分離をマスクとしてボロンあるい
は砒素イオンをイオン注入し、その後イオン注入により
生じたシリコン基板の損傷の回復及び注入不純物の活性
化のための熱処理を行うことにより形成されていた。
〈発明が解決しようとする課題〉
集積回路の集積度の増大または素子の微細化に伴って、
トランジスタのゲート長もサブミクロン領域に入ってお
り、短チヤネル効果を防止するためにソース、ドレイン
領域の接合深さを0.1μ蹟以下にする必要が生じてい
る。しかるに従来の技術ではボロン注入の場合、軽質量
であるため飛程か非常に大きく、イオン注入を行うだけ
で深く侵入してしまう。そのために低エネルギー注入が
行なわれているが、装置上の限界に近付いており、エネ
ルギーを下げることも困難となっている。さらにボロン
は拡散係数が大きく、熱処理により容5に拡散すること
もあり、浅い接合を形成することは困難となってきてい
る。砒素注入あるいはリン注入の場合、大質量のためシ
リコン基板中に注入するためにある毘度のエネルギーが
必要であり、その際に生じる損傷を回復するためには、
強いアニールが必要である。このアニールのために砒素
あるいはリンは拡散により拡がってしまい、浅い接合を
形成することは困難である。
トランジスタのゲート長もサブミクロン領域に入ってお
り、短チヤネル効果を防止するためにソース、ドレイン
領域の接合深さを0.1μ蹟以下にする必要が生じてい
る。しかるに従来の技術ではボロン注入の場合、軽質量
であるため飛程か非常に大きく、イオン注入を行うだけ
で深く侵入してしまう。そのために低エネルギー注入が
行なわれているが、装置上の限界に近付いており、エネ
ルギーを下げることも困難となっている。さらにボロン
は拡散係数が大きく、熱処理により容5に拡散すること
もあり、浅い接合を形成することは困難となってきてい
る。砒素注入あるいはリン注入の場合、大質量のためシ
リコン基板中に注入するためにある毘度のエネルギーが
必要であり、その際に生じる損傷を回復するためには、
強いアニールが必要である。このアニールのために砒素
あるいはリンは拡散により拡がってしまい、浅い接合を
形成することは困難である。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、プリデポジション層の深さを
浅くし、かつシリコン基板の損傷を低減させ、適度の熱
処理を行うことにより、接合深さが浅くて、接合リーク
電流の少ない、かつ層抵抗の低い良好なソース、ドレイ
ン領域を形成する浅い接合層の形成方法を提供すること
にある。
その目的とするところは、プリデポジション層の深さを
浅くし、かつシリコン基板の損傷を低減させ、適度の熱
処理を行うことにより、接合深さが浅くて、接合リーク
電流の少ない、かつ層抵抗の低い良好なソース、ドレイ
ン領域を形成する浅い接合層の形成方法を提供すること
にある。
く課題を解決するための手段〉
上記目的を達成するため、本発明の浅い接合層の形成方
法は、シリコン基板をボロン等の■族元素あるいはリン
、砒素等の■族元素を含有するプラズマ中にさらすこと
により、上記シリコン基板中に上記の元素を浅く侵入さ
せ、かつ上記シリコン基板の表面に上記の元素の金属層
を薄く堆積させる工程と、シリコンイオンあるいは5i
Faのようなシリコンの分子イオンあるいはゲルマニウ
ム等の接合層の導伝の型に影響しないイオンを上記金属
層を通過させて注入する工程と、上記金属層の金属をシ
リコン基板中に拡散させ、かつ、注入により生じた損傷
を回復させるための低温熱処理を行う工程とを有するこ
とを特徴としている。
法は、シリコン基板をボロン等の■族元素あるいはリン
、砒素等の■族元素を含有するプラズマ中にさらすこと
により、上記シリコン基板中に上記の元素を浅く侵入さ
せ、かつ上記シリコン基板の表面に上記の元素の金属層
を薄く堆積させる工程と、シリコンイオンあるいは5i
Faのようなシリコンの分子イオンあるいはゲルマニウ
ム等の接合層の導伝の型に影響しないイオンを上記金属
層を通過させて注入する工程と、上記金属層の金属をシ
リコン基板中に拡散させ、かつ、注入により生じた損傷
を回復させるための低温熱処理を行う工程とを有するこ
とを特徴としている。
く作用〉
ボロン等の■族元素またはリン、砒素等の■族元素のプ
ラズマ中にシリコン基板がさらされると、プラズマの小
さい拡散エネルギーによって、上記の元素が基板中に浅
く侵入し、浅いプリデポジション層が形成され、さらに
シリコン基板の表面に上記の元素の金属層が薄く堆積さ
れる。そして、シリコンイオン等の大質量でなく、かつ
接合層の導伝の型に影響しないイオンが上記金属層を通
過させるように注入されると、上記金属層とプリデポジ
ション層との界面がミキシングされる。このように金属
層とプリデポジション層との界面′がミキシングされ、
かつ大質量でないイオンの注入によって基板の損傷が小
さいから、低温の熱処理によって、上記金属層が金属が
シリコン基板中に高濃度に拡散され、かつ基板の損傷が
回復される。また、このような低温の熱処理を行うから
、プリデポジション層からの拡散が少なく、したがって
、浅い接合層が形成される。
ラズマ中にシリコン基板がさらされると、プラズマの小
さい拡散エネルギーによって、上記の元素が基板中に浅
く侵入し、浅いプリデポジション層が形成され、さらに
シリコン基板の表面に上記の元素の金属層が薄く堆積さ
れる。そして、シリコンイオン等の大質量でなく、かつ
接合層の導伝の型に影響しないイオンが上記金属層を通
過させるように注入されると、上記金属層とプリデポジ
ション層との界面がミキシングされる。このように金属
層とプリデポジション層との界面′がミキシングされ、
かつ大質量でないイオンの注入によって基板の損傷が小
さいから、低温の熱処理によって、上記金属層が金属が
シリコン基板中に高濃度に拡散され、かつ基板の損傷が
回復される。また、このような低温の熱処理を行うから
、プリデポジション層からの拡散が少なく、したがって
、浅い接合層が形成される。
〈実施例〉
以下、本発明を図示の実施例について詳細に説明する。
第1図に本発明の方法の一実施例によるMOSト之−ン
ジスタ製造における浅い接合の形成の仕方を工程順に示
す。
ジスタ製造における浅い接合の形成の仕方を工程順に示
す。
先ず、通常のように、シリコン窒化膜をマスクとしてシ
リコン基板l上にロコス分離2を形成し、犠牲酸化を行
った後厚さ150人のゲート酸化膜3を形成する。続い
てポリシリコンゲート電極4を形成する。引き続いてN
SG膜(厚さ2000Å)を堆積し、RIE(リアクテ
ィブイオンエツチング)でエッチバックを行い、スペー
サ5を形成する(第1図(a))。
リコン基板l上にロコス分離2を形成し、犠牲酸化を行
った後厚さ150人のゲート酸化膜3を形成する。続い
てポリシリコンゲート電極4を形成する。引き続いてN
SG膜(厚さ2000Å)を堆積し、RIE(リアクテ
ィブイオンエツチング)でエッチバックを行い、スペー
サ5を形成する(第1図(a))。
次に、ソース、ドレイン領域上のゲート酸化膜3を5%
フッ化水素酸を用いて除去し、アルゴンベースのジボラ
ン(B*H*)ガスのプラズマ中にさらすことによりソ
ース、ドレイン領域に500人の深さまでボロンを侵入
させて浅くプリデポジション層6を形成する。このとき
ソース、ドレイン領域表面にはボロンの金属層7が堆積
される(第1図(b))。
フッ化水素酸を用いて除去し、アルゴンベースのジボラ
ン(B*H*)ガスのプラズマ中にさらすことによりソ
ース、ドレイン領域に500人の深さまでボロンを侵入
させて浅くプリデポジション層6を形成する。このとき
ソース、ドレイン領域表面にはボロンの金属層7が堆積
される(第1図(b))。
次に、シリコンイオンを100keVで3xlO”/c
ffl″注入してボロンの金属層7とシリコン基板lと
のミキシングを行う。続いて層間絶縁膜としてNSG模
9(膜厚1000人)、BPSG(ボロンリン珪酸ガラ
ス)膜10(膜厚7500人)を堆積し、900℃、4
0分の熱処理を行うことにより、BPSG[のりフロー
を行うと同時にボロンの金属層7よりボロンをシリコン
基板l中へ拡散させ、かつ、シリコンイオンの注入によ
り発生した損傷を回復させることにより、深さ0.1μ
mの極めて浅く、かつ高濃度のソース、ドレイン領域8
が形成できた(第1図(C))。これは、プラズマにさ
らして形成したプリデポジション層6が浅いためと、シ
リコンイオンの注入により金属層7とシリコン基板lと
がミキシングされているために低い温度の熱処理でボロ
ンがシリコン基板lに拡散され、この拡散幅が狭いため
である。
ffl″注入してボロンの金属層7とシリコン基板lと
のミキシングを行う。続いて層間絶縁膜としてNSG模
9(膜厚1000人)、BPSG(ボロンリン珪酸ガラ
ス)膜10(膜厚7500人)を堆積し、900℃、4
0分の熱処理を行うことにより、BPSG[のりフロー
を行うと同時にボロンの金属層7よりボロンをシリコン
基板l中へ拡散させ、かつ、シリコンイオンの注入によ
り発生した損傷を回復させることにより、深さ0.1μ
mの極めて浅く、かつ高濃度のソース、ドレイン領域8
が形成できた(第1図(C))。これは、プラズマにさ
らして形成したプリデポジション層6が浅いためと、シ
リコンイオンの注入により金属層7とシリコン基板lと
がミキシングされているために低い温度の熱処理でボロ
ンがシリコン基板lに拡散され、この拡散幅が狭いため
である。
なお、プリデポジション層6を形成するボロンを含有す
るプラズマの組成を変化させることにより、ボロンの侵
入深さ、ボロン金属層の厚さ等を変化させることができ
、接合の深さ、濃度等を制御することができる。
るプラズマの組成を変化させることにより、ボロンの侵
入深さ、ボロン金属層の厚さ等を変化させることができ
、接合の深さ、濃度等を制御することができる。
次に、拡散層8の上方に開口11が設けられたフォトレ
ジスト12を形成する。このフォトレジスト12をマス
クとして用い、等方性及び異方性のエツチングを行い、
拡散層8まで貫通するコンタクトホール13を形成する
。
ジスト12を形成する。このフォトレジスト12をマス
クとして用い、等方性及び異方性のエツチングを行い、
拡散層8まで貫通するコンタクトホール13を形成する
。
次に、フォトレジスト12を除去した後、配線材として
T 1WllJ 14を1500人、A(2−Siji
15を8500人の厚さで堆積させる(第1図(e))
。
T 1WllJ 14を1500人、A(2−Siji
15を8500人の厚さで堆積させる(第1図(e))
。
最後に、フォトレジストを用いてTiW層14゜AQ−
8i層15をエツチングして、所定のパターンの配線!
6を形成し、PチャネルMOSトランジスタを得る(第
1図(f))。
8i層15をエツチングして、所定のパターンの配線!
6を形成し、PチャネルMOSトランジスタを得る(第
1図(f))。
尚、アルシン等の砒素を含有するソースあるいはフォス
フイン等のリンを含有するソースを用いればNチャネル
MOS)ランジスタを形成することができる。
フイン等のリンを含有するソースを用いればNチャネル
MOS)ランジスタを形成することができる。
〈発明の効果〉
本発明の浅い接合層の形成方法は、ボロン等の■族元素
あるいはリン等の■族元素のプラズマにシリコン基板を
さらして浅いプリデポジション層を形成するため、後の
熱処理により不純物が拡散してもなお浅い接合を形成す
ることができる。また、シリコン基板の表面に堆積した
金属層とSi界面のミキシングを行いその後の低温熱処
理により不純物をSi中に拡散させるので、高濃度の拡
散層を得ることができ、かつ浅い接合を形成することが
できる。
あるいはリン等の■族元素のプラズマにシリコン基板を
さらして浅いプリデポジション層を形成するため、後の
熱処理により不純物が拡散してもなお浅い接合を形成す
ることができる。また、シリコン基板の表面に堆積した
金属層とSi界面のミキシングを行いその後の低温熱処
理により不純物をSi中に拡散させるので、高濃度の拡
散層を得ることができ、かつ浅い接合を形成することが
できる。
第1図(a)乃至(f)は、本発明の一実施例を適用し
たMOSトランジスタの製造における浅い接合層の形成
の仕方を工程順に示す説明図である。 4・・・ゲート電極、6・・・プリデポジション層、7
・・・不純物金属堆積層、8・・・拡散層、13・・・
コンタクトホール、 16・・・A12− S i/ T iW配線層。
たMOSトランジスタの製造における浅い接合層の形成
の仕方を工程順に示す説明図である。 4・・・ゲート電極、6・・・プリデポジション層、7
・・・不純物金属堆積層、8・・・拡散層、13・・・
コンタクトホール、 16・・・A12− S i/ T iW配線層。
Claims (1)
- (1)シリコン基板をボロン等のIII族元素あるいはリ
ン、砒素等のV族元素を含有するプラズマ中にさらすこ
とにより、上記シリコン基板中に上記の元素を浅く侵入
させ、かつ上記シリコン基板の表面に上記の元素の金属
層を薄く堆積させる工程と、 シリコンイオンあるいはSiF_3のようなシリコンの
分子イオンあるいはゲルマニウム等の接合層の導伝の型
に影響しないイオンを上記金属層を通過させて注入する
工程と、 上記金属層の金属をシリコン基板中に拡散させ、かつ、
注入により生じた損傷を回復させるための低温熱処理を
行う工程とを有することを特徴とする浅い接合層の形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63320888A JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63320888A JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02165637A true JPH02165637A (ja) | 1990-06-26 |
JPH0719758B2 JPH0719758B2 (ja) | 1995-03-06 |
Family
ID=18126382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63320888A Expired - Lifetime JPH0719758B2 (ja) | 1988-12-20 | 1988-12-20 | 浅い接合層の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0719758B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0673069A2 (en) * | 1994-03-18 | 1995-09-20 | Seiko Instruments Inc. | Insulated gate semiconductor device and method for fabricating the same |
US5482876A (en) * | 1995-05-25 | 1996-01-09 | United Microelectronics Corporation | Field effect transistor without spacer mask edge defects |
US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
-
1988
- 1988-12-20 JP JP63320888A patent/JPH0719758B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0673069A2 (en) * | 1994-03-18 | 1995-09-20 | Seiko Instruments Inc. | Insulated gate semiconductor device and method for fabricating the same |
EP0673069A3 (en) * | 1994-03-18 | 1996-07-31 | Seiko Instr Inc | Semiconductor device with insulated gate and manufacturing method. |
US5482876A (en) * | 1995-05-25 | 1996-01-09 | United Microelectronics Corporation | Field effect transistor without spacer mask edge defects |
US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0719758B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5047358A (en) | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip | |
US4011105A (en) | Field inversion control for n-channel device integrated circuits | |
JPS6116571A (ja) | 半導体装置の製造方法 | |
US5885874A (en) | Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material | |
US5723352A (en) | Process to optimize performance and reliability of MOSFET devices | |
US4783423A (en) | Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region | |
JPH02165637A (ja) | 浅い接合層の形成方法 | |
JP3206419B2 (ja) | 半導体装置の製造方法 | |
US5326713A (en) | Buried contact process | |
JP2892415B2 (ja) | 半導体素子の製造方法 | |
JPH04258134A (ja) | 半導体装置の製造方法 | |
JPH0785494B2 (ja) | 半導体デバイスの製造方法 | |
JPS59161838A (ja) | 半導体装置及びその製造方法 | |
JP3432307B2 (ja) | 半導体装置の製造方法 | |
JPS63308963A (ja) | 半導体装置およびその製造方法 | |
JPH04260331A (ja) | 半導体装置の製造方法 | |
JPS61120460A (ja) | 半導体装置の製造方法 | |
JPH04354328A (ja) | 半導体装置の製造方法 | |
JPH06124960A (ja) | 半導体装置の製造方法 | |
JPH0226034A (ja) | 半導体装置の製造方法 | |
JPH03278568A (ja) | 半導体装置の製造方法 | |
JPH07135256A (ja) | 半導体装置の製造方法 | |
JPH04206853A (ja) | 半導体装置及びその製造方法 | |
JPH02260539A (ja) | 半導体装置の製造方法 | |
JPH0513437A (ja) | 高耐圧mosトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |