JPH07192526A - 導電体形成用ペースト - Google Patents

Abstract

(57)【要約】 【目的】 チップ型積層セラミック電子部品の実装時の
ストレス、使用時の温度変化によるストレスに起因する
不良発生を防止する。 【構成】 チップ型積層セラミック電子部品の端子電極
形成用に使用される銀を含む導電体形成用ペースト中に
タングステンフィラーを含有することでマトリックスで
ある銀を含有するタングステンフィラーが複合強化する
ことにより、実装時のはんだ付時のストレス、実装後の
使用条件によるストレスに起因するマイクロクラックを
防止し、部品の信頼性を向上させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は導電体形成用ペーストに
関し、特にチップ型積層セラミック電子部品に用いられ
る端子電極形成用ペーストに関する。

【０００２】

【従来の技術】一般にチップ型セラミック電子部品の端
子電極に用いられる導電体形成用ペーストは銀、パラジ
ウムなどの金属粉末と有機バインダ及び溶剤を混練して
製造する。この導電体形成用ペーストは積層セラミック
チップの内部電極取り出し部に塗布後、乾燥焼き付けす
ることで金属粉末が焼結され端子電極が形成される。導
電体形成用ペースト中にタングステンを含む例としては （１）電子部品上にニッケルメッキ、銅メッキをほどこ
す場合の下地用焼き付けペースト中にメッキに対する活
性金属として含有する方法（特公昭６３−１７２６号公
報）、（２）セラミック基板上に回路形成する場合に使
用される導電膜形成用ペースト中にタングステン酸化
物、金属酸塩、アルコラートなどの有機化合物を添加し
てハンダ付性を改善する方法（特開昭６４−８１１０６
号公報）、（３）シリコンウェハー上に電極を形成する
場合に使用される導電体形成用ペースト中にタングステ
ンを含むことでシリコンウェハーとの接点部にタングス
テンシリサイドを形成させて接触抵抗を低減させる方法
（特公平２−３５５５号公報）があり、またペースト中
に繊維を混入するものとしては（４）熱硬化型導電性ペ
ーストに繊維を混入することで熱硬化時の収縮応力を緩
和し、対象物からの導電性ペーストの剥離を防止する方
法（特開昭５６−４０２３２号公報）等が考案されてい
る。

【０００３】（１）についてはメッキ付性を改善する目
的で活性化金属としてタングステンを添加するものであ
り、目的、作用及び効果が本発明とは明らかに異なる。

【０００４】（２）については銀ペースト中にタングス
テンを添加することでハンダ濡れ性を改善するものであ
るが、タングステン酸化物、金属塩、アルコラートの添
加でも可能であると述べられているとおり、銀と元素と
してのタングステンの反応により、濡れ性を改善するも
のであり、目的、作用、効果が異る。

【０００５】（３）についてはシリコンウェハーとタン
グステンの接触部に化学反応により導電性の高いシリサ
イドを形成し接触抵抗を低減させるもので目的、作用、
効果が異なる。

【０００６】（４）については熱硬化樹脂の収縮応力を
緩和して導電ペーストの割れ、剥離を防止する目的で添
加されており、目的、作用、効果が異る。

【０００７】

【発明が解決しようとする課題】チップ型の積層セラミ
ック電子部品は配線基板上に直接はんだ付けして（面実
装）使用される。このため基板上にはんだ付けにて実装
される時、はんだの凝固にともなう収縮ストレスが端子
電極に引っぱり応力として加わる。また配線基板の材質
と積層セラミック電子部品の材質のちがいによる熱膨張
率の差のため使用温度が変化すると引っぱりあるいは圧
縮応力が端子電極部にかかることになる。

【０００８】これらの応力ははんだと接触している端子
電極部にかかることになる。このためはんだと接触して
いる部分と周囲の接触していない部分との間に応力差に
よるストレスが生じ、マイクロクラックを生じる場合が
ある。チップ型積層セラミック電子部品に導電体形成用
ペーストを焼き付けて端子電極を形成する場合、導電体
形成用ペースト中にガラスフリットを含む。焼き付け時
に焼き付け時間を充分に取った場合、端子電極表面にガ
ラスフリットが浮き出し、ハンダ濡れ性が劣化する。こ
のため、焼き付け時間を短くして焼結させる必要があ
る。

【０００９】しかし焼き付け時間を短くすると、導電体
形成用ペースト中の金属が充分に焼結されない。またペ
ースト中に金属酸化物であるガラスフリットが含まれて
いることも焼結を阻害する。

【００１０】金属粉末の焼結が不充分であると粒界が残
る。粒界は充分に焼結した金属に比べもろく、応力集中
などのストレスに対し弱い。

【００１１】このため前述のマイクロクラックが発生し
た場合、クラックが粒界に沿って進行し、チップ型積層
セラミック電子部品の内部電極に達する場合がある。マ
イクロクラックが内部電極に達すると内部電極の酸化が
すすみ酸化による膨張によるデラミネーション、クラッ
クの発生、あるいは湿気と電圧によるマイグレーション
等の発生により不良が発生する。

【００１２】

【課題を解決するための手段】本発明の導電体形成用ペ
ーストは銀粉末または銀を含む２種類以上の元素からな
る金属粉末と無機化合物からなるガラスフリット、有機
バインダ、溶剤及び金属タングステンフィラーを含有す
ること、さらに、タングテスンフィラーのアスペクト比
が５以上であることを特徴とすること、また、タングス
テンフィラーの含有量が金属粉末に対して３％〜１０％
含有することを特徴とする。

【００１３】

【作用】 タングステンと銀は親和性が高く、銀金属中にタング
ステンフィラーを分散させることで複合強化することが
できる。この複合強化の効果によりはんだ付時の引っぱ
り応力、温度サイクルがかかった場合の引っぱり及び圧
縮応力によるストレスを分散、緩和することでマイクロ
クラックの発生をおさえることができる。

【００１４】はんだ付時の引っぱりストレス等でマイ
クロクラックが入った場合でも銀の粒界に沿って進行す
るクラックは含有されたタングステンフィラーまで進行
した時点で応力の分散が起こるためにそれ以上の進行が
阻害される。

【００１５】

【実施例】次に本発明の実施例について表１、２を参照
して具体的に説明する。

【００１６】導電体形成用ペーストは金属粉末として銀
粉末を重量比で７４％含有し、ホウケイ酸鉛を主成分と
するガラスフリットを３．５％含有するペーストにタン
グステンフィラーをアスペクト比、含有量を変化させて
評価を行なった。

【００１７】タングステンフィラーは現在入手可能の限
界である直径８μｍと１２μｍのフィラーを用いた。フ
ィラー長は製造上の問題により任意の長さのフィラーを
得ることが難しいため、分級することで表に示した。

【００１８】アスペクト比の範囲にあるものを所定の量
混練して使用した。

【００１９】サンプルは各水準の導電体形成用ペースト
を幅５．０ｍｍ長さ５．７ｍｍ高さ２ｍｍの積層セラミ
ックコンデンサに塗布し、乾燥した後にベルト炉を用い
て最高温度７００℃で焼き付けて製造した。

【００２０】評価は各水準１００Ｐをアルミナ基板上に
はんだ付けした後に−５５℃〜＋１２５℃の温度サイク
ルを所定の回数加えた。所定の回数毎に積層セラミック
コンデンサの容量、絶縁抵抗を測定し初期値からの容量
が１０％以上小さいもの、及び絶縁抵抗が一桁以上低下
したものを不良とした。（実施例では容量のみの不良は
発生しなかったため表には絶縁低下数を示す。） 各サイクル回数の不良をまとめたものが表１、２であ
る。

【００２１】アスペクト比１〜５の項の含有量０％のも
のがタングステンフィラーを混入しなかった水準であ
る。不良は２００サイクル付近で発生しはじめ５００サ
イクルでは全数不良となった。

【００２２】アスペクト比が１〜５の水準ではタングス
テンフィラーを含まないものに比べ不良発生数は減少す
るが、有意な効果とは言えない。

【００２３】また、含有量が１％の場合も各水準での効
果が小さい。

【００２４】含有量が１０％より多い場合、積層セラミ
ックコンデンサへ塗布した場合、塗布表面へのフィラー
の露出が多くなり、塗布形状の制御が困難となるため実
使用上不可能である。

【００２５】

【表１】

【００２６】

【表２】

【００２７】

【発明の効果】以上説明したように本発明は積層セラミ
ック電子部品の外部電極形成用ペースト中に金属タング
ステンフィラーを含有したことで、はんだ付時のストレ
ス、温度サイクルによるストレスを原因とする故障を防
ぎ、部品実装時及び使用時の信頼性を改善する。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 銀粉末または銀を含む２種類以上の元素
   からなる金属粉末と、無機化合物からなるガラスフリッ
   ト、有機バインダ、溶剤及び金属タングステンフィラー
   （繊維）を含有する導電体形成用ペースト。
2. 【請求項２】 前記タングステンフィラーのアスペクト
   比が５以上であることを特徴とする請求項１記載の導電
   体形成用ペースト。
3. 【請求項３】 前記タングステンフィラーを金属粉末に
   対して３％〜１０％含有することを特徴とする前記請求
   項１記載の導電体形成用ペースト。