JPH071823B2 - 厚膜配線基板の製造方法 - Google Patents

厚膜配線基板の製造方法

Info

Publication number
JPH071823B2
JPH071823B2 JP63124497A JP12449788A JPH071823B2 JP H071823 B2 JPH071823 B2 JP H071823B2 JP 63124497 A JP63124497 A JP 63124497A JP 12449788 A JP12449788 A JP 12449788A JP H071823 B2 JPH071823 B2 JP H071823B2
Authority
JP
Japan
Prior art keywords
conductor layer
oxidized
thick film
wiring board
film wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63124497A
Other languages
English (en)
Other versions
JPH01293595A (ja
Inventor
祥 奥村
充良 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63124497A priority Critical patent/JPH071823B2/ja
Publication of JPH01293595A publication Critical patent/JPH01293595A/ja
Publication of JPH071823B2 publication Critical patent/JPH071823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック基板の表面に厚膜形成技術によっ
て導体層を形成された厚膜配線基板に関する。
〔背景技術〕
厚膜配線基板に用いられる導体材料としては、Au系ペー
ストはAgPd,AgPt等のAg系ペーストが一般的であり、コ
スト的な面からはAg系ペーストが多く用いられている
が、Cuペーストを用いてCu導体層を形成することも近年
実用化が進められている。これは、Cuペーストは、Ag系
ペーストに較べて、耐マイグレーション性に優れる、
導体抵抗が低い、耐はんだ性に優れる、ファイン
ライン性に優れる、といった特徴があるためである。
〔発明が解決しようとする課題〕
上記のようにCuペーストをセラミック基板の表面に印刷
し、乾燥させた後に焼成してセラミック基板の表面にCu
導体層を形成した場合、Cu導体層とアルミナ基板等のセ
ラミック基板との密着強度が不十分となる。このため、
Cu導体層を強制的に酸化させることによって、Cu導体層
とセラミック基板との密着強度を向上させる方法が検討
されている。この方法は、酸化銅とアルミナとが反応し
てCuAlO2が生成され、これによって密着強度が大きくな
ることを利用したものである。
ところが、Cu導体層の密着強度を大きくするため、焼成
時の酸素濃度をある程度以上高くすると、銅の酸化によ
ってはんだがつきにくくなるという問題が生じていた。
このため、Cu導体層を用いる場合、密着強度が十分に強
く、しかもはんだ濡れ性の良好な厚膜銅配線を形成する
ことが困難であった。
したがって、本発明は、Cu導体層とセラミック基板との
密着性がよく、しかもはんだ濡れ性も良好な厚膜配線基
板を提供することを目的としている。
〔課題を解決するための手段〕
本発明の第1の厚膜配線基板の製造方法は、セラミック
基板の表面に酸化処理されたCu導体層を形成し、この酸
化処理されたCu導体層の上に酸化処置されていないCu導
体層を積層した厚膜配線基板を製造するための方法であ
って、セラミック基板の表面に印刷されたCuペーストを
乾燥工程により酸化処理して酸化処理されたCu導体層を
形成し、この酸化処理されたCu導体層の上にCuペースト
を印刷、乾燥し、酸化処理されたCu導体層と酸化処理さ
れていないCu導体層を焼成することを特徴としている。
また、第2の厚膜配線基板の製造方法は、セラミック基
板の表面に酸化処理されたCu導体層を形成し、この酸化
処理されたCu導体層の上に酸化処置されていないCu導体
層を積層した厚膜配線基板を製造するための方法であっ
て、セラミック基板の表面に印刷されたCuペーストを乾
燥し、焼成工程により酸化処理して酸化処理されたCu導
体層を形成したのち、この酸化処理されたCu導体層の上
にCuペーストを印刷、乾燥、焼成して酸化処理されてい
ないCu導体層を形成することを特徴としている。
〔作用〕
本発明の製造方法により製造された厚膜配線基板にあっ
ては、上記の如くCu導体層を2層構造とし、セラミック
基板側のCu導体層に酸化処理を施したので、この下層の
Cu導体層はアルミナ等のセラミック基板との間にCuAlO2
等の化合物を形成し、Cu導体層とセラミック基板との密
着強度が高くなる。また、表面側は酸化処理されていな
い通常のCu導体層によって形成されているので、はんだ
濡れ性に優れており、また下側のCu導体層とも十分な密
着強度を持っている。
さらに、本発明の第1の製造方法によれば、下側のCu導
体層は乾燥工程により酸化処理を施されているので、下
側の酸化処理されたCu導体層と上側の酸化処理されてい
ないCu導体層とでは同じCuペーストを印刷して乾燥工程
における乾燥条件を異ならせるだけで、それぞれ形成す
ることができる。このため、上側のCu導体層と下側のCu
導体層とを同一の原料、工程及び設備等によって簡単に
作成することができる。
また、本発明の第2の製造方法によれば、下側のCu導体
層は焼成工程により酸化処理を施されているので、下側
の酸化処理されたCu導体層と上側の酸化処理されていな
いCu導体層とでは同じCuペーストを印刷して焼成工程に
おける焼成条件を異ならせるだけで、それぞれ形成する
ことができ、下側のCu導体層と上側のCu導体層とを同一
の原料、工程及び設備等によって簡単に作成することが
できる。
特に、本発明の製造方法によれば上側のCu導体層と下側
のCu導体層には同じCuペーストを使うことができるの
で、2種類の出発原料を調整し、準備する必要がなく、
厚膜配線基板の製造コストを低く押えることができる。
〔実施例〕
以下、本発明の実施例を添付図に基づいて詳述する。
第1図に示すように、セラミック基板1の上面には、配
線パターンに沿って厚膜二層構造のCu導体層2,3が形成
されている。実施例では、セラミック基板1としてアル
ミナ基板1aが用いられている。また、Cu導体層2,3のう
ち、下層のCu導体層2は製造工程において酸化処理を施
されており、酸化処理を施されていない通常のCu導体層
3よりも多量の酸化銅が生じている。この多量の酸化銅
はアルミナ基板1aと反応して大量のCuAlO2を形成してお
り、これによって酸化処理された下層のCu導体層2とセ
ラミック基板1との密着強度を大きくしている。また、
表面側のCu導体層3は製造工程において特に酸化処理を
施されていないので、酸化銅が少なく、このためはんだ
濡れ性が良好ではんだ付けを行い易い。しかも、表面側
のCu導体層3と下方のCu導体層2は、焼成時に同時に焼
結され、その境界面においても十分な密着強度を有して
いる。
次に、上記構造の厚膜配線基板Aの製造工程を第2図に
沿って簡単に説明する。まず、第一の印刷工程4におい
て、スクリーン印刷によってCuペーストを印刷すること
により、アルミナ基板1aの上に下層となるCu導体層2を
形成する。次に、第一の乾燥工程5において、このCu導
体層2を加熱乾燥させると同時にCu導体層2に酸化処置
を施す。酸化処理としては、通常の乾燥条件(はんだの
濡れ性が悪くならない条件)よりも乾燥温度を高温し設
定したり、乾燥時間を長くとったりして行うことがで
き、この酸化処理によってCu導体層2には大量の酸化銅
が含まれることになる。更に、第二の印刷工程6におい
て、この下層のCu導体層2の上に重ねてスクリーン印刷
によってCuペーストを印刷し、下層のCu導体層2の上に
表面側のCu導体層3を積層する。第二の乾燥工程7にお
いては、はんだ濡れ性を悪くしない通常の乾燥条件で表
面側のCu導体層3を乾燥させる。したがって、この二層
のCu導体層2,3のうち下層のCu導体層2には大量の酸化
銅が含まれているが、表面側のCu導体層3は酸化処理さ
れていないために少量の酸化銅しか含んでいない。この
後、焼成工程8において、二層のCu導体層2,3を同時に
焼成すると、下層のCu導体層2に含まれる大量の酸化銅
がアルミナと反応して大量のCuAlO2を生成し、このため
下層のCu導体層2とアルミナ基板1aとの密着強度が大き
くなるのである。一方、表面側のCu導体層3では少量の
酸化銅しか含んでいないので、酸化銅によってはんだの
乗りが悪くなることがなく、良好なはんだ濡れ性を得る
ことができるのである。
また、上記厚膜配線基板Aは他の製造工程によっても可
能である。これを第3図に示す。まず、第一の印刷工程
9において、スクリーンン印刷によってCuペーストを印
刷することにより、アルミナ基板1aの上に下層となるCu
導体層2を形成する。次に、第一の乾燥工程10におい
て、通常の乾燥条件下でCu導体層2を加熱乾燥させる。
更に、第一の焼成工程11において、Cu導体層2を焼成す
ると同時にCu導体層2に酸化処理を施す。酸化処理とし
ては、通常の酸素濃度(はんだの濡れ性が悪くならない
程度)よりも高い酸素濃度の雰囲気中でCu導体層2を焼
成することによって行うことができる。このようにして
酸化処理を施すと、高濃度酸素を含む雰囲気中で過剰に
酸素が供給されることによって酸化銅が増え、更にアル
ミナ基板1aとの間で反応してCuAlO2が大量に生成され、
この結果下層のCu導体層2とアルミナ基板1aとの間の密
着強度が高くなる。この後、第二の印刷工程12におい
て、この下層のCu導体層2の上に重ねてスクリーン印刷
によってCuペーストを印刷し、下層のCu導体層2の上に
表面側のCu導体層3を積層し、第二の乾燥工程13におい
て、通常の乾燥条件下で表面側のCu導体層3を乾燥させ
る。次いで、第二の焼成工程14において表面側のCu導体
層3を焼成する場合には、Cu導体層3に酸化銅が生じに
くいように通常の酸素濃度下で焼成する。したがって、
表面側のCu導体層3は少量の酸化銅しか含まないので、
優れたはんだ濡れ性を得ることができるのである。
なお、上記実施例においては、セラミック基板としてア
ルミナ基板を用いた場合について説明したが、セラミッ
ク基板としてはアルミナ基板に限るものでなく、Alを組
成に含むような他のセラミック基板でも良い。また、酸
化銅と化合物を形成するようなAl以外の組成を含むセラ
ミック基板であっても良い。
〔発明の効果〕
本発明によれば、酸化処理されたCu導体層によってセラ
ミック基板との密着強度をを高めることができ、Cu導体
層の剥離などを生じない信頼性の高い厚膜配線基板を得
ることができる。しかも、表面の酸化処理されていない
Cu導体層によってはんだ濡れ性を良好にでき、はんだ不
良も防止することができる。また、上下のCu導体層同士
も十分な密着強度を有している。さらに、上層のCu導体
層及び下側のCu導体層は、乾燥条件あるいは焼成条件を
異ならせだけで、同一の原料、工程及び設備により形成
することができる。特に、双方のCu導体層とも同一材料
から形成しているので、製造コストを低く抑えることが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す部分断面図、第2図は
同上の厚膜配線基板を製造する方法を示す工程図、第3
図は同上の厚膜配線基板を製造する他の方法を示す工程
図である。 1……セラミックス基板 2……酸化処理されたCu導体層 3……酸化処理されていないCu導体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板の表面に酸化処理されたCu
    導体層を形成し、この酸化処理されたCu導体層の上に酸
    化処置されていないCu導体層を積層した厚膜配線基板を
    製造するための方法であって、 セラミック基板の表面に印刷されたCuペーストを乾燥工
    程により酸化処理して酸化処理されたCu導体層を形成
    し、この酸化処理されたCu導体層の上にCuペーストを印
    刷、乾燥し、酸化処理されたCu導体層と酸化処理されて
    いないCu導体層を焼成することを特徴とする厚膜配線基
    板の製造方法。
  2. 【請求項2】セラミック基板の表面に酸化処理されたCu
    導体層を形成し、この酸化処理されたCu導体層の上に酸
    化処理されていないCu導体層を積層した厚膜配線基板を
    製造するための方法であって、 セラミック基板の表面に印刷されたCuペーストを乾燥
    し、焼成工程により酸化処理して酸化処理されたCu導体
    層を形成したのち、この酸化処理されたCu導体層の上に
    Cuペーストを印刷、乾燥、焼成して酸化処理されていな
    いCu導体層を形成することを特徴とする厚膜配線基板の
    製造方法。
JP63124497A 1988-05-20 1988-05-20 厚膜配線基板の製造方法 Expired - Fee Related JPH071823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63124497A JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63124497A JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01293595A JPH01293595A (ja) 1989-11-27
JPH071823B2 true JPH071823B2 (ja) 1995-01-11

Family

ID=14886955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63124497A Expired - Fee Related JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH071823B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221888A (ja) * 1990-12-21 1992-08-12 Matsushita Electric Ind Co Ltd セラミック配線基板とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132457A (en) * 1975-05-13 1976-11-17 Fujitsu Ltd Method of firing thick film paste
JPS62198191A (ja) * 1986-02-26 1987-09-01 株式会社日立製作所 マイクロ波用集積回路基板の製法
JPS6393193A (ja) * 1986-10-07 1988-04-23 松下電器産業株式会社 銅導体厚膜回路基板の製造方法

Also Published As

Publication number Publication date
JPH01293595A (ja) 1989-11-27

Similar Documents

Publication Publication Date Title
JPH07106729A (ja) 厚膜回路部品の製造方法
JPH071823B2 (ja) 厚膜配線基板の製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPS63124596A (ja) 回路基板
JPS5619648A (en) Package for integrated circuit
JPS582066Y2 (ja) 多層配線板
JP2685890B2 (ja) チツプ部品の電極形成方法
JPS598373Y2 (ja) プリント配線板
JP4120736B2 (ja) セラミック回路基板
JPS6240401Y2 (ja)
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP2000174433A (ja) 配線基板の製造方法
JPS6045095A (ja) 厚膜多層基板の製造方法
JPS598372Y2 (ja) プリント配線板
JPS61164298A (ja) 複合セラミツク多層配線板及びその製造方法
JPS5922397B2 (ja) 厚膜多層配線基板の製造方法
JPH0544200B2 (ja)
JP2002043747A (ja) 多層セラミック基板の製造方法
JPH0330999B2 (ja)
JPS63119291A (ja) 厚膜回路基板の製造方法
JPH05275832A (ja) 厚膜回路基板
JPS61154197A (ja) 厚膜多層基板
JPH06244518A (ja) 積層導電パターン
JPS6010697A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees