JPH01293595A - 厚膜配線基板の製造方法 - Google Patents

厚膜配線基板の製造方法

Info

Publication number
JPH01293595A
JPH01293595A JP12449788A JP12449788A JPH01293595A JP H01293595 A JPH01293595 A JP H01293595A JP 12449788 A JP12449788 A JP 12449788A JP 12449788 A JP12449788 A JP 12449788A JP H01293595 A JPH01293595 A JP H01293595A
Authority
JP
Japan
Prior art keywords
conductor layer
oxidized
ceramic substrate
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12449788A
Other languages
English (en)
Other versions
JPH071823B2 (ja
Inventor
Sho Okumura
奥村 祥
Mitsuyoshi Nishide
充良 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63124497A priority Critical patent/JPH071823B2/ja
Publication of JPH01293595A publication Critical patent/JPH01293595A/ja
Publication of JPH071823B2 publication Critical patent/JPH071823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック基板の表面に厚膜形成技術によっ
て導体層を形成された厚膜配線基板に関する。
〔背景技術〕
厚膜配線基板に用いられる導体材料としては、Au系ペ
ーストやAgPd、 AgPt等のAg系ペーストが一
般的であり、コスト的な面からはAg系ペーストが多く
用いられているが、Cuペーストを用いてCu4体層を
形成することも近年実用化が進められている。これは、
Cuペーストは、Ag系ペーストに較べて、■耐マイグ
レーション性に優れる、■導体抵抗が低い、■耐はんだ
性に優れる、■ファインライン性に優れる、といった特
徴があるためである。
〔発明が解決しようとする課題〕
上記のようにCuペース5分セラミック基板の表面に印
刷し、乾燥させた後に焼成してセラミック基板の表面に
Cu導体層を形成した場合、Cu導体層とアルミナ基板
等のセラミック基板との密着強度が不十分となる。この
ため、Cu導体層を強制的に酸化させることによって、
Cu導体層とセラミック基板との密着強度を向上させる
方法が検討されている9この方法は、酸化銅とアルミナ
とか反応してCLIA+02が生成され、これによって
密着強度か大きくなることを利用したものである。
ところが、Cu導体層の密着強度を大きくするため、焼
成時の酸素濃度をある程度以上高くすると、銅の酸化に
よってはんだがつきにくくなるという開題が生じていた
このため、 Cu導体層を用いる場合、密着強度が十分
に強く、しかもはんだ濡れ性の良好な厚m銅配線を形成
することが困難であった。
したがって、本発明は、Cu導体層とセラミック基板と
の密着性がよく、しかもはんだ濡れ性も良好な厚膜配線
基板を提供することを目的としている。
〔課題を解決するための手段〕
本発明の厚膜配線基板は、セラミック基板の表面に酸化
処理されたCu導体層を形成し、この酸化処理されたC
u導体層の上に酸化処理されていないCu導体層を積層
したことを特徴としている。
〔作用〕
本発明の厚膜配線基板にあっては、上記の如(Cu導体
層を2層構造とし、セラミック基板側のCu導体層に酸
化処理を施しなので、この下層のCu導体層はアルミナ
等のセラミック基板との間にCuAlO2等の化合物を
形成し、Cu導体層とセラミック基板との密着強度が高
くなる。また、表面側は酸化処理されていない通常のC
u導体層によって形成されているので、はんだ濡れ性に
優れており、また下側のCu導体層とも十分な密着強度
を持っている。
〔実施例〕
以下、本発明の実施例を添付図に基づいて詳述する。
第1区に示すように、セラミック基板1の上面には、配
線パターンに沿ってis二層構造のCu導体N2,3が
形成されている。実施例では、セラミック基板1として
アルミナ基板1aが用いられている。また、Cu導体層
2.3のうち、下層のCu導体層2は製造工程において
酸化処理を施されており、酸化処理を施されていない通
常のCu導体層3よりも多量の酸化銅が生じている。こ
の多量の酸化銅はアルミナ基板1aと反応して大量のC
uA 102を形成しており、これによって酸化処理さ
れた下層のCu導体層2とセラミック基板1との密着強
度を大きくしている。また、表面側のCu導体N3は製
造工程において特に酸化処理を施されていないので、酸
化銅が少なく、このためはんだ濡れ性が良好ではんだ付
けを行い易い、しがも、表面側のCu導体層3と下層の
Cu導体層2は、焼成時に同時に1結され、その境界面
においても十分な密着強度を有している。
次に、上記構造の厚膜配線基板Aの製造工程を第2図に
沿って簡単に説明する。まず、第一の印刷工程4におい
て、スクリーン印刷によってCuペーストを印刷するこ
とにより、アルミナ基板1aの上に下層となるCu導体
層2を形成する0次に、第一の乾燥工程5において、こ
のCu導体層2を加熱乾燥させると同時にCu導体層2
に酸化処理を施す。酸化処理としては、通常の乾燥条件
(はんだの濡れ性が悪くならない条件)よりも乾燥温度
を高温に設定したり、乾燥時間を長くとったりして行う
ことができ、この酸化処理によってCu導体層2には大
量の酸化銅が含まれることになる。更に、第二の印刷工
程6において、この下層のCu導体層2の上に重ねてス
クリーン印刷によってCuペーストを印刷し、下層のC
u導体層2の上に表面側のCu導体層3を積層する。第
二の乾燥工程7においては、はんだ濡れ性を悪くしない
通常の乾燥条件で表面側のCu導体層3を乾燥させる。
したがって、この二層のCu導体層2.3のうち下層の
Cu導体層2には大量の酸化銅が含まれているが、表面
側のCu導体層3は酸化処理されていないなめに少量の
酸化銅しか含んでいない。この後、焼成工程8において
、二層のCu導体層2,3を同時に焼成すると、下層の
Cu導体層2に含まれる大量の酸化銅がアルミナと反応
して大量のCuAl0□を生成し、このため下層のCu
導体層2とアルミナ基板1aとの密着強度が大きくなる
のである。一方、表面側のCu導体層3では少量の酸化
銅しか含んでいないので、酸化銅によってはんだの乗り
が悪くなることがなく、良好なはんだ濡れ性を得ること
ができるのである。
また、上記厚膜配線基板Aは他の製造工程によっても可
能である。これを第3図に示す。まず、第一の印刷工程
9において、スクリーン印刷によってCuペーストを印
刷することにより、アルミナ基板1aの上に下層となる
Cu導体層2を形成する。次に、第一の乾燥工程10に
おいて、通常の乾燥条件下でCu導体層2を加熱乾燥さ
せる。更に、第一の焼成工程11において、Cu導体層
2を焼成すると同時にCu導体層2に酸化処理を施す。
酸化処理としては、通常の酸素濃度(はんだの濡れ性が
悪くならない程度)よりも高い酸素濃度の雰囲気中でC
u導体層2を焼成することによって行うことができる。
このようにして酸化処理を施すと、高濃度酸素を含む雰
囲気中で過剰に酸素が供給されることによって酸化銅が
増え、更にアルミナ基板1aとの間で反応してCuAl
0□が大量に生成され、この結果下層のCu導体層2と
アルミナ基板1aとの間の密着強度が高くなる。この後
、第二の印刷工程12において、この下層のCu導体層
2の上に重ねてスクリーン印刷によってCuペーストを
印刷し、下層のCu導体層2の上に表面側のCu導体層
3を積層し、第二の乾燥工程13において、通常の乾燥
条件下で表面側のCu導体層3を乾燥させる。次いで、
第二の焼成工程14において表面側のCu導体層3を焼
成する場合には、Cu導体層3に酸化銅が生じにくいよ
うに通常の酸素濃度下で焼成する。したがって、表面側
のCu導体N3は少量の酸化銅しか含まないので、優れ
たはんだ濡れ性を得ることができるのである。
なお、上記実施例においては、セラミック基板としてア
ルミナ基板を用いた場合について説明したが、セラミッ
ク基板としてはアルミナ基板に限るものでなく、AIを
組成に含むような他のセラミック基板でも良い。また、
酸化銅と化合物を形成するようなA1以外の組成を含む
セラミック基板であっても良い。
〔発明の効果〕
本発明によれば、酸化処理されたCu導体層によってセ
ラミック基板との密着強度を高めることができ、Cu導
体層の剥離など3生じない信頼性の高い厚膜配線基板を
得ることができる。しかも、表面の酸化処理されていな
いCu導体層によってはんだ濡れ性を良好にでき、はん
だ不良も防止することができる。また、上下のCu導体
層同士も十分な密着強度を有している。
【図面の簡単な説明】
第1図は本発明の一実施例を示す部分断面図、第2図は
同上の厚膜配線基板を製造する方法分示す工程図、第3
図は同上の厚膜配線基板を製造する他の方法を示す工程
図である。 1・・・セラミック基板 2・・・酸化処理されたCu導体層 3・・・酸化処理されていないCu導体層特許出願人 
株式会社 村田製作所 代理人 弁理士 中 野 雅 房

Claims (1)

    【特許請求の範囲】
  1. (1)セラミック基板の表面に酸化処理されたCu導体
    層を形成し、この酸化処理されたCu導体層の上に酸化
    処理されていないCu導体層を積層したことを特徴とす
    る厚膜配線基板。
JP63124497A 1988-05-20 1988-05-20 厚膜配線基板の製造方法 Expired - Fee Related JPH071823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63124497A JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63124497A JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01293595A true JPH01293595A (ja) 1989-11-27
JPH071823B2 JPH071823B2 (ja) 1995-01-11

Family

ID=14886955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63124497A Expired - Fee Related JPH071823B2 (ja) 1988-05-20 1988-05-20 厚膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH071823B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512353A (en) * 1990-12-21 1996-04-30 Matsushita Electric Industrial Co., Ltd. Ceramic substrate for an electronic circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132457A (en) * 1975-05-13 1976-11-17 Fujitsu Ltd Method of firing thick film paste
JPS62198191A (ja) * 1986-02-26 1987-09-01 株式会社日立製作所 マイクロ波用集積回路基板の製法
JPS6393193A (ja) * 1986-10-07 1988-04-23 松下電器産業株式会社 銅導体厚膜回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132457A (en) * 1975-05-13 1976-11-17 Fujitsu Ltd Method of firing thick film paste
JPS62198191A (ja) * 1986-02-26 1987-09-01 株式会社日立製作所 マイクロ波用集積回路基板の製法
JPS6393193A (ja) * 1986-10-07 1988-04-23 松下電器産業株式会社 銅導体厚膜回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512353A (en) * 1990-12-21 1996-04-30 Matsushita Electric Industrial Co., Ltd. Ceramic substrate for an electronic circuit

Also Published As

Publication number Publication date
JPH071823B2 (ja) 1995-01-11

Similar Documents

Publication Publication Date Title
JPH01293595A (ja) 厚膜配線基板の製造方法
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
JPH04145694A (ja) 樹脂系多層プリント基板における印刷抵抗の電極構造
JP3100796B2 (ja) 多層セラミック基板の製造方法
JPS63124596A (ja) 回路基板
JPS5619648A (en) Package for integrated circuit
JP2685890B2 (ja) チツプ部品の電極形成方法
JPH05275832A (ja) 厚膜回路基板
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPS582066Y2 (ja) 多層配線板
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS61154197A (ja) 厚膜多層基板
KR0178788B1 (ko) 세라믹 팩키지의 제조방법
JPH01223796A (ja) 銅めっき導体部を有するハイブリッドicおよびその製造方法
JPH0521934A (ja) 混成集積回路用基板およびその製造方法
JPH0722221B2 (ja) セラミツクス回路基板の製造方法
JPH02196491A (ja) 厚膜回路基板
JP2000174423A (ja) 配線基板およびその製造方法
JPS61164298A (ja) 複合セラミツク多層配線板及びその製造方法
JPH03126291A (ja) チップ部品実装電子回路の製造方法
JPH0362033B2 (ja)
JPH05343851A (ja) 多層セラミック基板の製造方法
JPH02260599A (ja) 多層基板の製造法
JPH0457389A (ja) 銅回路基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees