JPH03126291A - チップ部品実装電子回路の製造方法 - Google Patents

チップ部品実装電子回路の製造方法

Info

Publication number
JPH03126291A
JPH03126291A JP26562289A JP26562289A JPH03126291A JP H03126291 A JPH03126291 A JP H03126291A JP 26562289 A JP26562289 A JP 26562289A JP 26562289 A JP26562289 A JP 26562289A JP H03126291 A JPH03126291 A JP H03126291A
Authority
JP
Japan
Prior art keywords
land
plating
copper
onto
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26562289A
Other languages
English (en)
Inventor
Kenichi Kawai
健一 河合
Kazunori Nishihara
西原 和則
Mitsuo Nakamura
充男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP26562289A priority Critical patent/JPH03126291A/ja
Publication of JPH03126291A publication Critical patent/JPH03126291A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は基板上にチップ部品が半田付けによって実装さ
れた電子回路の製造方法に関する。
ここでチップ部品とは例えば、トランジスタ、抵抗体、
コンデンサーなど一般にパッケージ化された電子部品を
いう。
[従来の技術] 基板上に導体パターン及び部品取付用のランドを形成す
るために、銅ベーストを用いこれを焼成することが行な
われる。銅ペーストは安価であり、マイグレーションな
ども生じにくく品質の向上が得られるが、焼成中に酸化
し易く、表面に酸化鋼の躾が形成されると、それに対し
ては半田(4が困難となる問題を有する。酸化銅と半田
はなじみ難いからである。
そこで、従来のチップ部品実装電子回路の製造方法にお
いては、ランドを形成する銅の酸化を防止するために銅
ペーストの焼成を窒素雰囲気中にて行っていた。また−
旦焼成されたランドがさらに熱処理されると酸化され易
いために、銅ペースト焼成後、例えば抵抗用のペースト
を塗布しこれを焼成する場合にも、窒素雰囲気中で焼成
される。
すなわち製造工程の大半を窒素雰囲気中で行なっていた
。この方式の製造方法は特開昭63−233090号公
報、特開昭63−79394号公報、あるいは特開昭6
3−93193号公報等に開示されている。
また他の方法として、銅ペーストを空気雰囲気中にて焼
成した後、表面に生成した酸化銅を水素処理して酸化銅
被膜を除去する方法も知られている(特開昭63−11
7490号公報参照)。
[発明が解決しようとする課題] しかし、前記第1の方式の製造方法では窒素雰囲気を管
理することが面倒であり、かつ大規模な設備を要した。
また焼成工程の前後にも銅が酸化しないように管理する
必要があり、製造工程の管理が大変面倒であった。
一方第2の方式、すなわち酸化銅を水素処理して酸化銅
被膜を除去する方法においても、水素処理は大規模な設
備や手数を要した。
以上、従来の製造方法では、銅の酸化防止あるいは除去
に、大規模な設備を必要とする問題があった。
本発明の目的は、半田とランド間に両者に対して接着性
の良い物質を介在させることによって、簡単な処理工程
の付加のみでランド上へのチップ部品の確実な半田付け
を可能とすることにある。
[課題を解決するための手段] 上記目的を実現するために本発明では、基板上に所定の
パターンで銅ペーストを塗布する工程と、塗布された銅
ペーストを焼成して基板上に導体パターンとチップ部品
取付用ランドを形成する工程と、その焼成工程または各
工程間で表面に酸化鋼の膜が形成されたランドに、酸化
銅に対してメッキ可能で半田付性の良好な材料をメッキ
付けする工程と、該メッキされたランド上にチップ部品
を半田付けする工程とを有する製造方法を創案した。
[作 用] 本発明に係る製造方法によると、チップ部品を取付ける
ためのランドが、酸化鋼に対してメッキ可能でしかも半
田付性の良好な材料でメッキされた模に、該ランド上に
チップ部品が半田付けられる。このため製造工程中胴の
酸化を防止する必要はない。従って、製造のための各工
程を空気雰囲気中にて実施することができる。
[実施例] 次に本発明を具現化した一実施例について従来法と比較
して説明する。第1表および第1図は本発明にかかるチ
ップ部品実装電子回路の製造工程を、第2表および第2
図は窒素雰囲気中にて行う従来の製造工程を示す。
第  1 表 (以下次頁に続く) 第  2 表 本発明の工程aでは基板1上に所望のパターンで銅ペー
ストが印刷され、乾燥された後、焼成され、導体パター
ン2およびランド5が形成される。
本発明にかかる製造工程aにおいては、基板1上の尋体
パターン2およびランド5の焼成を空気雰囲気中にて行
うことができる。これに対して従来の対応する工程Aで
は酸素が微量(5〜10ppm>存在する窒素雰囲気を
作り出し、この窒素雰囲気で焼成していた。
次に、工程すでは所望の抵抗値をもつペーストが所望の
位置、形状で、導体パターン2およびランド5が形成さ
れている基板1上に印刷され、乾燥された後、焼成され
、抵抗体3が形成される。
本発明にかかる製造工程においては、抵抗体3の焼成工
程すも空気雰囲気中にて行うことができる。
本発明の工程すでは空気雰囲気中で抵抗体3を焼成する
ため、抵抗値が100−1MΩの広範囲にわたって調整
できるRuO(酸化ルテニウム)を抵抗体として用いる
ことができる。このため、抵抗体3の焼成工程は一回で
すみ、がっ、安定した抵抗値を得ることができる。また
、導体パターン2の表面が酸化しているため、抵抗体3
と導体パターン2間の密着性も向上する。なお本発明に
おいては、抵抗体としてRUOの他にも適切な抵抗体を
用いることができる。
一方従来法においては、抵抗体の焼成中にランド5が酸
化することを防止するために、抵抗体の焼成も、引続き
窒素雰囲気中にて行う必要がある。
このためRuOの焼結体を形成するためには酸素が不足
し、RuOを抵抗体として用いることができない。その
ため、例えば抵抗値が各々、10Ω−IOKΩあるいは
IOKΩ−1MΩの範囲で調整できるLaB5 (六ホ
ウ素ランタン)及び、SnO2(二酸化スズ)の2種類
の抵抗体3A、3Bを用いる必要があった。そのため、
抵抗体の印刷、乾燥、焼成の工程をそれぞれ2回行わね
ばならなかったく工程B−1,8−2>、その上、Sn
O2は使用状態において、大気中の水分を吸収してSn
Oに変化してしまうため不安定で、抵抗値の変化が大き
かった。
次に、工程Cにおいては、ガラスコート用ペーストを印
刷し、乾燥し、焼成することによってガラスコート4を
形成する。従来法における対応する工程Cでは、ガラス
コート4Cの形成時に、あまり高温で焼成するとランド
5が酸化するので、低温で焼成しなければならなかった
。そのため、ガラスコート4Cの材料として、信頼性の
低い低温焼成材料を用いなければならなかった。
一方、本発明にかかる製法では、ランド5の酸化を防止
する必要はない。従って、ガラスコート4の材料として
信頼性の高い無機質の高温焼成材料を用いることができ
、耐湿性および密着性が向上する。
ガラスコート4Cの焼成後、従来法においては、ランド
5上に半田ペースト7を塗布し、ついでチップ部品8を
半田ペースト7上に実装したあと、加熱して、半田付け
を行っていた(工程E)。しかし、銅の酸化は完全には
防止できないため、ランド5上の半田のヌレ性が悪く、
接合強度も低かった。
一方、本発明にかかる製法では、工程dにおいて、ラン
ド5上に、銅またはNiにッケル)のメッキなど、酸化
銅上にメッキ可能でしかも半田付性の良好なメッキ6を
施す。その後、■程eにおいて、該メッキ6上に半田ベ
ース1−7を塗布し、ついでチップ部品8を半田ペース
ト7上に実装したあと、加熱して、半田付けを行う。従
って、本発明にがかる製法では、ランド5の酸化を防止
する必要はないので、大規模な設備を必要とけず、かつ
、管理が面倒な窒素雰囲気を必要としない。
使用するメッキ6としては、酸化銅上にメッキ可能で半
田付性の良好なメッキならばいずれのメッキでもよく、
二、三種類のメッキをあわせて用いてもよい。特に、N
iメッキを用いた場合には、Niが拡散し難いためラン
ド5側のCuと半田側の3nとの間に拡散が生じ難いの
で、拡散による半田接合部の強度劣化を防ぐことができ
る。また、メッキ6を施す前に、ランド5上に生じた酸
化銅の被膜を、化学薬品を用いて還元することによって
、一部除去してもよい。一部除去することによっで、メ
ッキのヌレ性が向上し、酸化銅の抵抗値も改善される。
[発明の効果] 本発明によると、製造工程中胴の酸化を防止する必要は
ないので、空気雰囲気中で導体パターン及びランドを焼
成できる。従って、大規模な設備を必要とせず、かつ、
管理が面倒な窒素雰囲気を必要としない。よって設備コ
ストが削減される。
また各工程間での一時停止状態においても、銅は酸化状
態が定常であるため、製造管理が格段に楽になる。また
従来法では銅の酸化が完全には防止できないことに起因
して、ランドに対する半田のヌレ性が悪く、それによる
接合強度の低下があったが、本発明では充分な接合強度
が保たれる。
【図面の簡単な説明】
第1図は本発明にかかるチップ部品実装電子回路の製造
工程を、第2図は窒素雰囲気中にて行う従来の製造工程
を示す。 1・・・基板 2・・・導体パターン 3.3A、3B・・・抵抗体 4.4C・・・ガラスコート 5・・・ランド 6・・・メッキ 7・・・半田ペースト 8・・・チップ部品

Claims (1)

  1. 【特許請求の範囲】  電子回路を実装する基板上に所定のパターンで銅ペー
    ストを塗布する工程と、 塗布された銅ペーストを焼成して該基板上に導体パター
    ンとチップ部品取付用ランドを形成する工程と、 該焼成工程または各工程間で表面に酸化銅の膜が形成さ
    れたランドに、酸化銅に対してメッキ可能で半田付性の
    良好な材料をメッキ付けする工程と、 該メッキされたランド上にチップ部品を半田付けする工
    程と、 を有するチップ部品実装電子回路の製造方法。
JP26562289A 1989-10-12 1989-10-12 チップ部品実装電子回路の製造方法 Pending JPH03126291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26562289A JPH03126291A (ja) 1989-10-12 1989-10-12 チップ部品実装電子回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26562289A JPH03126291A (ja) 1989-10-12 1989-10-12 チップ部品実装電子回路の製造方法

Publications (1)

Publication Number Publication Date
JPH03126291A true JPH03126291A (ja) 1991-05-29

Family

ID=17419689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26562289A Pending JPH03126291A (ja) 1989-10-12 1989-10-12 チップ部品実装電子回路の製造方法

Country Status (1)

Country Link
JP (1) JPH03126291A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030576B2 (en) 2007-03-05 2011-10-04 Nitto Denko Corporation Wired circuit board with interposed metal thin film and producing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030576B2 (en) 2007-03-05 2011-10-04 Nitto Denko Corporation Wired circuit board with interposed metal thin film and producing method thereof

Similar Documents

Publication Publication Date Title
WO1998028958A1 (en) Method of making a printed circuit board having a tin/lead coating
JPH04208593A (ja) 厚膜印刷基板
JPH03126291A (ja) チップ部品実装電子回路の製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPS61185995A (ja) 抵抗体付き回路基板の製法
JP4352832B2 (ja) 電子部品の製造方法
JPS6322046B2 (ja)
JP3905355B2 (ja) チップ部品の実装方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPH02260592A (ja) 回路基板
JPH043490A (ja) 厚膜集積回路の配線導体の形成方法
JPH04154190A (ja) チップ部品の実装方法
JPH01223796A (ja) 銅めっき導体部を有するハイブリッドicおよびその製造方法
JPS5814725B2 (ja) デンシカイロソウチノ セイゾウホウホウ
JPH03109793A (ja) 抵抗体付配線回路基板の製造方法
JPH03285385A (ja) セラミック電子回路基板の製造方法
JPS6050755B2 (ja) 銅被膜の形成方法
JPS62247586A (ja) プリント基板の製造方法
JPH0457389A (ja) 銅回路基板の製造方法
JP2591766Y2 (ja) プリント基板
JPH04111493A (ja) プリント配線板の製造工程に於ける半田レベラー処理方法
JPS61164299A (ja) 厚膜多層セラミツク配線板およびその製造方法
JPH04343292A (ja) 回路基板
JPH0529391A (ja) 厚膜回路基板の製造方法
JPH01140695A (ja) 電子回路部品の製造方法